穩(wěn)壓器及電子設(shè)備的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及作為便攜設(shè)備、電子設(shè)備的電源等而設(shè)置并輸出恒壓的穩(wěn)壓器，更具體涉及能夠抑制電源電壓?jiǎn)?dòng)時(shí)在輸出電壓發(fā)生過沖的穩(wěn)壓器。
【背景技術(shù)】
[0002]對(duì)現(xiàn)有的穩(wěn)壓器進(jìn)行說明。圖3是示出現(xiàn)有的穩(wěn)壓器的電路圖。
[0003]現(xiàn)有的穩(wěn)壓器具備:誤差放大電路104 ;基準(zhǔn)電壓電路103 ；PMOS晶體管901、902 ；輸出晶體管I1 ;電阻105及106、903 ;電容904 ;接地端子100 ;輸出端子102 ;以及電源端子 101。
[0004]電阻105及106串聯(lián)設(shè)置在輸出端子102與接地端子100間，將在輸出端子102產(chǎn)生的輸出電壓Vout分壓。若設(shè)電阻105及106的連接點(diǎn)產(chǎn)生的電壓為Vfb，則誤差放大電路104以使Vfb接近基準(zhǔn)電壓電路103的電壓Vref的方式控制輸出晶體管110的柵極電壓，使輸出端子102輸出輸出電壓Vout。若電源端子101的電源電壓VDD上升，則電流Ixl從電源端子101流到變動(dòng)檢測(cè)電容器904。電流Ixl被由PMOS晶體管901、902和電阻903構(gòu)成的電流反饋電路放大，生成電流1x2。電流1x2被供給輸出晶體管110的柵極，對(duì)輸出晶體管I1的柵極電容進(jìn)行充電。如此，輸出晶體管110的柵極一源極間電壓VGSjp便作為源極電壓的VDD發(fā)生變動(dòng)的情況下也能調(diào)節(jié)到適當(dāng)?shù)闹?，因此抑制過沖而能夠穩(wěn)定化(例如，參照專利文獻(xiàn)I)。
[0005]現(xiàn)有技術(shù)文獻(xiàn)專利文獻(xiàn)
專利文獻(xiàn)1:日本特開2007 — 157071號(hào)公報(bào)。

【發(fā)明內(nèi)容】

[0006]發(fā)明要解決的課題
然而，現(xiàn)有的穩(wěn)壓器存在這樣的課題，即，在電源啟動(dòng)時(shí)等電源電壓急劇上升時(shí)，電流1x2趕不上向輸出晶體管的柵極供給，在輸出電壓發(fā)生較大的過沖。
[0007]本發(fā)明鑒于上述課題，提供即便電源的啟動(dòng)時(shí)也抑制在輸出電壓發(fā)生過沖的穩(wěn)壓器。
[0008]用于解決課題的方案
為了解決現(xiàn)有技術(shù)的課題，本發(fā)明的穩(wěn)壓器采用如下結(jié)構(gòu)。
[0009]一種穩(wěn)壓器，其中包括:誤差放大電路；與輸出晶體管的柵極連接的過沖控制電路；以及至少對(duì)誤差放大電路進(jìn)行導(dǎo)通截止控制的0N/0FF電路(導(dǎo)通/截止電路)，0N/0FF電路控制過沖控制電路，以在穩(wěn)壓器啟動(dòng)時(shí)，至少在誤差放大電路導(dǎo)通后經(jīng)過既定時(shí)間后使輸出晶體管導(dǎo)通。
[0010]發(fā)明效果本發(fā)明的穩(wěn)壓器能夠抑制在被供給電源電壓，從而因0N/0FF電路而從電路截止的狀態(tài)變到電路導(dǎo)通的啟動(dòng)時(shí)在輸出電壓發(fā)生過沖的情況。
[0011]而且，能夠防止以穩(wěn)壓器為電源而動(dòng)作的便攜設(shè)備、電子設(shè)備的誤動(dòng)作或故障。
【附圖說明】
[0012]圖1是示出本實(shí)施方式的穩(wěn)壓器的電路圖；
圖2是示出本實(shí)施方式的穩(wěn)壓器的其他例子的電路圖；
圖3是示出現(xiàn)有的穩(wěn)壓器的電路圖。
【具體實(shí)施方式】
[0013]圖1是示出本實(shí)施方式的穩(wěn)壓器的電路圖。
[0014]本實(shí)施方式的穩(wěn)壓器具備:誤差放大電路104 ;基準(zhǔn)電壓電路103 ;構(gòu)成分壓電路的電阻105及106 ；PMOS晶體管109及110 ；NMOS晶體管114及121 ;電阻112及115 ;電容111 ;恒壓電路113 ；ON/OFF電路107 ;接地端子100 ;電源端子101 ;輸出端子102 ;以及ON/OFF控制端子108。
[0015]由電容111、電阻112及115、恒壓電路113和NMOS晶體管114構(gòu)成電源變動(dòng)檢測(cè)電路141。PMOS晶體管109構(gòu)成過沖控制電路。0N/0FF電路107通過從外部輸入0N/0FF控制端子108的0N/0FF信號(hào)，對(duì)穩(wěn)壓器的電路進(jìn)行導(dǎo)通截止控制。在此，0N/0FF電路107具有:輸出對(duì)包含穩(wěn)壓器的誤差放大電路104的電路進(jìn)行導(dǎo)通截止控制的第一控制信號(hào)的第一控制端子；以及輸出對(duì)NMOS晶體管114進(jìn)行導(dǎo)通截止控制的第二控制信號(hào)的第二控制端子。而且，第二控制端子具備延遲電路。
[0016]接著，對(duì)本實(shí)施方式的穩(wěn)壓器的連接進(jìn)行說明。
[0017]誤差放大電路104的反相輸入端子與基準(zhǔn)電壓電路103的正極連接，同相輸入端子與分壓電路的輸出端子連接。分壓電路的電阻105和電阻106串聯(lián)連接在接地端子100與輸出端子102之間。作為輸出晶體管的PMOS晶體管110，柵極(節(jié)點(diǎn)N2)與誤差放大電路104的輸出端子連接，源極與電源端子101連接，漏極與輸出端子102連接。PMOS晶體管109的柵極(節(jié)點(diǎn)NI)與電源變動(dòng)檢測(cè)電路141的輸出端子連接，漏極與PMOS晶體管110的柵極連接，源極與電源端子101連接。0N/0FF電路107的輸入端子與0N/0FF控制端子108連接，第一輸出端子與誤差放大電路104的0N/0FF控制端子連接。NMOS晶體管121的柵極與0N/0FF電路107的第二輸出端子連接，漏極與NMOS晶體管114的漏極連接，源極與接地端子100連接。
[0018]電容111的一個(gè)端子與電源端子101連接，另一個(gè)端子與電阻112的一個(gè)端子連接。恒壓電路113的正極與電阻112的另一個(gè)端子連接，負(fù)極與接地端子100連接。電阻115的一個(gè)端子與電源端子101連接，另一個(gè)端子與NMOS晶體管114的漏極連接。NMOS晶體管114的柵極與電容111和電阻112的連接點(diǎn)連接，源極與接地端子100連接。
[0019]接著，對(duì)本實(shí)施方式的穩(wěn)壓器的動(dòng)作進(jìn)行說明。
[0020]當(dāng)電源電壓VDD輸入到電源端子101時(shí)，穩(wěn)壓器從輸出端子102輸出輸出電壓Vout0分壓電路對(duì)輸出電壓Vout進(jìn)行分壓，輸出分壓電壓Vfb。誤差放大電路104比較基準(zhǔn)電壓電路103的基準(zhǔn)電壓Vref和分壓電壓Vfb，以使輸出電壓Vout恒定的方式控制作為輸出晶體管動(dòng)作的PMOS晶體管110的柵極電壓。
[0021]當(dāng)輸出電壓Vout高于既定電壓時(shí)，分壓電壓Vfb變得比基準(zhǔn)電壓Vref高。因此，誤差放大電路104的輸出信號(hào)(PM0S晶體管110的柵極電壓)變高，PMOS晶體管110截止，因此輸出電壓Vout變低。另外，當(dāng)輸出電壓Vout低于既定電壓時(shí)，進(jìn)行與上述相反的動(dòng)作，輸出電壓Vout變高。如此，穩(wěn)壓器以使輸出電壓Vout恒定的方式動(dòng)作。