一種基于dsp和fpga的嵌入式控制器的同步印染控制系統(tǒng)的制作方法
【技術領域】
[0001]本發(fā)明涉及一種同步控制系統(tǒng)，尤其涉及一種基于DSP和FPGA的嵌入式控制器的同步印染控制系統(tǒng)，屬于同步控制領域。
【背景技術】
[0002]在印染機械設備生產(chǎn)加工過程中，各個傳動單元分別由獨立的電機驅動。為了保證整機各單元同步協(xié)調(diào)工作，提高產(chǎn)品質量，需要設計相應的同步控制器。多單元同步傳動是印染機械設備同步控制的關鍵，但由于交流電機嚴重的非線性，系統(tǒng)的動態(tài)特性和相應的參數(shù)受外界擾動因素的影響，增加了實際同步控制的難度，降低了實際的控制精度。傳統(tǒng)的控制方案設計如帶轉換式松緊架的同步系統(tǒng)可靠性差，控制精度不高，難以獲得滿意的控制效果。
[0003]例如申請?zhí)枮椤?01210587448.9”的一種串行同步控制系統(tǒng)，包括位置測量系統(tǒng)、位置測量機箱、運動控制系統(tǒng)、運動控制機箱及串行同步控制總線，位置測量系統(tǒng)包括同步數(shù)據(jù)傳輸總線、位置測量卡、同步總線控制卡及第一數(shù)據(jù)通信卡，集成安裝在位置測量機箱內(nèi)，運動控制系統(tǒng)包括運動數(shù)據(jù)傳輸總線、運動控制卡、運動總線控制卡及第二數(shù)據(jù)通信卡，安裝在運動控制機箱內(nèi)，位置測量系統(tǒng)通過串行同步控制總線與運動傳輸系統(tǒng)相連。本發(fā)明通過將位置測量系統(tǒng)和運動控制系統(tǒng)分別集成在兩個各自獨立的機箱內(nèi)，并利用串行同步控制總線實現(xiàn)物理分離，增加了工件臺掩膜臺的位置測量軸和運動驅動軸的數(shù)量，同時利用串行同步控制總線也實現(xiàn)了位置測量系統(tǒng)和運動控制系統(tǒng)的同步伺服控制。
[0004]又如申請?zhí)枮椤?01280013751.6”的同步控制系統(tǒng)，端子的傳送處理裝置具備:傳送接口部，保持所收發(fā)的數(shù)據(jù)包，并且在接收到用于同步控制的包時，取得用于同步控制計算的接收定時；定時生成部，生成一定的內(nèi)部定時；收發(fā)處理部，對特定的副端子進行同步請求督促包的發(fā)送，并在從接收到同步請求督促包的副端子接收了同步請求包時，發(fā)送同步應答包；以及同步控制部，根據(jù)接收到數(shù)據(jù)包的時刻和在所接收的數(shù)據(jù)包中附加的時刻信息，計算同步誤差，來進行同步狀況的判斷，并且根據(jù)同步狀況來調(diào)節(jié)修正量，向上述定時生成部發(fā)送內(nèi)部定時修正的指令。

【發(fā)明內(nèi)容】

[0005]本發(fā)明所要解決的技術問題是針對【背景技術】的不足提供了一種基于DSP和FPGA的嵌入式控制器的同步印染控制系統(tǒng)。
[0006]本發(fā)明為解決上述技術問題采用以下技術方案:
一種基于DSP和FPGA的嵌入式控制器的同步印染控制系統(tǒng)，包含信號采集模塊以及與其通過總線連接的信號處理模塊，所述信號采集模塊包含F(xiàn)PGA以及與其連接的轉速傳感器、數(shù)據(jù)傳輸模塊，所述數(shù)據(jù)處理單元包含DSP處理器以及與其連接的顯示模塊、通訊模塊、鍵盤輸入模塊、變頻器和電源模塊；所述轉速傳感器和FPGA之間還設有依次連接的模數(shù)轉換電路、放大電路和濾波電路； 所述放大電路包含放大器芯片、第一電阻、第二電阻、第三電阻，模數(shù)轉換電路的輸出端分別連接第一電阻和第二電阻的一端，第二電阻的另一端連接放大器芯片的正極，放大器芯片的負極與第三電阻串聯(lián)后與第一電阻的另一端接地，放大器芯片的電壓輸出端連接濾波電路的輸入端。
[0007]作為本發(fā)明一種基于DSP和FPGA的嵌入式控制器的同步印染控制系統(tǒng)的進一步優(yōu)選方案，所述FPGA的芯片型號為EPF10K10LC84。
[0008]作為本發(fā)明一種基于DSP和FPGA的嵌入式控制器的同步印染控制系統(tǒng)的進一步優(yōu)選方案，所述轉速傳感器采用BES58-P0CA0P系列光電旋轉編碼器。
[0009]作為本發(fā)明一種基于DSP和FPGA的嵌入式控制器的同步印染控制系統(tǒng)的進一步優(yōu)選方案，所述模數(shù)轉換電路的芯片型號為TMS320LF240。
[0010]作為本發(fā)明一種基于DSP和FPGA的嵌入式控制器的同步印染控制系統(tǒng)的進一步優(yōu)選方案，所述顯示模塊采用G35IXD屏。
[0011]本發(fā)明采用以上技術方案與現(xiàn)有技術相比，具有以下技術效果:
1、本發(fā)明結構簡單、易于實現(xiàn)、測量精度高；
2、本發(fā)明采用DSP+FPGA的嵌入式同步控制器，具有結構靈活，通用性強的特點，適用于模塊化設計，可大大減少系統(tǒng)的外圍器件，降低成本。
【附圖說明】
[0012]圖1是本發(fā)明的系統(tǒng)結構圖；
圖2是本發(fā)明的放大電路電路圖。
【具體實施方式】
[0013]下面結合附圖對本發(fā)明的技術方案做進一步的詳細說明:
如圖1所示，一種基于DSP和FPGA的嵌入式控制器的同步印染控制系統(tǒng)，包含信號采集模塊以及與其通過總線連接的信號處理模塊，所述信號采集模塊包含F(xiàn)PGA以及與其連接的轉速傳感器、數(shù)據(jù)傳輸模塊，所述數(shù)據(jù)處理單元包含DSP處理器以及與其連接的顯示模塊、通訊模塊、鍵盤輸入模塊、變頻器和電源模塊；所述轉速傳感器和FPGA之間還設有依次連接的模數(shù)轉換電路、放大電路和濾波電路；
如圖2所示，所述放大電路包含放大器芯片、第一電阻、第二電阻、第三電阻，模數(shù)轉換電路的輸出端分別連接第一電阻和第二電阻的一端，第二電阻的另一端連接放大器芯片的正極，放大器芯片的負極與第三電阻串聯(lián)后與第一電阻的另一端接地，放大器芯片的電壓輸出端連接濾波電路的輸入端。
[0014]其中，所述FPGA的芯片型號為EPF10K10LC84，所述轉速傳感器采用BES58-P0CA0P系列光電旋轉編碼器，所述模數(shù)轉換電路的芯片型號為TMS320LF240，所述顯示模塊采用G35LCD 屏。
[0015]本發(fā)明基于DSP+FPGA的嵌入式同步控制器，具有結構靈活，通用性強的特點，適用于模塊化設計，可大大減少系統(tǒng)的外圍器件，降低成本。DSP作為運算控制的核心，主要完成電機啟停，控制算法的實現(xiàn)和各類接口處理等；FAPG作為數(shù)據(jù)采集模塊的核心，負責數(shù)據(jù)采集和鍵盤接口電路的實現(xiàn)。便于使印染設備各單元同步協(xié)調(diào)工作。
[0016]嵌入式控制器的硬件結構:DSP為系統(tǒng)的核心單元，它對采集的各種參數(shù)進行運算、分析和顯示，并可通過通信模塊與本地帶485接口的儀表通信。選用TI公司的TMS320LF2407A型DSP芯片，它采用高性能靜態(tài)CMOS技術，供電電壓降為3.3 V，功耗小，具有30 MIPS的執(zhí)行速度，使得指令周期縮短到33ns，提高了控制器的實時控制能力；片內(nèi)有高達32 KB的FLASH程序存儲器。16位TMS320LF2407A型DSP芯片具有采樣速度快，浮點處理速度高，穩(wěn)定性好等特點。DSP的特殊結構和優(yōu)良性能滿足了系統(tǒng)的需要。
[0017]FPGA采用Altera公司的FLEX系列芯片EPF10K10LC84，具有高密度，低成本，低功率等特點，可支持多電壓I/o接口，是在PAL，GAL, EPLD等可編程邏輯器件的基礎上發(fā)展起來的，非常適于時序、組合等邏輯電路的應用場合。FPGA作為一個外部協(xié)處理器使用，通過總線與DSP處理器連接，主要實現(xiàn)的功能是脈沖計數(shù)、鍵盤掃描等。FPGA最大的特點是它的內(nèi)部邏輯在線的可重構性。當應用需求發(fā)生變化時，對FPGA重新進行編程，即可改變其邏輯行為，大大提高了系統(tǒng)的開放性和可重構性。FPGA的高速性和靈活性也保證了系統(tǒng)的實時性，并且簡化了系統(tǒng)的外圍電路，降低了成本。
[0018]顯示模塊采用G35IXD屏，通過總線與DSP的連接，通過配置相關寄存器，編寫調(diào)用相關應用程序接口函數(shù)即可顯示待測參數(shù)、運行狀態(tài)及其他輔助信息。通信模塊由RS 485接口電路組成，可以用它將控制器和變頻器連接在一起。通過通信實現(xiàn)由控制器設定和修改變頻器的參數(shù)，以監(jiān)視其工作狀態(tài)。為了便于實現(xiàn)現(xiàn)場調(diào)試、數(shù)據(jù)輸入和命令傳送等控制功能，該系統(tǒng)設計了一個4X4的矩陣鍵盤。采用FPGA來完成鍵盤接口電路，可節(jié)省I/O資源，減輕處理器負擔，提高系統(tǒng)的整體性能。數(shù)據(jù)采集模塊用2個旋轉編碼器把電機轉速轉換為數(shù)字脈沖，由FPGA記錄脈沖值，DSP通過中斷讀取數(shù)值。經(jīng)運算處理后，經(jīng)通信模塊輸出控制量U (k)到各從動機的變頻器，通過變頻器調(diào)節(jié)從動機的轉速，使其不斷跟隨主動機轉速的變化而實現(xiàn)同步。以上設計提高了系統(tǒng)的靈活性和通用性，降低了開發(fā)成本，可作為一個獨立模塊與嵌入式系統(tǒng)連接。
[0019]本技術領域技術人員可以理解的是，除非另外定義，這里使用的所有術語(包括技術術語和科學術語)具有與本發(fā)明所屬領域中的普通技術人員的一般理解相同的意義。還應該理解的是，諸如通用字典中定義的那些術語應該被理解為具有與現(xiàn)有技術的上下文中的意義一致的意義，并且除非像這里一樣定義，不會用理想化或過于正式的含義來解釋。
[0020]以上實施例僅為說明本發(fā)明的技術思想，不能以此限定本發(fā)明的保護范圍，凡是按照本發(fā)明提出的技術思想，在技術方案基礎上所做的任何改動，均落入本發(fā)明保護范圍之內(nèi)。上面結合附圖對本發(fā)明的實施方式作了詳細說明，但是本發(fā)明并不限于上述實施方式，在本領域普通技術人員所具備的知識范圍內(nèi)，還可以再不脫離本發(fā)明宗旨的前提下做出各種變化。
【主權項】
1.一種基于DSP和FPGA的嵌入式控制器的同步印染控制系統(tǒng)，其特征在于:包含信號采集模塊以及與其通過總線連接的信號處理模塊，所述信號采集模塊包含F(xiàn)PGA以及與其連接的轉速傳感器、數(shù)據(jù)傳輸模塊，所述數(shù)據(jù)處理單元包含DSP處理器以及與其連接的顯示模塊、通訊模塊、鍵盤輸入模塊、變頻器和電源模塊；所述轉速傳感器和FPGA之間還設有依次連接的模數(shù)轉換電路、放大電路和濾波電路； 所述放大電路包含放大器芯片、第一電阻、第二電阻、第三電阻，模數(shù)轉換電路的輸出端分別連接第一電阻和第二電阻的一端，第二電阻的另一端連接放大器芯片的正極，放大器芯片的負極與第三電阻串聯(lián)后與第一電阻的另一端接地，放大器芯片的電壓輸出端連接濾波電路的輸入端。2.根據(jù)權利要求1所述的一種基于DSP和FPGA的嵌入式控制器的同步印染控制系統(tǒng)，其特征在于:所述FPGA的芯片型號為EPF10K10LC84。3.根據(jù)權利要求1所述的一種基于DSP和FPGA的嵌入式控制器的同步印染控制系統(tǒng)，其特征在于:所述轉速傳感器采用BES58-P0CA0P系列光電旋轉編碼器。4.根據(jù)權利要求1所述的一種基于DSP和FPGA的嵌入式控制器的同步印染控制系統(tǒng)，其特征在于:所述模數(shù)轉換電路的芯片型號為TMS320LF240。5.根據(jù)權利要求1所述的一種基于DSP和FPGA的嵌入式控制器的同步印染控制系統(tǒng)，其特征在于:所述顯示模塊采用G35IXD屏。
【專利摘要】本發(fā)明公開了一種基于DSP和FPGA的嵌入式控制器的同步印染控制系統(tǒng),包含信號采集模塊以及與其通過總線連接的信號處理模塊，所述信號采集模塊包含F(xiàn)PGA以及與其連接的轉速傳感器、數(shù)據(jù)傳感器模塊，所述數(shù)據(jù)處理單元包含DSP處理器以及與其連接的顯示模塊、通訊模塊、鍵盤輸入模塊、變頻器和電源模塊；所述轉速傳感器和FPGA之間還設有依次連接的模數(shù)轉換電路、放大電路和濾波電路。
【IPC分類】G05B19/042
【公開號】CN104898530
【申請?zhí)枴緾N201510367589
【發(fā)明人】陳蓓菊, 過琳, 張晨欣, 孫遠烈, 張偉, 許曉曉, 黃志遠, 費潔, 沈靜芬
【申請人】江蘇海大印染機械有限公司
【公開日】2015年9月9日
【申請日】2015年6月29日