微控制器以及使用該微控制器的電子控制裝置的制造方法
【專利說明】微控制器以及使用該微控制器的電子控制裝置
[0001]相關申請的交叉引用
[0002]2014年5月22日提交的日本專利申請N0.2014-105926的公開，包括說明書、附圖和摘要，全部作為參考并入本文。
技術領域
[0003]本發(fā)明涉及一種微控制器及使用它的電子控制裝置，尤其涉及即使在發(fā)生故障時也能繼續(xù)操作的適宜用于可靠的電子控制裝置的技術。
【背景技術】
[0004]自動化控制在發(fā)展，且安全和可靠的電子控制裝置的需求在增加。為了確保安全，電子控制裝置需要在異常情況出現時立即檢測異常情況并停止操作。對于處理信息的處理器，為了在異常情況出現時立即檢測異常情況并停止操作，在很久以前就使用了提供兩個處理器并比較兩個處理器的輸出的方法。近年來，隨著半導體工藝越來越精細，可以將多個處理器安裝在一個芯片上，將雙處理器操作所需的存儲器添加到該芯片上的具有芯片冗余的安全的微控制器，實際上主要用于車輛控制。
[0005]近年來，不僅需要在異常情況出現時立即檢測異常情況并停止操作，還需要即使在故障時也能繼續(xù)操作。
[0006]作為近年來的技術趨勢，半導體工藝越來越精細并可以將多個處理器安裝在一個芯片上。將即使在故障時也能繼續(xù)操作的所需數目的處理器安裝在一個芯片上。為了通過簡單應用上述技術即使在故障時也能繼續(xù)操作，可以將每個都由雙處理器和存儲器配置成的兩組安全的微控制器安裝在一個芯片上。
[0007]另一方面，作為存儲器中故障的對策，應用了錯誤校正碼(ECC)。例如，使用了SECDED(單錯誤校正雙錯誤檢測)碼。該碼，如其名稱所指示的，適合于其中當一位錯誤出現時校正該錯誤并使操作能繼續(xù)進行，以及當兩位錯誤出現時初次停止操作的系統。
[0008]專利文獻I公開了僅通過單個通用存儲器模塊實現復雜錯誤校正的存儲器系統。該系統具有η-位輸入和輸出的“m”個半導體存儲器芯片。η位X(m-l)的錯誤校正碼被添加到了 η位X I的數據，并在m個半導體存儲器的每個中存儲η位(1、m和η都是自然數)。作為錯誤校正能力，能夠校正在η-位單元中的一個地方出現的錯誤，并能夠檢測在兩個地方出現的錯誤。
[0009]現有技術文獻
[0010]專利文獻
[0011]專利文獻1:日本未審專利申請公開N0.2012-177964。

【發(fā)明內容】

[0012]在上述現有技術的簡單延伸中，需要進一步考慮在一個芯片中形成的優(yōu)勢。具體地，在簡單安裝兩組常規(guī)的安全微控制器的情況下，從故障隔離的角度來看，在不同的芯片中安裝微控制器的配置將是更優(yōu)秀的。為了在將微控制器安裝在一個芯片中時實現等效的或更好的故障隔離，實現它伴隨著關于面積諸如布局器件的開銷和開發(fā)成本的開銷。即，在一個芯片上故障時能使操作繼續(xù)的冗余資源的安裝優(yōu)勢方面，具體地，成本降低，即芯片面積減小，存在挑戰(zhàn)。
[0013]然而，由于下列原因在芯片面積中處理器使用的比例趨于增加。相比于邏輯電路，使半導體工藝更精細的過程緩和，而且，處理器使用的存儲容量趨于增加。因此，從芯片面積的角度來看，即在將多個處理器安裝在一個芯片上時同時產生存儲器冗余的成本，是不允許的。
[0014]為了使操作即使在故障時能繼續(xù)進行，將多個冗余處理器和能校正錯誤的存儲器安裝在一個芯片上。對于存儲器，例如，應用了在專利文獻I中描述的SECDED和錯誤校正。
[0015]然而，在正常的SE⑶ED中，能校正在數據中出現的錯誤，但不能校正例如在地址系統諸如地址解碼器中出現的故障，致使地址系統具有單點故障。單點故障涉及可由一個地方的故障引起的蔓延至整個系統的錯誤操作的故障部分。單點故障成為在故障時繼續(xù)操作的障礙。本發(fā)明的發(fā)明人研究了代替正常SECDED的在專利文獻I中描述的錯誤校正(S8ECD8ED)的應用。結果發(fā)現，存在下面的新問題。即，存儲器控制單元變成了單點故障。地址總線是DIMM中的布線且也是單點故障。
[0016]在下文中將描述解決這種問題的方法，從說明書和附圖的描述中其它問題和新的特征將變得明顯。
[0017]下面將描述實施例。
[0018]根據實施例的微控制器包括并行地執(zhí)行相同的處理的三個以上的處理器和存儲裝置。該存儲裝置包括具有沒有冗余化的存儲區(qū)域的存儲墊(memory mat)、地址選擇部、數據選擇部和故障恢復部。地址選擇部基于在通過處理器訪問時發(fā)布的三個以上的地址選擇在存儲墊中的存儲區(qū)域。數據輸出部從通過地址選擇部選擇的存儲墊中的存儲區(qū)域讀取數據。故障恢復部校正或屏蔽在存儲墊、地址選擇部和數據輸出部中出現的預定數目以下的故障。
[0019]將如下主要描述從實施例得到的效果。
[0020]本發(fā)明能夠提供在不進行存儲器冗余化以抑制芯片面積增加的情況下即使在故障時也能繼續(xù)操作的微控制器。
【附圖說明】
[0021]圖1是示例根據本申請的代表性實施例的微控制器的配置示例的方塊圖。
[0022]圖2是示例有四個冗余處理器的微控制器的配置示例的方塊圖。
[0023]圖3是示例在圖2的實施例中選擇器202的選擇方法的解釋說明圖。
[0024]圖4是示例有三個冗余處理器的微控制器的配置示例的方塊圖。
[0025]圖5是示例在圖4的實施例中選擇器202的選擇方法的示例的解釋說明圖。
[0026]圖6是示例在圖4的實施例中選擇器202的選擇方法的另一個示例的解釋說明圖。
[0027]圖7是示例其中在“η”個冗余處理器中獲得多數表決的微控制器的配置示例的方塊圖。
[0028]圖8是示例存儲器200的配置示例的方塊圖。
[0029]圖9是示例在存儲器200的冗余地址解碼器中獲得多數表決的配置示例的方塊圖。
[0030]圖10是示例在適合圖7的實施例的冗余地址解碼器中獲得多數表決的存儲器200的配置示例的方塊圖。
[0031]圖11是示例在圖10的實施例中的冗余地址解碼器和多數電路的配置示例的方塊圖。
[0032]圖12是示例在圖10的實施例中的冗余地址解碼器和多數電路的芯片布局的示例的示意圖。
[0033]圖13是在圖10的實施例中的冗余地址解碼器和多數電路的另一個配置示例的方塊圖。
[0034]圖14是示例第二實施例中的存儲器200的配置示例的方塊圖。
[0035]圖15是示例第二實施例中的存儲器200的另一個配置示例的方塊圖。
[0036]圖16是示例第二實施例中的微控制器100的芯片布局的示例的示意圖。
[0037]圖17是示例在具有32位寬度的存儲器200中的配置參數和Reed-Solomon碼的開銷之間關系的解釋說明圖。
[0038]圖18是示例在具有64位寬度的存儲器200中的配置參數和Reed-Solomon碼的開銷之間關系的解釋說明圖。
[0039]圖19是示例在具有128位寬度的存儲器200中的配置參數和Reed-Solomon碼的開銷之間關系的解釋說明圖。
[0040]圖20示例了分成塊的具有32位寬度的存儲器200的配置示例。
[0041]圖21示例了分成塊的具有64位寬度的存儲器200的配置示例。
[0042]圖22示例了分成塊的且能部分寫入的具有64位寬度的存儲器200的配置示例。
[0043]圖23是用于說明第二實施例的存儲器的錯誤校正操作的解釋說明圖。
【具體實施方式】
[0044]1.實施例的概要
[0045]首先，將描述本申請中公開的代表性實施例的概要。在代表性實施例的概要描述中引用括號的圖中的參考數字僅表示將參考數字指示給部件的概念中包括的部分。
[0046][I]具有地址系統故障屏蔽的可靠的微型計算機
[0047]本申請中公開的代表性實施例涉及一種具有三個以上的處理器(101-1至101-n)和存儲裝置(200)的且如下配置的微控制器(100)。
[0048]三個以上的處理器能并行地執(zhí)行相同的處理。
[0049]存儲裝置具有存儲墊(203)、地址選擇部(301)、數據輸出部(301)和故障恢復部(301,302)。存儲墊具有對應于在通過處理器訪問時發(fā)布的地址的且不是冗余的存儲區(qū)域。地址選擇部基于在通過三個以上的處理器訪問時發(fā)布的三個以上的地址，選擇在存儲墊中的存儲區(qū)域。數據輸出單元從由地址選擇部選擇的存儲墊中的存儲區(qū)域讀取數據。故障恢復單元校正或屏蔽在存儲墊、地址選擇部和數據輸出單元中出現的預定數目以下的故障。
[0050]利用該配置，在不使存儲墊冗余的情況下，本發(fā)明可以提供在故障時也能繼續(xù)操作的微控制器，因此，同時抑制了芯片面積的增加。因為微控制器具有并行地執(zhí)行相同的處理的三個以上的處理器，所以即使在處理器中發(fā)生故障時，如果故障點的數目等于或小于預定數目，則該故障就會被多數表決等屏蔽，且該操作可以繼續(xù)進行。即使在包括沒進行冗余化的存儲墊的整個存儲裝置中發(fā)生故障時，如果故障點的數目等于或小于預定數目，則該故障將用故障恢復單元校正或屏蔽，以使微控制器能繼續(xù)它的操作。
[0051][2]地址解碼器的冗余化
[0052]在項I中，存儲墊用每個都由W位構成的L個字的存儲區(qū)域來配置(W和L是自然數)。地址選擇部具有基于輸入的地址輸出從L個字中選擇一個字的選擇信號的i個地址解碼器(201-1至201-1) (i是自然數)，和向其輸入由i個地址解碼器提供的選擇信號的并從存儲墊的L個字中選擇一個字的多數邏輯電路(206-1至206-L)。
[0053]利用該配置，本發(fā)明可以提供即使在作為存儲器的地址系統的地址選擇部中出現故障時通過屏蔽該故障(具有地址系統故障屏蔽功能)也能繼續(xù)操作的微處理器。
[0054][3]數據系統故障屏蔽功能(SECDED)
[0055]在項2中，故障恢復部(210、210a、210b)對從存儲墊中讀取的數據執(zhí)行I位錯誤校正2位錯誤檢測。
[0056]利用該配置，本發(fā)明通過SE⑶ED能夠提供即使在數據系統中出現故障時通過屏蔽該故障能繼續(xù)操作的一種具有數據系統故障屏蔽功能的微控制器。
[0057][4]三個處理器
[0058]在項2或3中，微控制器具有第一、第二和第三處理器(101-1、101-2和101_3)作為三個以上的處理器，且第一、第二和第三處理器分別發(fā)布了訪問存儲裝置的第一、第二和第三地址。
[0059]微控制器包括比較第一和第二地址的第一比較器(102-1)，和比較第二和第三地址的第二比較器(102-2)。微控制器進一步包括向其提供第一和第三地址的并基于第一和第二比較器的結果向對應的地址解碼器(201-1至201-1)提供第一和第三地址中的任何一個地址的i個選擇器(201-1至201-1)。
[0060]當第一比較器的比較結果表明第一和第二地址彼此相等時，選擇器將向對應的地址解碼器提供第一地址。當第一比較器的比較結果表明第一和第二地址彼此不相等且第二比較器的比較結果表明第二和第三地址彼此相等時，選擇器將向對應的地址解碼器提供第三地址(圖5和6)。<