一種多協(xié)議兼容的多路信號采集系統(tǒng)的制作方法
【技術領域】
[0001]本發(fā)明涉及一種多協(xié)議兼容的多路信號采集系統(tǒng)，主要應用于機電控制系統(tǒng)，屬于信號處理技術領域。
【背景技術】
[0002]在大型運動控制系統(tǒng)中，往往需要運用不同位移傳感器，如增量式光柵尺、絕對式光柵尺、容柵尺、光電位置傳感器等，以得到運動系統(tǒng)的位置反饋。而不同傳感器的接口協(xié)議不盡相同，其中絕對位置的傳感器多采用EnDat協(xié)議或BiSS協(xié)議編碼，而增量式傳感器多采用正交增量編碼，因此系統(tǒng)往往需要為每種信號配置相應的數(shù)據(jù)采集板卡。
[0003]在實際數(shù)據(jù)采集過程中，利用不同的數(shù)據(jù)采集板卡對不同協(xié)議接口進行數(shù)據(jù)采集，增加了電路復雜程度，擴大了板卡所占體積，成本也相應地增加。不同板卡需要傳輸數(shù)據(jù)給上位機，增加了上位機接口數(shù)量和軟件復雜程度，也難以統(tǒng)一系統(tǒng)接收數(shù)據(jù)的時間，時鐘無法對齊，造成數(shù)據(jù)處理困難。而在輸出端，對于不同的系統(tǒng)，數(shù)據(jù)傳輸?shù)乃俾室蟛煌?，速度要求不高的系統(tǒng)多采用RS-485接口將數(shù)據(jù)輸出，而需要更高傳輸速率的輸出接口多采用光纖接口。故單一的輸出端也難以滿足不同系統(tǒng)對數(shù)據(jù)輸出的要求。

【發(fā)明內容】

[0004]在需要位置反饋的運動控制系統(tǒng)中，為了利用同一數(shù)據(jù)采集板卡采集不同協(xié)議的數(shù)據(jù)，有效地增加數(shù)據(jù)采集系統(tǒng)的實用性，本發(fā)明設計了一種多協(xié)議兼容的多路信號采集系統(tǒng)，使信號采集板卡利用同一輸入接口，通過撥碼開關的設置，可以用來接收不同協(xié)議的數(shù)據(jù)，并通過光纖和RS-485接口將數(shù)據(jù)輸出。
[0005]本發(fā)明的技術方案如下:
[0006]所述兼容協(xié)議信號包括Endat協(xié)議信號、BiSS協(xié)議信號和正交增量信號，其特征在于:同一接口通過撥碼開關設置可以接收不同種類的信號;數(shù)據(jù)采集系統(tǒng)包括信號接收單元、邏輯處理單元和信號發(fā)送單元;其中信號接收單元包括多個RS-422/485輸入接口以及對應的撥碼開關和相關電路，每個輸入接口通過撥碼開關設置決定接收相應類型的信號；信號發(fā)送單元包括一個RS-485輸出接口和相關電路、一個光纖輸出接口；
[0007]所述邏輯處理單元按功能模塊分為頂層模塊、多個數(shù)據(jù)接收子模塊、數(shù)據(jù)發(fā)送第一子模塊、數(shù)據(jù)發(fā)送第二子模塊、使能子模塊和時鐘發(fā)生子模塊;其中，頂層模塊用于設置各子模塊的配置信息和實例化各子模塊;時鐘發(fā)生子模塊用于將邏輯處理單元的系統(tǒng)時鐘分頻以產生各模塊所需的時鐘，并發(fā)送給各個子模塊;每個數(shù)據(jù)接收子模塊包括BiSS模塊、EnDat模塊和增量編碼模塊三種解碼模塊，每個解碼模塊用于處理相應協(xié)議的信號;使能子模塊用于讀取撥碼開關的狀態(tài)，并發(fā)送給數(shù)據(jù)接收子模塊，用以確定數(shù)據(jù)接收子模塊使用何種解碼模塊;數(shù)據(jù)接收子模塊數(shù)量由輸入接口數(shù)量決定，每個輸入接口對應一個數(shù)據(jù)接收子模塊;數(shù)據(jù)接收子模塊接收對應接口的數(shù)據(jù)信號，并分別輸出給數(shù)據(jù)發(fā)送第一子模塊和數(shù)據(jù)發(fā)送第二子模塊;數(shù)據(jù)發(fā)送第一子模塊將所接收到的各個接口的數(shù)據(jù)通過RS-485接口輸出，數(shù)據(jù)發(fā)送第二子模塊將所接收到的各個接口的數(shù)據(jù)通過光纖輸出。
[0008]所述數(shù)據(jù)輸入接口的數(shù)量至少為4個。
[0009]所述邏輯處理單元為可編程邏輯器件，采用FPGA或CPLD中一種。
[0010]所述撥碼開關至少包含2位撥碼盤，其表示的3種狀態(tài)分別對應EnDat協(xié)議信號、BiSS協(xié)議信號和正交增量信號。
[0011]所述邏輯處理單元的輸出還包括指示信號，指示信號發(fā)送給LED燈，每個輸入接口對應有3個LED燈，分別對應EnDat、BiSS和正交增量信號，不同燈亮代表不同的信號，用于確認所設置接口實際狀態(tài)是否與預想一致。
[0012]所述的RS-422/485的輸入接口相應的差分電路為差分信號轉單端信號電路，所述RS-485輸出接口相應的差分電路為單端信號轉差分信號電路。
[0013]本發(fā)明具有以下優(yōu)點及突出性的技術成果:本發(fā)明利用一種接口實現(xiàn)不同種類信號的采集，增加了數(shù)據(jù)采集的靈活性，使同一數(shù)據(jù)采集板卡用于采集不同協(xié)議的信號；當運動控制系統(tǒng)更換或增加不同協(xié)議的傳感器時，無需因為協(xié)議不匹配等原因更換數(shù)據(jù)采集板卡，方便系統(tǒng)更新，體現(xiàn)了此數(shù)據(jù)采集板系統(tǒng)的實用性;使用撥碼開關進行通道設置，操作簡單可靠;通過兩種方式輸出，適用于不同數(shù)據(jù)傳輸速率要求的控制系統(tǒng)。
【附圖說明】
[0014]圖1為本發(fā)明多路信號采集系統(tǒng)對應采集板卡示意圖。
[0015]圖2為本發(fā)明多路信號采集系統(tǒng)原理示意圖。
[0016]圖3為本發(fā)明邏輯處理單元結構框圖。
[0017]圖4為本發(fā)明輸入接口弓丨腳分配圖。
[0018]圖5為本發(fā)明單端信號轉化為差分信號實施例。
[0019]圖6為本發(fā)明差分信號轉換為單端信號實施例。
【具體實施方式】
[0020]下面結合附圖對本發(fā)明的原理和工作過程來進一步說明本發(fā)明。
[0021]圖1為本發(fā)明多路信號采集系統(tǒng)對應采集板卡示意圖。所述的每個輸入接口均對應一應撥碼開關，每個撥碼開關至少包含2位撥碼盤，用于設置各接口所接收信號為EnDat協(xié)議信號、BiSS協(xié)議信號或正交增量信號;撥碼盤的狀態(tài)被可編程邏輯器件讀取，作為其輸入用于決定其用何種解碼模塊;三種協(xié)議發(fā)送的信號均為差分信號，故差分數(shù)據(jù)信號通過接口傳輸?shù)綌?shù)據(jù)采集板卡，經差分轉單端電路后將信號傳輸給可編程邏輯器件；
[0022]所述可編程邏輯器件采用硬件編程語言，對數(shù)據(jù)信號處理后，由于光纖與RS-485端口傳輸速度不同，通過異步傳輸?shù)姆绞?，分別將信號從光纖接口和RS-485接口輸出;光纖通信可以達到快速傳輸數(shù)據(jù)的目的;RS-485接口需要單端信號轉差分信號的電路；
[0023]所述可編程邏輯器件的輸出還包括指示信號，指示信號發(fā)送給LED燈，每個輸入接口對應有3個LED燈，分別對應EnDat、BiSS和正交增量信號，不同燈亮代表不同的信號，用于確認所設置接口實際狀態(tài)是否與預想一致。
[0024]圖2為本發(fā)明多路信號采集系統(tǒng)原理示意圖。該系統(tǒng)包括信號接收單元、邏輯處理單元和信號發(fā)送單元;其中信號接收單元包括多個RS-422/485的DB9輸入接口以及對應的撥碼開關和相應差分電路，每個輸入接口通過撥碼開關設置決定接收相應類型的信號;邏輯處理單元為可編程邏輯器件，可為FPGA或CPLD中一種;信號發(fā)送單元包括一個RS-485輸出接口和相應差分電路、一個光纖輸出接口； LED燈用于顯示各輸入接口對應信號的狀態(tài)；
[0025]所述數(shù)據(jù)輸入接口的數(shù)量至少為4個；
[0026]所述邏輯處理單元為可編程邏輯器件，采用FPGA或CPLD中一種；
[0027]所述撥碼開關至少包含2位撥碼盤，其表示的3種狀態(tài)分別對應EnDat協(xié)議信號、BiSS協(xié)議信號和正交增量信號。
[0028]圖3為本發(fā)明邏輯處理單元結構框圖。所述邏