一種接口電路中的輸出阻抗調(diào)整電路的制作方法
【專利說明】
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及接口電路設(shè)計(jì)技術(shù)領(lǐng)域，特別涉及一種接口電路中的輸出阻抗調(diào)整電路。
【【背景技術(shù)】】
[0002]DDR(DoubIe Data Rate，雙倍數(shù)據(jù)速率)輸出接口驅(qū)動(dòng)電路通常由CMOS管形成輸出驅(qū)動(dòng)電阻，或由CMOS管加電阻組合形成輸出驅(qū)動(dòng)電阻，隨著工作速度的逐步提高，需要對輸出驅(qū)動(dòng)電阻進(jìn)行調(diào)節(jié)，以將輸出驅(qū)動(dòng)電阻的阻值控制在一定的范圍，減小其隨工藝、溫度及電壓的變化，增強(qiáng)同芯片外部電路的阻抗匹配，減小反射。
[0003]現(xiàn)有的DDR3/LPDDR2/LPDDR3等接口需要外掛精確電阻，該外掛精確電阻的阻值基本不隨工藝、溫度及電壓變化，以外掛精確電阻為標(biāo)準(zhǔn)來調(diào)整DDR接口的輸出驅(qū)動(dòng)電阻的阻抗，從而減小上拉輸出驅(qū)動(dòng)電阻和下拉輸出驅(qū)動(dòng)電阻在不同工藝、電壓及溫度下的變化，實(shí)現(xiàn)阻抗匹配，但外掛精確電阻在一定程度上增加了產(chǎn)品的整體成本。
[0004]因此，有必要提供一種改進(jìn)的技術(shù)方案來解決上述問題。
【【實(shí)用新型內(nèi)容】】
[0005]本實(shí)用新型的目的在于提供一種接口電路中的輸出阻抗調(diào)整電路，其可以在無外掛校準(zhǔn)電阻的情況下，采用內(nèi)置校準(zhǔn)電阻對輸出驅(qū)動(dòng)電阻進(jìn)行阻抗調(diào)節(jié)，從而節(jié)省產(chǎn)品成本。
[0006]為了解決上述問題，本實(shí)用新型提供一種接口電路中的輸出阻抗調(diào)整電路，其特征在于，其包括第一控制模塊，第二控制模塊，依次連接于第一電壓端和第二電壓端之間的驅(qū)動(dòng)電阻復(fù)制模塊和內(nèi)置校準(zhǔn)電阻。所述驅(qū)動(dòng)電阻復(fù)制模塊復(fù)制所述接口電路的第一輸出驅(qū)動(dòng)電阻單元；所述內(nèi)置校準(zhǔn)電阻置于所述接口電路所在晶片內(nèi)；所述第一控制模塊基于驅(qū)動(dòng)電阻復(fù)制模塊和內(nèi)置校準(zhǔn)電阻之間的第一連接節(jié)點(diǎn)的電壓同步調(diào)節(jié)驅(qū)動(dòng)電阻復(fù)制模塊的阻值和第一輸出驅(qū)動(dòng)電阻單元的阻值，使得驅(qū)動(dòng)電阻復(fù)制模塊的阻值和第一輸出驅(qū)動(dòng)電阻單元的阻值均等于所述內(nèi)置校準(zhǔn)電阻的阻值；所述第二控制模塊基于第一輸出驅(qū)動(dòng)電阻單元和第二輸出驅(qū)動(dòng)電阻單元之間的第二連接節(jié)點(diǎn)的電壓調(diào)節(jié)第二輸出驅(qū)動(dòng)電阻單元的阻值，使得第二輸出驅(qū)動(dòng)電阻單元的阻值等于第一輸出驅(qū)動(dòng)電阻單元的阻值，其中，第一輸出驅(qū)動(dòng)電阻單元和第二輸出驅(qū)動(dòng)電阻單元依次連接于所述第一電壓端和第二電壓端之間。
[0007]進(jìn)一步的，所述內(nèi)置校準(zhǔn)電阻包括正溫度系數(shù)的第一分電阻和負(fù)溫度系數(shù)的第二分電阻，該內(nèi)置校準(zhǔn)電阻整體呈現(xiàn)零溫度系數(shù)。
[0008]進(jìn)一步的，所述驅(qū)動(dòng)電阻復(fù)制模塊和所述第一輸出驅(qū)動(dòng)電阻單元均包括若干個(gè)MOS管；所述第一控制模塊基于所述第一連接節(jié)點(diǎn)的電壓輸出第一控制信號(hào)，以控制所述驅(qū)動(dòng)電阻復(fù)制模塊中的MOS管的導(dǎo)通數(shù)目，使所述第一連接節(jié)點(diǎn)的電壓等于(V1+V2) /2，其中，Vl為第一電壓端的電壓值，V2為第二電壓端的電壓值；所述第一控制模塊基于所述第一控制信號(hào)對所述第一輸出驅(qū)動(dòng)電阻單元中的MOS管的控制與其對所述驅(qū)動(dòng)電阻復(fù)制模塊中的MOS管的控制相同。
[0009]進(jìn)一步的，所述第二輸出驅(qū)動(dòng)電阻單元包括若干個(gè)MOS管；所述第二控制模塊基于所述第二連接節(jié)點(diǎn)的電壓輸出第二控制信號(hào)，以控制所述第二輸出驅(qū)動(dòng)電阻單元中的MOS管的導(dǎo)通數(shù)目，使所述第二連接節(jié)點(diǎn)的電壓等于(Vl+V2)/2，其中，Vl為第一電壓端的電壓值，V2為第二電壓端的電壓值。
[0010]進(jìn)一步的，所述接口電路中的輸出阻抗調(diào)整電路還包括第三控制模塊和切換開關(guān)。所述切換開關(guān)的一個(gè)連接端與所述第一連接節(jié)點(diǎn)相連，其第二連接端與所述內(nèi)置校準(zhǔn)電阻的一端相連，所述內(nèi)置校準(zhǔn)電阻的另一端與第二電壓端相連；所述第三控制模塊的輸入端與所述第一連接節(jié)點(diǎn)相連，其輸出端與所述切換開關(guān)的控制端相連，當(dāng)所述第一連接節(jié)點(diǎn)未與外掛校準(zhǔn)電阻相連時(shí)，所述第三控制模塊控制切換開關(guān)導(dǎo)通；當(dāng)所述第一連接節(jié)點(diǎn)與外掛校準(zhǔn)電阻的一端相連，外掛校準(zhǔn)電阻的另一端與第二電壓端相連時(shí)，所述第三控制模塊控制切換開關(guān)關(guān)斷。
[0011]進(jìn)一步的，所述接口電路為DDR接口，所述第一電壓端為電源端，所述第二電壓端為接地端，所述第一輸出驅(qū)動(dòng)電阻單元為上拉驅(qū)動(dòng)電阻單元，第一輸出驅(qū)動(dòng)電阻單元和驅(qū)動(dòng)電阻復(fù)制模塊中的MOS管為PMOS管，所述第二輸出驅(qū)動(dòng)電阻單元為下拉驅(qū)動(dòng)電阻單元，第二輸出驅(qū)動(dòng)電阻單元中的MOS管為NMOS管。
[0012]進(jìn)一步的，所述第三控制模塊包括比較器，所述比較器的一個(gè)輸入端作為所述第三控制模塊的輸入端與第一連接節(jié)點(diǎn)相連，所述比較器的另一個(gè)輸入端與一參考電壓相連，所述比較器的輸出端作為所述第三控制模塊的輸出端與所述切換開關(guān)的控制端相連。當(dāng)所述第一連接節(jié)點(diǎn)未與外掛校準(zhǔn)電阻相連時(shí)，第一連接節(jié)點(diǎn)的電壓大于所述參考電壓，所述比較器輸出第一邏輯電平，控制切換開關(guān)導(dǎo)通；當(dāng)所述第一連接節(jié)點(diǎn)與外掛校準(zhǔn)電阻相連時(shí)，第一連接節(jié)點(diǎn)的電壓小于所述參考電壓，所述比較器輸出第二邏輯電平，控制切換開關(guān)關(guān)斷。
[0013]進(jìn)一步的，所述上拉驅(qū)動(dòng)電阻單元還包括第一電阻，所述第一電阻和并聯(lián)的所述若干個(gè)PMOS晶體管串聯(lián)于電源端和第二連接節(jié)點(diǎn)之間，每個(gè)PMOS晶體管的柵極均與第一控制信號(hào)中對應(yīng)的子控制信號(hào)相連，通過對應(yīng)的子控制信號(hào)控制所述若干個(gè)PMOS晶體管的導(dǎo)通或者關(guān)斷。所述驅(qū)動(dòng)電阻復(fù)制模塊復(fù)制所述上拉驅(qū)動(dòng)電阻單元，所述驅(qū)動(dòng)電阻復(fù)制模塊中的第一電阻和相互并聯(lián)的所述若干個(gè)PMOS晶體管串聯(lián)于電源端和第二連接節(jié)點(diǎn)之間，每個(gè)PMOS晶體管的柵極均與第一控制信號(hào)中對應(yīng)的子控制信號(hào)相連，通過對應(yīng)的子控制信號(hào)可以控制所述若干個(gè)PMOS晶體管的導(dǎo)通或者關(guān)斷。
[0014]進(jìn)一步的，所述接口電路為DDR接口，所述第二電壓端為電源端，所述第一電壓端為接地端，所述第一輸出驅(qū)動(dòng)電阻單元為下拉驅(qū)動(dòng)電阻單元，所述第二輸出驅(qū)動(dòng)電阻單元為上拉驅(qū)動(dòng)電阻單元，第一輸出驅(qū)動(dòng)電阻單元和驅(qū)動(dòng)電阻復(fù)制模塊中的MOS管為NMOS管，所述第二輸出驅(qū)動(dòng)電阻單元中的MOS管為PMOS管。
[0015]進(jìn)一步的，所述下拉驅(qū)動(dòng)電阻單元還包括第二電阻，所述第二電阻和并聯(lián)的所述若干個(gè)NMOS晶體管串聯(lián)于第二連接節(jié)點(diǎn)和接地端之間，每個(gè)NMOS晶體管的柵極均與第一控制信號(hào)中對應(yīng)的子控制信號(hào)相連，通過對應(yīng)的子控制信號(hào)可以控制所述若干個(gè)NMOS晶體管的導(dǎo)通或者關(guān)斷。所述驅(qū)動(dòng)電阻復(fù)制模塊復(fù)制所述下拉驅(qū)動(dòng)電阻單元，所述驅(qū)動(dòng)電阻復(fù)制模塊中的所述第二電阻和并聯(lián)的若干個(gè)NMOS晶體管串聯(lián)于第二連接節(jié)點(diǎn)和接地端之間，每個(gè)NMOS晶體管的柵極均與第一控制信號(hào)中對應(yīng)的子控制信號(hào)相連，通過對應(yīng)的子控制信號(hào)控制所述若干個(gè)NMOS晶體管的導(dǎo)通或者關(guān)斷。
[0016]與現(xiàn)有技術(shù)相比，本實(shí)用新型通過在接口電路所在芯片中內(nèi)置與外掛校準(zhǔn)電阻同等作用的內(nèi)置校準(zhǔn)電阻，以在無外掛校準(zhǔn)電阻的情況下，采用內(nèi)置校準(zhǔn)電阻對接口電路的輸出驅(qū)動(dòng)電阻進(jìn)行阻抗調(diào)節(jié)，從而節(jié)省產(chǎn)品成本。
【【附圖說明】】
[0017]為了更清楚地說明本實(shí)用新型實(shí)施例的技術(shù)方案，下面將對實(shí)施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實(shí)用新型的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其它的附圖。其中:
[0018]圖1為本實(shí)用新型在一個(gè)實(shí)施例中的接口電路中的輸出阻抗調(diào)整電路的電路示意圖；
[0019]圖2為本實(shí)用新型在另一個(gè)實(shí)施例中的接口電路中的輸出阻抗調(diào)整電路的電路示意圖；
[0020]圖3a和3b為圖2所示的接口電路中的輸出阻抗調(diào)整電路在一個(gè)具體實(shí)施例中的相應(yīng)模塊對應(yīng)的電路示意圖；
[0021]圖4a和4b為圖2所示的接口電路中的輸出阻抗調(diào)整電路在另一個(gè)具體實(shí)施例中的相應(yīng)模塊對應(yīng)的電路示意圖；
[0022]圖5為本實(shí)用新型的上拉電阻驅(qū)動(dòng)單元在一個(gè)實(shí)施例中的電路示意圖；
[0023]圖6為本實(shí)用新型的下拉電阻驅(qū)動(dòng)單元在一個(gè)實(shí)施例中的電路示意圖。
【【具體實(shí)施方式】】
[0024]為使本實(shí)用新型的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和【具體實(shí)施方式】對