一種用于電機(jī)控制的微控制器的制造方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種電機(jī)控制技術(shù)領(lǐng)域，尤其涉及一種用于電機(jī)方波控制的微控制器。
【背景技術(shù)】
[0002]近些年來(lái)永磁同步電機(jī)(PMSM)與無(wú)刷直流電機(jī)(BLDC)廣泛應(yīng)用于工業(yè)系統(tǒng)、電動(dòng)車(chē)、無(wú)人機(jī)、空調(diào)、風(fēng)機(jī)等各種領(lǐng)域，而在該類(lèi)電機(jī)的控制系統(tǒng)中其主控芯片主要有DSP、FPGA、MCU、ASIC四類(lèi)。由于MCU芯片具有軟件可編程、開(kāi)發(fā)容易、控制靈活、成本低等優(yōu)點(diǎn)，因此被廣泛應(yīng)用于PMSM與BLDC的控制系統(tǒng)中。根據(jù)調(diào)查數(shù)據(jù)顯示，2013年全球電機(jī)控制MCU芯片的市場(chǎng)規(guī)模達(dá)到100億美元，預(yù)計(jì)今后2年還會(huì)以10%的速度增長(zhǎng)。根據(jù)應(yīng)用領(lǐng)域不同，BLDC基于MCU芯片的控制方案有方波控制方案與磁場(chǎng)定向(FOC)算法控制方案，不同的控制方案所需要的芯片資源有所不同。PMSM的控制方案主要采用的是磁場(chǎng)定向控制(FOC)算法。
[0003]在目前的電機(jī)控制領(lǐng)域，用戶(hù)在電機(jī)控制系統(tǒng)中所選用的MCU、DSP等主控芯片主要由國(guó)外各大半導(dǎo)體廠商提供。這些半導(dǎo)體廠商提供的芯片不僅可以應(yīng)用在電機(jī)控制領(lǐng)域，還可以用在家用電器、電表、LED控制等各領(lǐng)域，由于應(yīng)用領(lǐng)域的廣泛導(dǎo)致芯片內(nèi)部的資源過(guò)于豐富，芯片成本增加。并且這些半導(dǎo)體廠商提供的芯片沒(méi)有針對(duì)電機(jī)控制的應(yīng)用做特定的優(yōu)化，用戶(hù)使用起來(lái)不方便。
[0004]有鑒于此，現(xiàn)有技術(shù)亟需要一種針對(duì)電機(jī)控制的高精度、多任務(wù)的微控制器。【實(shí)用新型內(nèi)容】
[0005]為了克服現(xiàn)有技術(shù)中存在的缺陷，本實(shí)用新型提供一種針對(duì)電機(jī)控制的高精度、多任務(wù)以及高實(shí)時(shí)性的微控制器。
[0006]為了實(shí)現(xiàn)上述實(shí)用新型目的，本實(shí)用新型公開(kāi)一種用于電機(jī)方波控制的微控制器，其特征在于，包括:一處理器，一存儲(chǔ)單元、一時(shí)鐘生成單元、一數(shù)學(xué)協(xié)處理器、一可編程模擬放大器、一模數(shù)轉(zhuǎn)換器、電機(jī)控制單元、一模擬比較器單元以及總線(xiàn)單元，該處理器、存儲(chǔ)單元、時(shí)鐘生成單元、數(shù)學(xué)協(xié)處理器、可編程模擬放大器、模數(shù)轉(zhuǎn)換器、電機(jī)控制單元以及該模擬比較器單元均通過(guò)該總線(xiàn)單元連接。
[0007]更進(jìn)一步地，該數(shù)學(xué)協(xié)處理器用于執(zhí)行除法運(yùn)算，該數(shù)學(xué)協(xié)處理器包括一除法器運(yùn)算模塊，該除法器運(yùn)算模塊的時(shí)鐘頻率是該處理器的時(shí)鐘頻率的2倍。
[0008]更進(jìn)一步地，該模擬比較器單元包括三個(gè)比較器，所述三個(gè)比較器的輸入輸出響應(yīng)時(shí)間小于100ns。模擬比較器單元的輸入與該電機(jī)的三相線(xiàn)圈連接，該模擬比較器的輸出與所述電機(jī)控制單元的不互補(bǔ)的3路PWM波同步。
[0009]更進(jìn)一步地，在PWM波的高電平或高電平的中點(diǎn)處，模擬比較器單元的輸出結(jié)果有效。
[0010]更進(jìn)一步地，該可編程模擬放大器用于對(duì)該電機(jī)的三相逆變橋中對(duì)地的母線(xiàn)小信號(hào)電壓進(jìn)行放大，該放大后的母線(xiàn)小信號(hào)電壓經(jīng)該比較器單元比較后實(shí)現(xiàn)過(guò)流檢測(cè)。
[0011]更進(jìn)一步地，該總線(xiàn)單元包括一高速總線(xiàn)以及一低速總線(xiàn)，該高速總線(xiàn)與低速總線(xiàn)通過(guò)一橋接器連接。
[0012]更進(jìn)一步地，該處理器、存儲(chǔ)單元、時(shí)鐘生成單元、數(shù)學(xué)協(xié)處理器與該高速總線(xiàn)連接，該可編程模擬放大器、電機(jī)控制單元、比較器單元以及該模數(shù)轉(zhuǎn)換器通過(guò)該低速總線(xiàn)連接。
[0013]更進(jìn)一步地，該電機(jī)控制單元用于產(chǎn)生帶死區(qū)的6路PWM波。
[0014]更進(jìn)一步地，該比較器單元檢測(cè)該電機(jī)的三相線(xiàn)圈反電動(dòng)勢(shì)電壓的過(guò)零點(diǎn)來(lái)獲取6路PWM波換相的位置信息。
[0015]與現(xiàn)有技術(shù)相比較，本實(shí)用新型的優(yōu)點(diǎn)在于:
[0016]第一、本芯片中的MATH協(xié)處理器實(shí)現(xiàn)32位除法的運(yùn)算速度是現(xiàn)有芯片軟件實(shí)現(xiàn)該類(lèi)運(yùn)算的100倍，更快的運(yùn)算速度可使芯片的控制實(shí)時(shí)性更好、響應(yīng)速度更快，同時(shí)由于CPU不參與上述運(yùn)算(現(xiàn)有芯片的除法運(yùn)算是用戶(hù)開(kāi)發(fā)軟件程序由CPU執(zhí)行運(yùn)算來(lái)完成的)，它可以在MATH運(yùn)算時(shí)執(zhí)行其他的功能，這又使得MCU芯片可以處理更多的任務(wù)。因此，使用本實(shí)用新型所提供的MCU芯片的電機(jī)運(yùn)轉(zhuǎn)過(guò)程更加平穩(wěn)、因此噪音更低；并且更快地對(duì)外部的控制信號(hào)作出實(shí)時(shí)的做出響應(yīng)變化。
[0017]第二、在MATH協(xié)處理器的實(shí)現(xiàn)方案中，其除法器內(nèi)核的時(shí)鐘PCLK的頻率可以為寄存器接口時(shí)鐘HCLK的頻率的2倍，這個(gè)關(guān)于時(shí)鐘的創(chuàng)新可使的MATH協(xié)處理器的運(yùn)算速度更快。
[0018]第三、集成三個(gè)高速的模擬比較器，并且三個(gè)模擬比較器可以與PWM波同步，可以有效降低電機(jī)三相線(xiàn)圈電壓信號(hào)的雜波影響，獲取準(zhǔn)確的換相位置信息。
[0019]第四、可編程模擬放大器可用來(lái)檢測(cè)電機(jī)控制系統(tǒng)中的三相逆變橋的母線(xiàn)小信號(hào)電壓，從而實(shí)現(xiàn)對(duì)三相逆變橋的過(guò)流檢測(cè)。
[0020]第五、本實(shí)用新型所提供的技術(shù)方案除了用作電機(jī)控制MCU芯片，還可以用在智能照明系統(tǒng)中的LED調(diào)光調(diào)色，由于芯片的時(shí)鐘頻率高，PWM具有16位精度，因此用該芯片可以使LED的光譜范圍更加廣泛，并且LED的燈光抖動(dòng)更小。
【附圖說(shuō)明】
[0021]關(guān)于本實(shí)用新型的優(yōu)點(diǎn)與精神可以通過(guò)以下的實(shí)用新型詳述及所附圖式得到進(jìn)一步的了解。
[0022]圖1是本實(shí)用新型所提供的電機(jī)控制MCU芯片的結(jié)構(gòu)框圖；
[0023]圖2是本實(shí)用新型所提供的電機(jī)控制MCU芯片的MATH模塊的結(jié)構(gòu)示意圖；
[0024]圖3是本實(shí)用新型所提供的電機(jī)控制MCU芯片的比較器的結(jié)構(gòu)示意圖；
[0025]圖4是本實(shí)用新型所提供的電機(jī)控制MCU芯片的比較器模塊的同步比較示意圖；
[0026]圖5是本實(shí)用新型MCU芯片的模擬比較器模塊用于電機(jī)方波控制方案的連接示意圖。
【具體實(shí)施方式】
[0027]下面結(jié)合附圖詳細(xì)說(shuō)明本實(shí)用新型的具體實(shí)施例。
[0028]本實(shí)用新型的目的在于提供一種尤其適用于電機(jī)方波控制方案的MCU芯片，該芯片具有更尚的控制精度、更尚的控制實(shí)時(shí)性、控制算法對(duì)芯片CPU的運(yùn)彳丁占用率更低從而使芯片CPU的多任務(wù)處理能力增強(qiáng)。
[0029]該MCU芯片包括:一種用于電機(jī)控制的微控制器，其特征在于，包括:一處理器，一存儲(chǔ)單元、一時(shí)鐘生成單元、一數(shù)學(xué)協(xié)處理器、一可編程模擬放大器、一模數(shù)轉(zhuǎn)換器、電機(jī)控制單元、一模擬比較器單元以及總線(xiàn)單元，處理器、存儲(chǔ)單元、時(shí)鐘生成單元、數(shù)學(xué)協(xié)處理器、可編程模擬放大器、模數(shù)轉(zhuǎn)換器、電機(jī)控制單元以及模擬比較器單元均通過(guò)所述總線(xiàn)單元連接。
[0030]以下將結(jié)合圖1至圖3對(duì)本實(shí)用新型所提供的電機(jī)控制MCU芯片進(jìn)行詳細(xì)的說(shuō)明。如圖1所示，芯片的內(nèi)部資源包括:一 32位的ARM Cortex-MO內(nèi)核(Cortex-MO) I ;一FLASH程序存儲(chǔ)器(FLASH) 2 FLASH程序存儲(chǔ)器控制器(Flash Controler) 3 ;— RAM數(shù)據(jù)存儲(chǔ)器(RAM)4 ;—系統(tǒng)時(shí)鐘生成單元(Cl0ck_gen)5 ; —數(shù)學(xué)協(xié)處理器(MATH)6 ; —看門(mén)狗定時(shí)器(Watch Dog Timer) 7 ；一電機(jī)控制單元(MCM) 8 ；一 3個(gè)通用定時(shí)器(Timerl/2/3) 9 ；一高速模數(shù)轉(zhuǎn)換器(ADC) 24 ;—高速模數(shù)轉(zhuǎn)換器控制器(ADC Controler) 16 ;一普通的單端輸入可編程模擬放大器(PGA)1 ; —高速模擬比較器單元(COMP) 12 ; —串行通信單元(I2C) 13 ;一串行通信單元(UART) 14 ;一串行通信單元(SPI) 15 ;一 AMBA總線(xiàn)APB橋接器(APB Bridge) 17 ;— 4 組 GP1 口(GP1 P0-P3) 18，共 32 個(gè)；一溫度傳感器(TemperatureSensor) 27 ；一芯片引腳控制單元(PAD Control) 26 ；一上電復(fù)位(POR)與低電壓復(fù)位(LVR)單元25 ;一線(xiàn)性穩(wěn)壓?jiǎn)卧?LD0 2.5V-5.5V) 23 ;一內(nèi)部低頻RC時(shí)鐘振蕩器(LRC) 20 ;一內(nèi)部高頻RC時(shí)鐘振蕩器(HRC)21、一外部晶體時(shí)鐘生成單元(OSC) 22 ;—高頻時(shí)鐘鎖相環(huán)(PLL)19。
[0031]本實(shí)用新型以32位的ARM Cortex-MO內(nèi)核作為處理器I加以說(shuō)明，但是本領(lǐng)域普通技術(shù)人員應(yīng)該知道，基于本實(shí)用新型所公開(kāi)的思想，該技術(shù)方案并不局限于32位處理器。32位MCU芯片是一顆基于AMBA總線(xiàn)設(shè)計(jì)的系統(tǒng)芯片，芯片內(nèi)部的所有數(shù)字IP都是掛接在 AMBA(Advanced Microcontroller Bus Architecture)總線(xiàn)之上。
[0032]AHB (高速)總線(xiàn)與APB (低速)總線(xiàn)通過(guò)橋接器APB-Bridgel7相連。內(nèi)部高頻RC時(shí)鐘振蕩器(HRC) 21和外部晶體時(shí)鐘生成單元(OSC) 22的輸出與高頻鎖相環(huán)(PLL) 19相連，它們的輸出送給PLL19進(jìn)行倍頻。本實(shí)施例中，HRC21的輸出頻率為8MHz，精度高達(dá)1%, 0SC22為外部8-24MHZ的晶振輸入。
[0033]高頻鎖相環(huán)(PLL) 19用于對(duì)來(lái)自HRC或OSC的時(shí)鐘信號(hào)進(jìn)行倍頻，高頻鎖相環(huán)(PLL) 19的輸出送向時(shí)鐘生成單元(Cl0ck_gen)。本實(shí)施例中，高頻鎖相環(huán)(PLL) 19的輸出頻率最低為48MHz，最高可達(dá)120MHz，倍頻系數(shù)通過(guò)寄存器可選，例如PLL的輸入為8MHz，倍頻系數(shù)選擇為8，則高頻鎖相環(huán)(PLL) 19的輸出時(shí)鐘頻率為64MHz。
[0034]內(nèi)部低頻RC時(shí)鐘振蕩器(LRC) 20為看門(mén)狗定時(shí)器時(shí)鐘的時(shí)鐘源，輸出送向時(shí)鐘生成單元(Clock_gen)5。本實(shí)施例中，LRC的時(shí)鐘頻率為32KHz。
[0035]系統(tǒng)時(shí)鐘生成單元(Clock_gen)5用于根據(jù)PLL19的輸出時(shí)鐘產(chǎn)生芯片的主時(shí)鐘HCLK、外設(shè)時(shí)鐘PCLK，根據(jù)LRC20的輸出產(chǎn)生看門(mén)狗時(shí)鐘WDTCLK，并根據(jù)HCLK與PCLK產(chǎn)生其他各外設(shè)模塊的工作時(shí)鐘。系統(tǒng)時(shí)鐘生成單元(Cl0ck_gen) 5掛接在AHB總線(xiàn)上。
[0036]數(shù)學(xué)協(xié)處理器(MATH)6用于執(zhí)行32位的有符號(hào)或無(wú)符號(hào)數(shù)的除法運(yùn)算。MATH的運(yùn)算內(nèi)核PCLK的時(shí)鐘頻率可以選擇為接口時(shí)鐘HCLK的頻率的2倍。本實(shí)施例中，一個(gè)32位除法的運(yùn)算周期為16個(gè)PCLK (8個(gè)HCLK)，運(yùn)算結(jié)束后產(chǎn)生結(jié)果中斷且結(jié)果有效標(biāo)志位置位。數(shù)學(xué)協(xié)處理器(MATH)掛接在AHB總線(xiàn)上。
[0037]如圖2所示，圖2是數(shù)學(xué)協(xié)處理器(MATH)6的結(jié)構(gòu)示意圖。該數(shù)學(xué)協(xié)處理器6包括一 DIV(除法)運(yùn)算內(nèi)核61和一接口模塊。該接口模塊包括DIV寄存器62、全局寄存器63。其中全局寄存器63為整個(gè)MATH的控制寄存器，存放對(duì)應(yīng)的控制數(shù)據(jù)，DIV寄存器62用于存放除數(shù)、被除數(shù)、商、余數(shù)等除法運(yùn)算數(shù)據(jù)。
[0038]看門(mén)狗定時(shí)器7 (Watch Dog Timer)用于作為芯片正常工作時(shí)的一個(gè)保護(hù)模塊。若用戶(hù)使用看門(mén)狗定時(shí)器7，當(dāng)芯片正常工作時(shí)，程序會(huì)定時(shí)的對(duì)看門(mén)狗計(jì)數(shù)器進(jìn)行清零，若系統(tǒng)出現(xiàn)故障或程序跑