一種基于fpga的多功能信號發(fā)生器的制造方法
【技術(shù)領(lǐng)域】
[0001] 本實用新型涉及一種基于FPGA的多功能信號發(fā)生器。
【背景技術(shù)】
[0002] 在光纖通信技術(shù)和分布式光纖傳感技術(shù)中，往往需要對在光纖內(nèi)傳輸?shù)妮d有有用 信號的光載波信號做相應(yīng)的調(diào)制處理后再繼續(xù)向后方傳輸，以便能夠在信號接收端接收到 按一定規(guī)律變化的光信號，進而有利于將所接收到的具有一定變化規(guī)律的光信號轉(zhuǎn)換為方 便處理和觀察的電信號。然而，要對在光纖中傳輸?shù)墓庑盘栕鱿鄳?yīng)的信號調(diào)制處理，首先必 須解決調(diào)制信號的產(chǎn)生問題，尤其是產(chǎn)生穩(wěn)定性好和頻率可調(diào)的各種脈沖信號、正弦信號 以及方波信號等中低頻調(diào)制信號，對在信號接收端做信號的轉(zhuǎn)換與處理至關(guān)重要。因此，如 何做到既能降低成本又能方便地產(chǎn)生出各種可滿足不同使用場合和不同使用要求的調(diào)制 信號成為了光纖通信與光纖傳感領(lǐng)域中重要的一環(huán)。
[0003] 針對現(xiàn)有的商品化的信號發(fā)生器通常功能單一、可產(chǎn)生的信號類型少、儀器體積 大而笨重且價格昂貴、使用環(huán)境受限制等問題，同時鑒于近年來蓬勃發(fā)展的FPGA器件具有 低成本、高度集成化與小型化、靈活的接口方式和控制方式、高速的運算能力和高性能等優(yōu) 勢，以FPGA為硬件平臺，借助相應(yīng)的開發(fā)軟件和硬件描述語言來設(shè)計各種控制電路更顯方 便和靈活，且可用于多種工作場合。因此，采用FPGA器件來設(shè)計各種控制電路不僅能替代 許多傳統(tǒng)的儀器設(shè)備并且實現(xiàn)更多的功能，同時也能縮減相關(guān)產(chǎn)品的研發(fā)成本以及縮小相 應(yīng)儀器設(shè)備的體積。 【實用新型內(nèi)容】
[0004] 本實用新型的目的在于克服現(xiàn)有信號發(fā)生器可產(chǎn)生的信號類型少、體積龐大且使 用環(huán)境受限等技術(shù)的不足，提供一種基于FPGA的多功能信號發(fā)生器，它具有可產(chǎn)生任意中 低頻調(diào)制信號并且能同時輸出一種DDS信號及一種脈沖信號的功能和優(yōu)點。
[0005] 本實用新型的目的是通過以下技術(shù)方案來實現(xiàn)的：一種基于FPGA的多功能信號 發(fā)生器包括晶振電路、PLL倍頻電路、分頻電路、多種脈沖信號合成電路、脈沖選擇與調(diào)節(jié)模 塊、脈沖信號調(diào)理電路、DDS信號發(fā)生模塊、D/A轉(zhuǎn)換器和低通濾波器，PLL倍頻電路接收晶 振電路的輸出時鐘信號并且對其做倍頻后同時輸出兩路倍頻信號I和II，倍頻信號I作為 DDS信號發(fā)生模塊及D/A轉(zhuǎn)換器的輸入?yún)⒖紩r鐘信號，DDS信號發(fā)生模塊和低通濾波器之間 連有12位的D/A轉(zhuǎn)換器，倍頻信號II經(jīng)過分頻電路分頻后同時輸出一個占空比為1:1的分 頻信號III和多個低占空比的單脈沖信號束IV，多種脈沖信號合成電路接收分頻電路輸出的 多個低占空比的單脈沖信號束IV，多種脈沖信號合成電路輸出端與脈沖選擇與調(diào)節(jié)模塊輸 入端連接，脈沖選擇與調(diào)節(jié)模塊的輸出端連接脈沖信號調(diào)理電路的輸入端，而將分頻電路 輸出的占空比為1:1的分頻信號III作為D/A轉(zhuǎn)換器的數(shù)模轉(zhuǎn)換工作時鐘信號。
[0006] 所述的FPGA包括PLL倍頻電路、分頻電路、多種脈沖信號合成電路、脈沖選擇與調(diào) 節(jié)模塊、DDS信號發(fā)生模塊，所述的晶振電路和FPGA同在一塊FPGA開發(fā)板上，所述的脈沖 信號調(diào)理電路、D/A轉(zhuǎn)換器和低通濾波器為外接的信號處理設(shè)備。PLL倍頻電路輸出的倍頻 信號I和倍頻信號II的頻率可由下述公式確定：
[0007]
[0008] 為晶振電路輸出的時鐘信號頻率，和九&為在PLL宏功能模塊中設(shè)置的倍頻 系數(shù)，其中_對應(yīng)頻率_，1^對應(yīng)頻率g丨。
[0009] 所述的多種脈沖信號合成電路可同時生成單脈沖信號、雙脈沖信號、以及三脈沖 信號。
[0010] 所述的脈沖選擇與調(diào)節(jié)模塊包括脈沖類型選擇電路、調(diào)頻電路和脈沖寬度調(diào)節(jié)電 路，脈沖類型選擇電路根據(jù)需要選擇輸出單脈沖信號、雙脈沖信號、或者三脈沖信號，調(diào)頻 電路可以調(diào)節(jié)脈沖信號的重復(fù)頻率，脈沖寬度調(diào)節(jié)電路既可調(diào)節(jié)單脈沖信號的脈寬，也可 調(diào)節(jié)雙脈沖信號的兩個單脈寬及其之間的間距，還可調(diào)節(jié)三脈沖信號的三個單脈寬及其相 鄰兩個單脈沖之間的間距，單脈沖信號的脈寬、雙脈沖信號的單脈寬及其兩個單脈沖之間 的間距、以及三脈沖信號的三個單脈寬及其相鄰兩個單脈沖之間的間距的調(diào)節(jié)步進量都通 過下式確定：
[0011] (公式 2)
[0012] 上式中，|:f為單脈沖信號的脈沖寬度、雙脈沖信號和三脈沖信號的單脈寬以及各 自相鄰兩個單脈沖之間間距調(diào)節(jié)的步進量，單位為納秒（ns)，《^^:為晶振電路輸出的時鐘 信號主頻率，單位為兆赫茲（MHz)，為^為倍頻系數(shù)。
[0013] 所述的DDS信號發(fā)生模塊主要包括32位的相位累加器和若干個ROM波形存儲表 兩大部分，相位累加器接收頻率控制字以及相位累加器本身的輸出返回值，經(jīng)過相位累加 器進行累加運算后截取運算結(jié)果的高14位作為ROM波形查找表的取樣地址，通過地址查詢 方式讀取ROM波形存儲表中的波形數(shù)據(jù)，并通過12位的D/A轉(zhuǎn)換器將讀出的波形數(shù)據(jù)進行 D/A轉(zhuǎn)換形成階梯波，階梯波通過低通濾波器的濾波平滑后形成模擬波形輸出，DDS信號的 波形通過鍵控方式進行選擇。
[0014] 所述的脈沖信號調(diào)理電路為RC濾波電路，實現(xiàn)將接收到的脈沖信號的負過沖及 超限噪聲進行濾除的功能。
[0015] 通過用VerilogHDL硬件描述語言對所述的DDS輸出信號的波形選擇控制鍵、輸 出頻率控制鍵、幅值控制鍵進行消抖和編碼，實現(xiàn)按鍵復(fù)用功能，對應(yīng)的按鍵單擊時控制 DDS輸出信號的波形、頻率及幅值，對應(yīng)的按鍵長按時控制脈沖信號的類型、重復(fù)頻率及脈 寬參量，各控制按鍵的消抖及編碼過程在脈沖選擇與調(diào)節(jié)模塊中實現(xiàn)。
[0016] 本實用新型的有益效果是：（1)可以產(chǎn)生任意的中低頻調(diào)制信號，并且可以同時 輸出一種DDS信號和一種脈沖信號，可以根據(jù)現(xiàn)場應(yīng)用的實際需要方便靈活地選擇滿足使 用要求的調(diào)制信號對載波信號進行調(diào)制；（2)每一種脈沖信號的重復(fù)頻率都可以通過調(diào)頻 電路進行調(diào)節(jié)，且輸出脈沖信號的類型、單脈沖信號的脈寬、雙脈沖信號的單脈寬及其兩個 單脈沖之間的間距和三脈沖信號的三個單脈寬及其相鄰兩個單脈沖之間的間距都能以鍵 控方式進行調(diào)節(jié)；（3)DDS信號的波形、輸出頻率和幅值都可通過按鍵進行鍵控式調(diào)節(jié)；（4) 對FPGA開發(fā)板上的按鍵進行抖動濾除和編碼實現(xiàn)按鍵復(fù)用功能，從而實現(xiàn)對信號的多種 調(diào)節(jié)及控制功能。
【附圖說明】
[0017] 圖1為本實用新型結(jié)構(gòu)方框圖；
[0018] 圖2為脈沖選擇與調(diào)節(jié)模塊結(jié)構(gòu)方框圖；
[0019] 圖3為DDS信號發(fā)生模塊結(jié)構(gòu)方框圖；
[0020] 圖4為多功能信號發(fā)生器同時輸出脈寬為100ns，重復(fù)頻率為4kHz的單脈沖信號 和輸出頻率為1. 653MHz的DDS正弦信號時的仿真結(jié)果圖；
[0021] 圖5為多功能信號發(fā)生器同時輸出單脈寬為25ns，重復(fù)頻率為10kHz的雙脈沖信 號和輸出頻率為5MHz的DDS方波信號時的仿真結(jié)果圖；
[0022] 圖6為多功能信號發(fā)生器同時輸出單脈寬為10ns，重復(fù)頻率為25kHz的三脈沖信 號和輸出頻率為1. 613MHz的DDS鋸齒波信號時的仿真結(jié)果圖；
[0023] 在圖1至圖3中，1、FPGA開發(fā)板2、晶振電路3、PLL倍頻電路4、DDS信號發(fā)生模 塊5、D/A轉(zhuǎn)換器6、低通濾波器7、分頻電路8、多種脈沖信號合成電路9、脈沖選擇與調(diào) 節(jié)模塊10、脈沖信號調(diào)理電路11、脈沖類型選擇電路12、調(diào)頻電路13、脈沖寬度調(diào)節(jié)電 路14、32位相位累加器15、R0M波形存儲表、Ft為提供給DDS信號發(fā)生模塊的倍頻時鐘信 號、M為輸入相位累加器的頻率控制字。
[0024] 在圖4至圖6中，elk為晶振電路輸出的50MHz時鐘信號、cl_200為對晶振時鐘 信號elk做四倍頻后得到的200MHz倍頻時鐘信號、Single_pulse為單脈沖信號，Double_ pulse為雙脈沖信號、Three_pulse為三脈沖信號、dds_d