一種基于ad9914設(shè)計(jì)的高采樣率頻率分集脈沖信號(hào)發(fā)生器的制造方法
【專利說明】一種基于AD9914設(shè)計(jì)的高采樣率頻率分集脈沖信號(hào)發(fā)生
□ □
技術(shù)領(lǐng)域
[0001]本實(shí)用新型屬于數(shù)字電子技術(shù)領(lǐng)域，特別涉及一種基于AD9914設(shè)計(jì)的高采樣率頻率分集脈沖信號(hào)發(fā)生器。
【背景技術(shù)】
[0002]隨著數(shù)字集成電路和微電子技術(shù)的發(fā)展，直接數(shù)字合成技術(shù)(DDS)將數(shù)字處理技術(shù)引入雷達(dá)領(lǐng)域。為了提高雷達(dá)的測(cè)量距離和近區(qū)補(bǔ)盲，同時(shí)使雷達(dá)具有較好的抗干擾性能和分辨力，雷達(dá)的波形通常會(huì)采用線性調(diào)頻，一方面是因?yàn)槠洳ㄐ稳菀桩a(chǎn)生，另一方面是因?yàn)榫€性調(diào)頻信號(hào)可獲得較大的壓縮比，脈沖壓縮的形狀和性噪比對(duì)多普勒頻移不敏感，這將大大簡(jiǎn)化信號(hào)處理系統(tǒng)。有時(shí)為了得到較好的脈沖旁瓣抑制，也會(huì)在波形中添加非線性調(diào)頻。
[0003]但是現(xiàn)在的脈沖信號(hào)發(fā)生器均存在著探測(cè)距離較近，分辨力較低，且產(chǎn)生線性調(diào)頻信號(hào)速度慢的缺點(diǎn)，亟待改進(jìn)。
【實(shí)用新型內(nèi)容】
[0004]本實(shí)用新型為了克服上述現(xiàn)有技術(shù)的不足，提供了一種基于AD9914設(shè)計(jì)的高采樣率頻率分集脈沖信號(hào)發(fā)生器，本實(shí)用新型可方便快速地產(chǎn)生線性調(diào)頻、非線線調(diào)頻以及單點(diǎn)頻脈沖信號(hào)，具有探測(cè)距離遠(yuǎn)，分辨力高的優(yōu)點(diǎn)，而且集成度高，調(diào)試量少，通用性強(qiáng)。
[0005]為實(shí)現(xiàn)上述目的，本實(shí)用新型采用了以下技術(shù)措施:
[0006]—種基于AD9914設(shè)計(jì)的高采樣率頻率分集脈沖信號(hào)發(fā)生器，其特征在于:本信號(hào)發(fā)生器包括分頻器模塊，控制時(shí)序模塊，放大器模塊，DDS產(chǎn)生模塊；所述分頻器模塊的信號(hào)輸出端與所述控制時(shí)序模塊的信號(hào)輸入端相連；所述控制時(shí)序模塊的信號(hào)輸出端與DDS產(chǎn)生模塊的信號(hào)輸入端相連，所述DDS產(chǎn)生模塊的信號(hào)輸出端與放大器模塊的信號(hào)輸入端相連；所述放大器模塊的信號(hào)輸出端還與所述控制時(shí)序模塊的信號(hào)輸入端相連；所述DDS產(chǎn)生模塊中的DDS芯片的型號(hào)為美國(guó)Analog Devices公司生產(chǎn)的DDS系列芯片中的AD9914BCPZ。
[0007]本實(shí)用新型還可以通過以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
[0008]優(yōu)選的，所述DDS產(chǎn)生模塊包括第一阻抗變換器，DDS芯片，第二阻抗變換器；所述第一阻抗變換器的信號(hào)輸出端與所述DDS芯片的信號(hào)輸入端相連；所述DDS芯片的信號(hào)輸出端與所述第二阻抗變換器的信號(hào)輸入端相連；所述控制時(shí)序模塊的信號(hào)輸出端與DDS芯片的信號(hào)輸入端相連，所述DDS芯片的信號(hào)輸出端與放大器模塊的信號(hào)輸入端相連，所述放大器模塊的信號(hào)輸出端還與所述控制時(shí)序模塊的信號(hào)輸入端相連。
[0009]優(yōu)選的，所述控制時(shí)序模塊為FPGA，所述FPGA的型號(hào)為美國(guó)Altera公司生產(chǎn)的Cyclone 系列的 EP1C12Q240I7N。
[0010]優(yōu)選的，所述分頻器模塊的型號(hào)為美國(guó)Faichild公司生產(chǎn)的74F74SC ;所述第一阻抗變換器的型號(hào)為美國(guó)Analog Devices公司生產(chǎn)的ADCLK925BCPZ-WP ;所述第二阻抗變換器的型號(hào)為美國(guó)Min1-Circuits公司生產(chǎn)的TCL-1-13M+。
[0011 ] 優(yōu)選的，所述控制時(shí)序模塊EP1C12Q240I7N的I/O引腳分別與所述DDS芯片AD9914的32位數(shù)據(jù)線D31?D0，用戶表的外部選擇引腳PSO、PSU PS2，串行或并行端口選擇的外部選擇引腳F3?F0，斜坡控制引腳DRCTL，斜坡保持引腳DRH0LD，斜坡結(jié)束引腳DR0VER，輸出幅度鍵控引腳0SK，斜坡頻率更新信號(hào)引腳I/0JJPDATA和復(fù)位信號(hào)引腳MASTER_RESET 相連。
[0012]進(jìn)一步，所述DDS模塊的輸出端設(shè)置有用于將三脈沖波形信號(hào)引出系統(tǒng)的微帶線。
[0013]本實(shí)用新型的有益效果在于:
[0014]I)、本實(shí)用新型中脈沖信號(hào)發(fā)生器是由分頻器模塊，控制時(shí)序模塊，放大器模塊，DDS產(chǎn)生模塊組成。本實(shí)用新型可方便快速地產(chǎn)生線性調(diào)頻、非線線調(diào)頻以及單點(diǎn)頻脈沖信號(hào)，可以廣泛使用在雷達(dá)和通信的波形產(chǎn)生部分中，使得雷達(dá)和通信設(shè)備具有探測(cè)距離距離遠(yuǎn)和分辨力高的優(yōu)良特點(diǎn)。本實(shí)用新型滿足了寬帶微波雷達(dá)信號(hào)產(chǎn)生的需求。
[0015]值得特別指出的是:本實(shí)用新型只保護(hù)由上述物理部件以及連接各個(gè)物理部件之間的線路所構(gòu)成的裝置或者物理平臺(tái)，而不涉及其中的軟件部分。
[0016]2)、本實(shí)用新型集成度高，調(diào)試量少且通用性強(qiáng)，能快速產(chǎn)生單點(diǎn)頻及線性調(diào)頻信號(hào)，由于線性調(diào)頻信號(hào)的脈沖壓縮網(wǎng)絡(luò)對(duì)噪聲及常見干擾具有很強(qiáng)的抑制作用，所以采用這種信號(hào)的雷達(dá)具有很強(qiáng)的抗干擾能力。
[0017]3)、本實(shí)用新型在DDS芯片的輸入端和輸出端分別設(shè)置有第一阻抗變換器和第二阻抗變換器，所述第一阻抗變換器用于進(jìn)行阻抗匹配，第二阻抗變換器則用于將差分信號(hào)轉(zhuǎn)為單端信號(hào)輸出。DDS產(chǎn)生模塊的這種結(jié)構(gòu)設(shè)計(jì)有效地減少了輸入時(shí)鐘信號(hào)在傳輸過程中的能量損失。
[0018]4)、本實(shí)用新型中的DDS芯片的型號(hào)為美國(guó)Analog Devices公司生產(chǎn)的DDS系列芯片中的AD9914BCPZ，F(xiàn)PGA的型號(hào)為美國(guó)Altera公司生產(chǎn)的Cyclone系列的EP1C12Q240I7N，分頻器的型號(hào)為美國(guó)Faichild公司生產(chǎn)的74F74SC，第一阻抗變換器的型號(hào)為美國(guó)Analog Devices公司生產(chǎn)的ADCLK925BCPZ-WP，第二阻抗變換器的型號(hào)為美國(guó)Min1-Circuits公司生產(chǎn)的TCL-1-13M+。上述多個(gè)特定型號(hào)的部件互相配合，實(shí)現(xiàn)了本實(shí)用新型的最優(yōu)設(shè)計(jì)，所得到的脈沖信號(hào)發(fā)生的各個(gè)指標(biāo)均達(dá)到最優(yōu)值。
【附圖說明】
[0019]圖1為脈沖信號(hào)發(fā)生器原理圖；
[0020]圖2為本實(shí)用新型的控制時(shí)序仿真圖。
[0021]圖中標(biāo)注符號(hào)的含義如下:
[0022]10—控制時(shí)序模塊20—DDS產(chǎn)生模塊30—分頻器模塊
[0023]40—放大器模塊 21—阻抗變換器 22—DDS芯片
[0024]23—阻抗變換器 24—微帶線
【具體實(shí)施方式】
[0025]下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對(duì)本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本實(shí)用新型一部分實(shí)施例，而不是全部的實(shí)施例?；诒緦?shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。
[0026]如圖1所示，一種基于AD9914設(shè)計(jì)的高采樣率頻率分集脈沖信號(hào)發(fā)生器，包括分頻器模塊30，控制時(shí)序模塊10，放大器模塊40，DDS產(chǎn)生模塊20 ;所述分頻器模塊30的信號(hào)輸出端與所述控制時(shí)序模塊10的信號(hào)輸入端相連；所述控制時(shí)序模塊10的信號(hào)輸出端與DDS產(chǎn)生模塊20的信號(hào)輸入端相連，所述DDS產(chǎn)生模塊20的信號(hào)輸出端與放大器模塊40的信號(hào)輸入端相