一種基于sopc技術的plc協(xié)同控制裝置的制造方法
【技術領域】
[0001]本實用新型涉及一種工控可編程邏輯嵌入式軟核PLC裝置，尤其涉及一種基于S0PC技術的協(xié)同PLC實現(xiàn)工業(yè)自動化控制的裝置。
【背景技術】
[0002]由于傳統(tǒng)硬件PLC技術對外封閉，各個生產(chǎn)廠商的PLC硬件平臺各不相同，支持的PLC語言也不相同，而且相互之間通信的協(xié)議和總線也完全不同。因此，隨著計算機技術的發(fā)展，人們已經(jīng)逐漸認識到硬件PLC的通用性、兼容性和拓展性不好正在制約著PLC的快速發(fā)展。同時，隨著卷煙工業(yè)新一輪的技改，大量新型煙草制絲設備從德國HAUN1、意大利Garbu1等國外煙機設備公司引進，設備廠家對于關鍵設備的PLC程序采取了技術封鎖甚至加密等手段。因此，對于煙機功能改進，需要尋求一種新的解決方案來突破傳統(tǒng)PLC內(nèi)部程序封鎖以及外部通用性、兼容性差等問題。
[0003]過去，邏輯控制器系統(tǒng)的開發(fā)多基于ASIC設計的硬件平臺，而近年來出現(xiàn)的可編程片上系統(tǒng)(S0PC)解決方案得到了業(yè)界廣泛的重視并迅速發(fā)展。S0PC不僅僅使PCB設計更為簡單，而且設計更靈活，開發(fā)更高效。它的特點在于其可編程性，即利用現(xiàn)場可編程門陣列(FPGA)器件的可編程性進行SOC (system on chip)設計。SOPC Builder為每一個元件提供一個向?qū)В迷撓驅(qū)Ш苋菀锥ㄖ圃δ?，且通過該向?qū)軌蚍浅７奖愕卦谝粋€設計中加入N1s II軟核處理器、外設接口等。為了將微處理器核、外圍設備、存儲器和其它IP核相互連接起來，SOPC Builder能夠自動生成片上總線和總線仲裁器等所需的邏輯。SOPC Builder在一個工具中實現(xiàn)了嵌入式系統(tǒng)各個方面的開發(fā)，包括軟件的設計和驗證，因此運用S0PC技術可以在FPGA上便捷、快速定制各種復雜邏輯控制，并將傳統(tǒng)PLC中邏輯移植或轉(zhuǎn)移到FPGA器件上實現(xiàn)。

【發(fā)明內(nèi)容】

[0004]本實用新型的目的在于提供一種基于S0PC技術的PLC協(xié)同控制裝置。將基于S0PC技術的FPGA作為虛擬PLC來協(xié)助傳統(tǒng)硬件PLC完成自動化控制，解決傳統(tǒng)PLC單一控制的缺點，通過S0PC定制各種功能與傳統(tǒng)PLC實時通訊達到雙核協(xié)同時控制同一設備的目的。
[0005]為了實現(xiàn)上述的目的，本實用新型采用了以下的技術方案:
[0006]一種基于S0PC技術的PLC協(xié)同控制裝置，該裝置包括硬件系統(tǒng)和軟件系統(tǒng)兩部分；所述的硬件系統(tǒng)包括上位機和下位機，所述的上位機運行在PC機上，完成編寫PLC程序以及編譯成目標代碼以及代碼傳輸工作；所述的下位機使用Altera FPGA(EP2c35F672c6)N1s II嵌入式軟處理器為硬件平臺，與上位機之間通過RS232協(xié)議進行通信；所述的下位機由N1s II軟核處理器模塊、存儲器模塊和外圍模塊組成，其中N1s II軟核處理器模塊由CPU模塊、TIMER0模塊、TIMER1模塊、UART模塊和JTAG模塊組成，對FPGA配置時，通過SOPC Builder系統(tǒng)綜合軟件設定N1s II軟核參數(shù)，并設置HMER0模塊、HMER1模塊、UART模塊和JTAG模塊相關參數(shù)，自動分配各模塊基地址和指定N1s II處理器的復位地址與異常中斷地址，生成相應的N1s II系統(tǒng)，UART模塊通過使用RS232協(xié)議可實現(xiàn)上位機與FPGA的傳輸以及PLC梯圖文件的串口通信，JTAG模塊通過轉(zhuǎn)換電路將RS232協(xié)議轉(zhuǎn)換成RS485協(xié)議，再通過CP341卡實現(xiàn)與PLC通訊。
[0007]作為優(yōu)選，所述的CPU模塊選用基于RISC技術的32位嵌入式處理器N1s II模塊。
[0008]作為優(yōu)選，所述的存儲器模塊選用掉電數(shù)據(jù)不丟失的FLASH存儲器。
[0009]作為優(yōu)選，所述的外圍模塊包括一個IXD字符型液晶顯示屏、4個LED燈、兩個開關。IXD用來顯示PLC虛擬機的運行狀態(tài)，而LED與兩個開關則用來實現(xiàn)PLC的功能。
[0010]作為優(yōu)選，所述的嵌入式UC/OS-1I實時操作系統(tǒng)是一種基于優(yōu)先級的可搶先硬實時內(nèi)核。
[0011]本實用新型由于選用N1s II軟核處理器模塊為核心并利用SOPC技術進行構建，具有很強的可修改性和可移植性；由于添加了 uC/OS-1I實時操作系統(tǒng)保證了系統(tǒng)運行的實時性，并且能夠根據(jù)特定的需要編寫自定義IP核，自由添加所需要的特定功能，同時方便的增加或減少1/0端口的數(shù)量，使系統(tǒng)更具可拓展和維護性；又由于FPGA具有較高的密度，能夠集成很大的系統(tǒng)，因此又增加了系統(tǒng)的可靠性。
【附圖說明】
[0012]圖1為本實用新型的結(jié)構示意圖。
[0013]圖2為本實用新型協(xié)同PLC控制示意圖。
[0014]圖3為本實用新型系統(tǒng)結(jié)構示意圖。
[0015]圖4為本實用新型硬件組成示意圖。
[0016]圖5為本實用新型軟件組成示意圖。
[0017]圖6為本實用新型虛擬軟核PLC任務調(diào)度示意圖。
[0018]圖7為本實用新型虛擬軟核PLC運行時序圖。
【具體實施方式】
[0019]下面結(jié)合附圖對本實用新型的【具體實施方式】做一個詳細的說明。
[0020]如圖1，基于S0PC技術的PLC協(xié)同控制裝置包括硬件系統(tǒng)1和軟件系統(tǒng)2兩部分；所述的硬件系統(tǒng)1包括上位機3和下位機4 ;所述的下位機4由N1s II軟核處理器模塊5、存儲器模塊6和外圍模塊7組成，其中N1s II軟核處理器模塊5由CPU模塊8、HMER0模塊9、TIMER1模塊10、UART模塊11、JTAG模塊12組成；所述的軟件系統(tǒng)2包括嵌入式uC/0S-1I實時操作系統(tǒng)13、上位機軟件14、下位機軟件15、虛擬軟核PLC 16。
[0021 ] 如圖2，所述的基于S0PC技術的PLC協(xié)同控制裝置就是在不改變原有PLC程序、硬件接線前提下，通過現(xiàn)場總線訪問PLC內(nèi)部資源，并將自身控制邏輯運算結(jié)果再次通過現(xiàn)場總線傳回PLC，最終實現(xiàn)雙核協(xié)同控制。
[0022]如圖3，所述的上位機3運行在PC機上，完成編寫PLC程序以及編譯成目標代碼以及代碼傳輸?shù)裙ぷ鳌?br>[0023]所述的下位機4使用Altera FPGA(EP2c35F672c6)N1s II嵌入式軟處理器為硬件平臺，與上位機3之間通過RS232協(xié)議進行通信。
[0024]如圖4，所述的CPU模塊8選用基于RISC技術的32位嵌入式處理器N1s II模塊5。對FPGA配置時，通過SOPC Builder系統(tǒng)綜合軟件設定N1s II軟核參數(shù)，在常用外圍設備及接口組件中選擇HMER0 (計時器)模塊9、TIMER1 (定時器)模塊10、UART模塊11、JTAG模塊12以及UART(RS-232)等模塊，并設置相關參數(shù)，自動分配各模塊基地址和指定N1s II處理器的復位地址與異常中斷地址，生成相應的N1s II系統(tǒng)。UART接口通過使用RS232協(xié)議可實現(xiàn)PC機與FPGA的傳輸以及PLC梯圖文件的串口通信等功能。JTAG 12接口通過轉(zhuǎn)換電路將RS232協(xié)議轉(zhuǎn)換成RS485協(xié)議，再通過CP341卡實現(xiàn)與PLC通訊?；赟0PC技術的優(yōu)勢將很多資源集中在FPGA中，使系統(tǒng)的擴展與升級更加容易，只需在FPGA中添加相應功能的模塊即可。對于自定義外設，可以通過VHDL硬件語言編寫IP核，在S0PCBuilder中添加這個自定義組件，并通過標準Avalon總線連接。
[0025]所述的存儲器模塊6選用掉電數(shù)據(jù)不丟失的FLASH存儲器來存儲應用程序及要保存的數(shù)據(jù)參數(shù)；選用讀寫速度較高的SDRAM存儲器來給uC/OS-1I操作系統(tǒng)和應用程序提供運行空間并緩存中間處理數(shù)據(jù)。
[0026]所述的外圍模塊7包括一個IXD字符型液晶顯示屏、4個LED燈、兩個開關。IXD用來顯示PLC