專利名稱：可自測試的帶微處理器的智能卡芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種帶微處理器的智能卡芯片，尤其涉及一種可進(jìn)行自測試的帶微處理器的智能卡芯片。
背景技術(shù)：
帶有集成電路的智能卡在國民經(jīng)濟(jì)各個(gè)領(lǐng)域中迅速推廣和發(fā)展。帶有CPU的智能卡是智能卡中最主要的一類。它廣泛用于金融、通訊、社會(huì)保障、交通、付費(fèi)、身份管理等各個(gè)領(lǐng)域。
由于智能卡應(yīng)用的特殊性，對安全性和可靠性有特別高的要求，如果由于設(shè)計(jì)、制造、工藝等各方面因素產(chǎn)生的有缺陷的芯片未被檢測出來而進(jìn)入用戶手中將會(huì)造成很大的危害。因此對于帶CPU的智能卡芯片必須對每一片芯片都進(jìn)行全面的詳盡的測試。
帶有CPU的智能卡芯片內(nèi)部包含了CPU，大容量數(shù)據(jù)存儲(chǔ)器EEPROM，隨機(jī)存儲(chǔ)器RAM。用于存放操作系統(tǒng)的程序存儲(chǔ)器ROM，用于加解密運(yùn)算的加密協(xié)處理器和外部通訊的7816串行口等模塊在一個(gè)芯片內(nèi)組成了一個(gè)完整的系統(tǒng)。
測試設(shè)計(jì)的基點(diǎn)是可控制性和可觀察性，可控制性是指對電路內(nèi)部每個(gè)節(jié)點(diǎn)都能進(jìn)行置位和復(fù)位控制，可觀察性是能夠直接或間接觀察到電路中任何節(jié)點(diǎn)的狀態(tài)。
目前帶CPU的智能卡芯片的測試方法見圖1，由外部測試設(shè)備產(chǎn)生測試矢量，在外部測試模式信號控制下將測試矢量通過ISO7816串行口逐條送入芯片主電路中，測試結(jié)果由ISO7816串行口輸出，由測試設(shè)備對測試結(jié)果進(jìn)行分析，判斷芯片各項(xiàng)功能、性能是否符合設(shè)計(jì)要求。
由于帶CPU的智能卡在一個(gè)芯片內(nèi)組成了包括操作系統(tǒng)軟件在內(nèi)的完整系統(tǒng)，集成度和系統(tǒng)復(fù)雜性隨著電子商務(wù)等需求的增加系統(tǒng)復(fù)雜性及集成度越來越高，又由于帶CPU的智能卡在安全性可靠性方面的要求也日益上升，必須對CPU、ROM、RAM、加密協(xié)處理器、EEPROM存儲(chǔ)器進(jìn)行全面測試，尤其是對EEPROM存儲(chǔ)器必須對每個(gè)存儲(chǔ)單元進(jìn)行反復(fù)采用不同數(shù)據(jù)進(jìn)行讀、寫、擦除及數(shù)據(jù)保持方面的測試。測試設(shè)備價(jià)格高，測試時(shí)間長。使生產(chǎn)成本提高并影響交貨期。市場需求要求能有一種降低測試成本，減少測試時(shí)間的方法。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是在帶CPU的智能卡芯片內(nèi)增加了內(nèi)建自測試電路，使用戶基本上不必連接外部測試設(shè)備，就可以進(jìn)行該智能卡芯片的測試和驗(yàn)證。
為了解決上述技術(shù)問題，本發(fā)明采用了下述技術(shù)方案在帶有CPU的智能卡芯片內(nèi)增加了內(nèi)建的并與該主電路雙向連接的自測試電路，該自測試電路可對主電路進(jìn)行全面測試。所述的自測試電路包括一個(gè)根據(jù)外部測試模式信號的狀態(tài)將輸入的正常工作數(shù)據(jù)或測試命令送入主電路的多路開關(guān)；一個(gè)可根據(jù)多路開關(guān)來的測試命令控制產(chǎn)生測試數(shù)據(jù)的測試圖形發(fā)生器；一個(gè)可對測試結(jié)果進(jìn)行壓縮并對測試結(jié)果進(jìn)行分析并輸出的特征分析器；該智能卡芯片可自行自測試并輸出測試結(jié)果，判別芯片是否合格及故障類型，用戶基本上不必連接外部測試設(shè)備，就可以進(jìn)行該智能卡芯片的測試和驗(yàn)證，從而降低測試成本，減少測試時(shí)間。


圖1為目前帶CPU的智能卡芯片的常規(guī)測試電路原理圖。
圖2為本發(fā)明的可自測試的帶微處理器的智能卡的電路原理圖。
圖3為圖2所示的多路開關(guān)的電路原理圖。
圖4為圖2所示的測試圖形發(fā)生器TPG的電路原理圖。
圖5為圖2所示的特征分析器SA的電路原理圖。
具體實(shí)施例方式
如圖2所示本實(shí)施例中提供的一個(gè)可自測試的帶微處理器的智能卡芯片，其內(nèi)設(shè)有自測試電路，該自測試電路可對智能卡芯片內(nèi)的主電路1，即CPU11、ROM12、RAM13、EEPROM14、加密算法協(xié)處理器15進(jìn)行全面測試，該自測試電路包括一個(gè)根據(jù)外部測試模式信號的狀態(tài)將從輸入串口2輸入的正常工作數(shù)據(jù)或測試命令，送入主電路1的多路開關(guān)3。一個(gè)根據(jù)由多路開關(guān)3來的測試指令控制產(chǎn)生測試數(shù)據(jù)的測試圖形發(fā)生器(TPG)4，一個(gè)對測試結(jié)果數(shù)據(jù)進(jìn)行壓縮并對測試結(jié)果進(jìn)行分析并將測試結(jié)果從輸出串口6輸出的特征分析器(SA)5。在本實(shí)施例中輸入串口2及輸出串口6為7816或USB串口。
如圖3所示所述多路開關(guān)3包括由輸入與非和反相器組成的、根據(jù)外部輸入測試模式的狀態(tài)判定將由輸入串口2來的正常工作數(shù)據(jù)或測試命令分別送到主電路1或測試圖形發(fā)生器4的與非門ND1及與非門ND2，以及通過帶時(shí)鐘(CLK)控制和測試模式控制將測試圖形發(fā)生器4來的8路并行測試數(shù)據(jù)送到主電路的8路寄存器reg0-reg7。
如圖3所示，當(dāng)芯片進(jìn)行測試時(shí)，外部測試模式信號處于測試狀態(tài)(測試模式端口輸入高電平)，該信號使與非門ND2打開，與非門ND1關(guān)閉。從芯片外部測試命令由數(shù)據(jù)輸入端IN輸入，經(jīng)ISO7816或USB串口2進(jìn)入芯片經(jīng)與非門ND2送到測試圖形發(fā)生器4。測試命令可分為EEPROM存儲(chǔ)器擦寫，CPU指令測試，ROM，RAM及加密協(xié)處理器的測試。根據(jù)測試的需要從外部輸入相應(yīng)命令。
當(dāng)外部測試模式端口輸入低電平時(shí)處于正常工作狀態(tài)，該信號使與非門ND2關(guān)閉，與非門ND1打開，芯片外部正常運(yùn)行數(shù)據(jù)經(jīng)ISO7816或USB串口進(jìn)入芯片經(jīng)與非門ND1送到主電路，芯片進(jìn)入正常運(yùn)行狀態(tài)。當(dāng)外部測試模式端上無信號輸入時(shí)，由于下拉電阻R1的作用與非門ND1打開，與非門ND2關(guān)閉芯片也只能工作于正常運(yùn)行狀態(tài)。
如圖3所示在測試模式下，從測試圖形發(fā)生器TPG來的測試數(shù)據(jù)D(70)送到多路開關(guān)MUX中寄存器Reg0~Reg7，寄存器Reg0~Reg7受測試模式信號和同步時(shí)鐘CLK控制。寄存器Reg0~Reg7中測試數(shù)據(jù)送到主電路，供芯片自測試。
所述測試圖形發(fā)生器4見圖4，該測試圖形發(fā)生器4內(nèi)部包含雙向連接的測試邏輯電路41和ROM只讀存儲(chǔ)器42。該測試圖形發(fā)生器4接收由多路開關(guān)3來的測試指令。向CPU11發(fā)出控制信號，接收CPU11來的地址數(shù)據(jù)，并將ROM只讀存儲(chǔ)器42來的測試數(shù)據(jù)，分別送到被測試的EEPROM14、RAM13、ROM12和CPU11。并將測試的正確結(jié)果送到特征分析器5中進(jìn)行測試結(jié)果比較。
如圖4所示，芯片測試時(shí)測試指令經(jīng)多路開關(guān)送到測示圖形發(fā)生器4的測試邏輯電路41中，該測試邏輯電路41從CPU11取到測試圖形的地址送入ROM只讀存儲(chǔ)器42，ROM只讀存儲(chǔ)器42將測試圖形數(shù)據(jù)經(jīng)測試邏輯送到主電路1進(jìn)行測試。同時(shí)測試邏輯電路41從ROM只讀存儲(chǔ)器42中得到測試結(jié)果的正確數(shù)據(jù)，并將正確的測試結(jié)果數(shù)據(jù)送到特征分析器5和測試結(jié)果進(jìn)行比較。由于測試結(jié)果數(shù)據(jù)量很大，為節(jié)省自測試時(shí)間，在測試邏輯電路41中采用CRC電路411對測試結(jié)果的正確數(shù)據(jù)進(jìn)行壓縮，求出原數(shù)據(jù)序列的特征碼再送到特征分析器5。
所述特征分析器SA見圖5，該特征分析器5包括一個(gè)將測試結(jié)果數(shù)據(jù)進(jìn)行壓縮求出原數(shù)據(jù)序列的特征碼的CRC電路51、一個(gè)測試結(jié)果數(shù)據(jù)寄存器52、一個(gè)正確數(shù)據(jù)寄存器53、一個(gè)數(shù)據(jù)比較器54。
由圖5可見當(dāng)測試數(shù)據(jù)在測試模式信號控制下由多路開關(guān)MUX送到主電路，由主電路輸出測試結(jié)果數(shù)據(jù)。該結(jié)果數(shù)據(jù)送到特征分析器5，由特征分析器5中CRC電路51對測試結(jié)果數(shù)據(jù)進(jìn)行壓縮，求出原數(shù)據(jù)序列的特征碼，送到測試結(jié)果數(shù)據(jù)寄存器52。由測試圖形發(fā)生器4來的測試結(jié)果正確數(shù)據(jù)經(jīng)壓縮后的特征碼送到特征分析器5的正確數(shù)據(jù)寄存器53將測試結(jié)果數(shù)據(jù)寄存器52和正確數(shù)據(jù)寄存器53內(nèi)的值在數(shù)據(jù)比較器54中比較，則可以得到測試結(jié)果，反映芯片對該測試是否能夠通過。該測試結(jié)果從數(shù)據(jù)總線送CPU，CPU根據(jù)測試結(jié)果的判斷及測試命令的種類給出不同測試類型的測試結(jié)果，測試結(jié)果經(jīng)ISO7816或USB串行口輸出。
權(quán)利要求
1.一種可自測試的帶微處理器的智能卡芯片，包括主電路(1)，其特征在于，還設(shè)有與該主電路(1)雙向連接的自測試電路，該自測試電路可對主電路(1)進(jìn)行全面測試。
2.根據(jù)權(quán)利要求1所述的可自測試的帶微處理器的智能卡芯片，其特征在于，所述的自測試電路包括一個(gè)根據(jù)外部測試模式信號的狀態(tài)將輸入的正常工作數(shù)據(jù)或測試命令送入主電路的多路開關(guān)(3)；一個(gè)可根據(jù)多路開關(guān)(3)來的測試命令控制產(chǎn)生測試數(shù)據(jù)的測試圖形發(fā)生器(4)；一個(gè)可對測試結(jié)果進(jìn)行壓縮并對測試結(jié)果進(jìn)行分析并輸出的特征分析器(5)；
3.根據(jù)權(quán)利要求2所述的可自測試的帶微處理器的智能卡芯片，其特征在于，所述的自測試電路還包括一可將正常工作數(shù)據(jù)或測試命令輸入給多路開關(guān)(3)的輸入串口(2)；一可將分析后的測試結(jié)果輸出的輸出串口(6)；
4.根據(jù)權(quán)利要求3所述的可自測試的帶微處理器的智能卡芯片，其特征在于，所述的輸入串口(2)及輸出串口(6)為ISO7816或USB串口。
5.根據(jù)權(quán)利要求2或3所述的可自測試的帶微處理器的智能卡芯片，其特征在于，所述的多路開關(guān)(3)包括一與主電路(1)相連接的與非門(ND1)及一與測試圖形發(fā)生器(4)相連接的與非門(ND2)，當(dāng)測試模式端口輸入高電平時(shí)，與非門(ND1)關(guān)閉，與非門(ND2)打開，當(dāng)測試模式端口輸入低電平時(shí)，與非門(ND1)打開，與非門(ND2)關(guān)閉，當(dāng)測試模式端口無信號輸入時(shí)，與非門(ND1)打開，與非門(ND2)關(guān)閉。
6.根據(jù)權(quán)利要求5所述的可自測試的帶微處理器的智能卡芯片，其特征在于，所述的多路開關(guān)(3)還包括一可接收來自測試圖形發(fā)生器(4)的測試數(shù)據(jù)的寄存器(reg0-reg7)，該寄存器可將測試數(shù)據(jù)送到主電路(1)。
7.根據(jù)權(quán)利要求2所述的可自測試的帶微處理器的智能卡芯片，其特征在于，所述的測試圖形發(fā)生器(4)包括雙向連接的測試邏輯電路(41)和ROM只讀存儲(chǔ)器(42)，所述的測試邏輯電路(41)接收來自多路開關(guān)3的測試指令，并從主電路中取得測試圖形的地址送入ROM只讀存儲(chǔ)器(42)，所述的ROM只讀存儲(chǔ)器(42)將測試圖形數(shù)據(jù)經(jīng)測試邏輯送到主電路(1)進(jìn)行測試，同時(shí)測試邏輯電路(41)從ROM只讀存儲(chǔ)器(42)中得到測試結(jié)果的正確數(shù)據(jù)，并將正確的測試結(jié)果數(shù)據(jù)送到特征分析器(5)和測試結(jié)果進(jìn)行比較。
8.根據(jù)權(quán)利要求7所述的可自測試的帶微處理器的智能卡芯片，其特征在于，所述的測試邏輯電路(41)包括一可將測試結(jié)果的正確數(shù)據(jù)進(jìn)行壓縮，求出原數(shù)據(jù)序列的特征碼的CRC電路(411)。
9.根據(jù)權(quán)利要求2所述的可自測試的帶微處理器的智能卡芯片，其特征在于，所述的特征分析器(5)包括一個(gè)將測試結(jié)果數(shù)據(jù)進(jìn)行壓縮求出原數(shù)據(jù)序列的特征碼的CRC電路(51)、一個(gè)接收上述特征碼的測試結(jié)果數(shù)據(jù)寄存器(52)、一個(gè)接收來自測試邏輯電路(41)內(nèi)的CRC電路(411)的正確數(shù)據(jù)的正確數(shù)據(jù)寄存器(53)、一個(gè)將測試結(jié)果數(shù)據(jù)寄存器(52)和正確數(shù)據(jù)寄存器(53)內(nèi)的值進(jìn)行比較的數(shù)據(jù)比較器(54)。
10.根據(jù)權(quán)利要求1所述的可自測方式的帶微處理器的智能卡芯片，其特征在于，所述的主電路(1)包括CPU(11)、ROM(12)、RAM(13)、EEPROM(14)、加密算法協(xié)處理器(15)。
全文摘要
一種可自測試的帶微處理器的智能卡芯片，其包括主電路，及與該主電路雙向連接的可對主電路進(jìn)行全面測試的自測試電路，所述的自測試電路包括一個(gè)測試模式輸入端；一個(gè)判別正常工作數(shù)據(jù)輸入或測試數(shù)據(jù)輸入的多路開關(guān)，一個(gè)由輸入測試命令和測試模式控制的測試圖形發(fā)生器，一個(gè)對測試結(jié)果進(jìn)行分析并輸出測試結(jié)果是否正確及故障類型的特征分析器，測試圖形發(fā)生器產(chǎn)生測試數(shù)據(jù)可主電路的各模塊分別測試或各模塊綜合功能進(jìn)行測試。這樣，用戶基本上不必連接外部測試設(shè)備，就可以進(jìn)行該智能卡芯片的測試和驗(yàn)證，從而降低測試成本，減少測試時(shí)間。
文檔編號G06F11/25GK1536486SQ0311619
公開日2004年10月13日 申請日期2003年4月4日 優(yōu)先權(quán)日2003年4月4日
發(fā)明者印義中, 印義言, 郭俊, 黃激, 盧君明 申請人:上海華園微電子技術(shù)有限公司