專利名稱：條形碼解碼器的制作方法
技術(shù)領(lǐng)域：
本實用新型主要涉及一種條形碼解碼器。
背景技術(shù)：
在目前的條碼槍的生產(chǎn)領(lǐng)域中，解碼器的解碼速度較低，在輸入信號出錯時沒有提示，使用設(shè)置功能有限。

發(fā)明內(nèi)容
本實用新型的目的是提供一種新型條形碼解碼器，克服上述的缺陷，使得條形碼解碼器的解碼速度加快，能夠及時提示出錯信息，在功能設(shè)置方面大大增強。
本實用新型是通過如下技術(shù)方案實現(xiàn)的條形解碼器包括CPU系統(tǒng)、數(shù)據(jù)存儲電路、輸入輸出電路、功能控制電路、接口電路，所述的功能控制電路包括功能電路和控制電路，其特征是所述的CPU系統(tǒng)與接口電路之間連接有一提示電路，所述的控制電路中電阻R49與運算放大器321之間連接有一開關(guān)晶體管Q7，所述的開關(guān)晶體管的基極與運算放大器的輸出端連接，其集電極與電阻R49連接，其發(fā)射極接地。
上述的條形碼解碼器，所述的CPU系統(tǒng)主要由型號為80C32的IC組成。
上述的條形碼解碼器，所述的存儲電路由數(shù)據(jù)鎖存器和數(shù)據(jù)暫存器構(gòu)成。
上述的條形碼解碼器，所述的數(shù)據(jù)鎖存器主要由型號為74HC373的IC構(gòu)成。
上述的條形碼解碼器，所述的數(shù)據(jù)暫存器主要由型號為62256的IC構(gòu)成。
上述的條形碼解碼器，所述的提示電路由一電容C9的一端和電阻R32串聯(lián)，另一端與功能電路連接，電阻R31的一端與接頭Q11的引腳3相連并接地，另一端與接頭Q11的引腳1相連并與電阻R32和電阻R31連接，接頭Q11的引腳2與蜂鳴器BUZZER的引腳2連接，蜂鳴器BUZZER的引腳1連接電源，晶體二極管D7一端與電源連接，另一端與蜂鳴器BUZZER的引腳2連接；電阻R33一端與功能電路連接，另一端與發(fā)光二極管LED連接，發(fā)光二極管LED的另一端與電源連接組成。
上述的條形碼解碼器，所述的開關(guān)晶體管為NPN型。
由于采用了以上的技術(shù)方案，使得條形碼解碼器的解碼速度快，識別效果好，設(shè)置功能強大，及時提示出錯信息，提高了工作效率。


圖1是本實用新型條形碼解碼器的功能結(jié)構(gòu)圖。
圖2是本實用新型條形碼解碼器CPU與數(shù)據(jù)存儲電路的連接示意圖。
圖3是本實用新型條形碼解碼器第一種功能控制電路的電路圖。
圖4是本實用新型條形碼解碼器第二種功能控制電路的電路圖。
圖5是本實用新型條形碼解碼器接入CPU的接口電路的電路圖。
圖6是本實用新型條形碼解碼器接入掃描模塊接口電路的電路圖。
圖7是本實用新型條形碼解碼器接入輸入輸出電路接口電路的電路圖。
圖8是本實用新型條形碼解碼器輸入輸出電路的電路圖。
圖9是本實用新型條形碼解碼器提示電路的電路圖。
具體實施方法
以下結(jié)合附圖對本實用新型作進一步詳述見圖1～2，系統(tǒng)加電，條形碼解碼器啟動，當按下功能電路31種的開關(guān)SW1，CPU系統(tǒng)1開始工作，所述的CPU系統(tǒng)1主要由型號為80C32的IC組成，CPU系統(tǒng)1發(fā)出一條指令通過接口電路4數(shù)據(jù)接收端JP2，再送至條碼引擎系統(tǒng)，引擎系統(tǒng)開始采取信號，采集后的數(shù)據(jù)信號再經(jīng)數(shù)據(jù)接收端JP2通過提示電路6進行判斷是否讀入信息及讀入的數(shù)據(jù)信息是否正確，再將數(shù)據(jù)傳送至CPU系統(tǒng)1，所述的提示電路由一電容C9的一端和電阻R32串聯(lián)，另一端與功能電路31連接，電阻R31的一端與接頭Q11的引腳3相連并接地，另一端與接頭Q11的引腳1相連并與電阻R32和電阻R31連接，接頭Q11的引腳2與蜂鳴器BUZZER的引腳2連接，蜂鳴器BUZZER的引腳1連接電源，晶體二極管D7一端與電源連接，另一端與蜂鳴器BUZZER的引腳2連接；電阻R33一端與功能電路連接，另一端與發(fā)光二極管LED連接，發(fā)光二極管LED的另一端與電源連接組成，當出錯時就會發(fā)出報警聲和亮信號燈對使用者進行提示，當CPU系統(tǒng)1得到數(shù)據(jù)信號后，開始進行譯碼處理工作，CPU系統(tǒng)1將處理后的數(shù)據(jù)輸出到數(shù)據(jù)存儲電路2中，所述的數(shù)據(jù)存儲電路2由數(shù)據(jù)鎖存器21和數(shù)據(jù)暫存器22并聯(lián)組成，首先將傳輸出來的一部分數(shù)據(jù)通過數(shù)據(jù)鎖存器21鎖存，后傳輸出來的數(shù)據(jù)送至數(shù)據(jù)暫存器22等待同步輸出，所述的數(shù)據(jù)鎖存器21主要由型號為74HC373的IC組成，數(shù)據(jù)暫存器22主要由型號為62256的IC組成。當所有數(shù)據(jù)處理完后，在控制電路32的作用下，將處理后的數(shù)據(jù)送至接口電路4，再通過輸入輸出電路5送往外部設(shè)備7，所述的控制電路32中電阻R49與運算放大器321之間連接有一開關(guān)晶體管Q7，所述的開關(guān)晶體管Q7的基極與運算放大器的輸出端連接，其集電極與電阻R49連接，其發(fā)射極接地，所述的開關(guān)晶體管為NPN型。
由于采用了以上的技術(shù)方案，使得條形碼解碼器的解碼速度快，識別效果好，設(shè)置功能強大，及時提示出錯信息，提高了工作效率。
權(quán)利要求1.一種條形碼解碼器，包括CPU系統(tǒng)、數(shù)據(jù)存儲電路、輸入輸出電路、功能控制電路、接口電路，所述的功能控制電路包括功能電路和控制電路，其特征是所述的CPU系統(tǒng)與接口電路之間連接有一提示電路，所述的控制電路的電阻(R49)與運算放大器(321)之間連接有一開關(guān)晶體管(Q7)，所述的開關(guān)晶體管的基極與運算放大器的輸出端連接，其集電極與電阻(R49)連接，其發(fā)射極接地。
2.根據(jù)權(quán)利要求1所述的條形碼解碼器，其特征是，所述的CPU系統(tǒng)主要由型號為80C32的IC組成。
3.根據(jù)權(quán)利要求1所述的條形碼解碼器，其特征是，所述的存儲電路由數(shù)據(jù)鎖存器和數(shù)據(jù)暫存器構(gòu)成。
4.根據(jù)權(quán)利要求3所述的條形碼解碼器，其特征是，所述的數(shù)據(jù)鎖存器主要由型號為74HC373的IC構(gòu)成。
5.根據(jù)權(quán)利要求3所述的條形碼解碼器，其特征是，所述的數(shù)據(jù)暫存器主要由型號為62256的IC構(gòu)成。
6.根據(jù)權(quán)利要求1所述的條形碼解碼器，其特征是，所述的提示電路的電容(C9)的一端和電阻(R32)串聯(lián)，另一端與功能電路連接，電阻(R31)的一端與接頭(Q11)的引腳3相連并接地，另一端與Q11的引腳1相連并與電阻(R32)和電阻(R31)連接，接頭(Q11)的引腳2與蜂鳴器(BUZZER)的引腳2連接，蜂鳴器(BUZZER)的引腳1連接電源，晶體二極管(D7)一端與電源連接，另一端與蜂鳴器(BUZZER)的引腳2連接；電阻(R33)一端與功能電路連接，另一端與發(fā)光二極管(LED)連接，發(fā)光二極管(LED)的另一端與電源連接。
7.根據(jù)權(quán)利要求1所述的條形碼解碼器，其特征是，所述的開關(guān)晶體管為NPN型。
專利摘要本實用新型主要涉及一種條形碼解碼器，條形解碼器包括CPU系統(tǒng)、數(shù)據(jù)存儲電路、輸入輸出電路、功能控制電路、接口電路，所述的功能控制電路包括功能電路和控制電路，所述的CPU系統(tǒng)與接口電路之間連接有一提示電路，所述的控制電路中電阻R49與運算放大器321之間連接有一開關(guān)晶體管Q7，所述的開關(guān)晶體管的基極與運算放大器的輸出端連接，其集電極與電阻R49連接，其發(fā)射極接地，由于采用了以上的技術(shù)方案，使得條形碼解碼器的的解碼速度快，識別效果好，設(shè)置功能強大，及時提示出錯信息，提高了工作效率。
文檔編號G06K9/00GK2669277SQ20032011760
公開日2005年1月5日 申請日期2003年10月31日 優(yōu)先權(quán)日2003年10月31日
發(fā)明者杜瑞, 瑞 杜 申請人:杜瑞, 瑞 杜