專利名稱：一種實(shí)現(xiàn)直接二維離散小波變換的電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于圖像數(shù)據(jù)處理技術(shù)領(lǐng)域，特別涉及直接二維離散小波變換的硬件實(shí)現(xiàn)。
背景技術(shù)：
小波變換由于在時(shí)域-頻域的多分辨率和變焦特性，因而在信號(hào)分析、圖像處理、圖像壓縮等領(lǐng)域得到了越來越廣泛的應(yīng)用。并且已成為諸如新的靜止圖像壓縮標(biāo)準(zhǔn)JPEG2000等許多圖像壓縮標(biāo)準(zhǔn)的一個(gè)重要組成部分。小波變換是一種數(shù)據(jù)密度性運(yùn)算，為了滿足對(duì)信號(hào)實(shí)時(shí)處理的需要，小波變換的硬件實(shí)現(xiàn)具有重要意義，因此，近年來許多研究者提出了大量的關(guān)于小波變換的算法和硬件結(jié)構(gòu)設(shè)計(jì)。小波變換的實(shí)現(xiàn)可以分為兩大類一種是基于卷積運(yùn)算，一種是基于提升算法。基于提升的小波變換實(shí)現(xiàn)較基于傳統(tǒng)的卷積運(yùn)算實(shí)現(xiàn)具有許多的優(yōu)點(diǎn)，比如實(shí)現(xiàn)原位計(jì)算減少存儲(chǔ)器規(guī)模、有效減少乘加運(yùn)算的計(jì)算量等。利用二維小波變換可以實(shí)現(xiàn)對(duì)于圖像的多尺度分解，有兩種方法來計(jì)算2-D的小波變換一種是通過行列變換可分離的方法實(shí)現(xiàn)，利用一維小波變換先對(duì)圖像沿著行方向進(jìn)行分解，然后再沿列向進(jìn)行分解。這種方法的缺點(diǎn)是既需要一個(gè)大規(guī)模的數(shù)據(jù)轉(zhuǎn)置存儲(chǔ)器存放一維運(yùn)算的中間數(shù)據(jù)，又具有大的系統(tǒng)延時(shí)，以及長的計(jì)算周期。另一種為直接二維和不可分離二維小波變換結(jié)構(gòu)，此結(jié)構(gòu)是對(duì)于圖像在行和列方向同時(shí)進(jìn)行，因而可以消去可分離實(shí)現(xiàn)方法要求的中間數(shù)據(jù)存儲(chǔ)器，大量減少所需的存儲(chǔ)器規(guī)模，又由于4個(gè)子帶變換同時(shí)計(jì)算，所以系統(tǒng)具有更高的數(shù)據(jù)吞吐能力和小的系統(tǒng)延時(shí)。但是，由于這種實(shí)現(xiàn)結(jié)構(gòu)會(huì)需要四個(gè)對(duì)應(yīng)的專有濾波器以分別實(shí)現(xiàn)低-低通、低-高通、高-低通和高-高通的濾波運(yùn)算，因此將會(huì)需要消耗大量的硬件資源。其中，P.Wu的論文——“Anefficient architecture for two-dimensional discrete wavelet transform，”IEEETrans.on Circuits and Systems for Video Tech.，vol.11，no.4，pp.536-545，2001；F.Marino的論文——“Two fast architectures for the direct 2-D discretewavelet transform-Signal Processing，”IEEE Trans.on Signal Processing，vol.49，no.6，pp.1248-1259，2001，及“Efficient high-speed low-power pipelinedarchitecture for the direct 2-D discrete wavelet transform，”IEEE Transactionson Circuits and Systems IIAnalog and Digital Signal Processing，vol.47，no.12，pp.1476-1491，2000；和T.Park的論文——“High speed lattice based VLSIarchitecture of 2D discrete wavelet transform for real-time video signalprocessing，”Consumer Electronics，IEEE Trans.on Consumer Electronics，vol.48，no.4，2002.等提出的設(shè)計(jì)結(jié)構(gòu)具有較高性能。但是，其設(shè)計(jì)結(jié)構(gòu)一方面主要是針對(duì)于正交小波變換的特點(diǎn)進(jìn)行設(shè)計(jì)的，不太適于雙正交小波變換，另一方面又由于其采用的是傳統(tǒng)的基于卷積的小波變換算法，因而具有較高的硬件復(fù)雜度和系統(tǒng)輸出延時(shí)。

發(fā)明內(nèi)容
根據(jù)上述背景技術(shù)中存在的缺陷和不足，本發(fā)明提供一種實(shí)現(xiàn)直接二維離散小波變換的電路，目的在于減少硬件成本和系統(tǒng)延時(shí)，并適于所有有限長濾波器的高速/低功率直接二維離散小波變換的超大規(guī)模集成電路(VLSI)結(jié)構(gòu)設(shè)計(jì)，以及采用9/7小波的直接二維離散小波變換的VLSI結(jié)構(gòu)設(shè)計(jì)。
本發(fā)明的一種實(shí)現(xiàn)直接二維離散小波變換的電路，包括依次電信號(hào)連接的選擇器、數(shù)據(jù)串/并轉(zhuǎn)換接口電路、主變換電路；主變換電路為4輸入/4輸出結(jié)構(gòu)，包括并行的第一水平濾波器和第二水平濾波器、與它們分別連接的并行的第一垂直濾波器和第二垂直濾波器以及輸出系數(shù)規(guī)整單元，所述水平和垂直濾波器均為2輸入/2輸出結(jié)構(gòu)，第一垂直濾波器和第二垂直濾波器輸出連接輸出系數(shù)規(guī)整單元；輸出系數(shù)規(guī)整單元的一個(gè)輸出電信號(hào)連接到外部存儲(chǔ)器、后者輸出至選擇器的一個(gè)輸入端。
所述的一種實(shí)現(xiàn)直接二維離散小波變換的電路，其特征在于所述輸出系數(shù)規(guī)整單元由兩個(gè)乘法器組成第一垂直濾波器的輸出之一連接第一乘法器、在其中乘以尺度規(guī)整因子K2后輸出，第一垂直濾波器的輸出之二直接輸出；第二垂直濾波器的輸出之一連接第二乘法器、在其中乘以尺度規(guī)整因子1/K2后輸出，第二垂直濾波器的輸出之二直接輸出。
所述的一種實(shí)現(xiàn)直接二維離散小波變換的電路，其特征在于(1)所述第一水平濾波器和第二水平濾波器由4個(gè)選擇器、4個(gè)乘加運(yùn)算器、5個(gè)單位延時(shí)寄存器和7個(gè)流水線寄存器組成第一單位延時(shí)寄存器、第一流水線寄存器、第二乘加運(yùn)算器、第二流水線寄存器、第四單位延時(shí)寄存器、第三流水線寄存器、第四乘加運(yùn)算器、第七流水線寄存器依次串聯(lián)；第二單位延時(shí)寄存器、第一乘加運(yùn)算器、第四流水線寄存器、第三單位延時(shí)寄存器、第五流水線寄存器、第三乘加運(yùn)算器、第六流水線寄存器、第五單位延時(shí)寄存器依次串聯(lián)；第一單位延時(shí)寄存器的輸入接入第一選擇器、第一單位延時(shí)寄存器的輸出同時(shí)接入第一選擇器和第一乘加運(yùn)算器，第一選擇器的輸出亦接入第一乘加運(yùn)算器；第三單位延時(shí)寄存器的輸出接入第二選擇器、第三單位延時(shí)寄存器的輸入同時(shí)接入第二選擇器和第二乘加運(yùn)算器，第二選擇器的輸出亦接入第二乘加運(yùn)算器；第四單位延時(shí)寄存器的輸入接入第三選擇器、第四單位延時(shí)寄存器的輸出同時(shí)接入第三選擇器和第三乘加運(yùn)算器，第三選擇器的輸出亦接入第三乘加運(yùn)算器；第五單位延時(shí)寄存器的輸入接入第四選擇器、第五單位延時(shí)寄存器的輸出同時(shí)接入第四選擇器和第四乘加運(yùn)算器，第四選擇器的輸出亦接入第四乘加運(yùn)算器；(2)所述第一垂直濾波器和第二垂直濾波器的電路結(jié)構(gòu)與第一水平濾波器和第二水平濾波器的區(qū)別在于將水平濾波器中各單位延時(shí)器替換為線延時(shí)器，第五線延時(shí)寄存器的輸入經(jīng)增加的第八流水線寄存器輸出；各線延時(shí)器的組成為n個(gè)級(jí)聯(lián)的延時(shí)單元DUn-DU1和一個(gè)n選1的選擇器mux，各延時(shí)單元分別由N/2n單位延時(shí)寄存器、N/2n單位延時(shí)寄存器、N/2n-1單位延時(shí)寄存器、N/2n-2單位延時(shí)寄存器、直到最后N/22單位延時(shí)寄存器串聯(lián)，該n個(gè)延時(shí)單元的輸出連接到選擇器輸入端、選擇器輸出作為線延時(shí)器的輸出，N為圖像寬度且為2的整數(shù)次冪，n取小于等于log2N的任意整數(shù)。
所述的一種實(shí)現(xiàn)直接二維離散小波變換的電路，其特征在于數(shù)據(jù)串/并轉(zhuǎn)換接口電路由4個(gè)移位寄存器串聯(lián)組成，各個(gè)移位寄存器的輸出分別對(duì)應(yīng)連接到第一水平濾波器和第二水平濾波器的輸入端，完成數(shù)據(jù)的串/并轉(zhuǎn)換，從而在每個(gè)內(nèi)部工作時(shí)鐘得到4個(gè)數(shù)據(jù)的輸入。
本發(fā)明的電路結(jié)構(gòu)基于提升小波變換算法進(jìn)行結(jié)構(gòu)數(shù)據(jù)路徑的設(shè)計(jì)，采用并行技術(shù)和流水線技術(shù)，以及嵌入式邊界數(shù)據(jù)處理技術(shù)，實(shí)現(xiàn)并行的高速/低功耗系統(tǒng)結(jié)構(gòu)的設(shè)計(jì)。本發(fā)明電路的主體包括兩個(gè)水平濾波器HF1和HF2，以及兩個(gè)垂直濾波器VF1和VF2。水平濾波器和垂直濾波器并行流水線工作，每個(gè)濾波器模塊的利用率為100％。該結(jié)構(gòu)實(shí)現(xiàn)了4個(gè)子帶變換同時(shí)進(jìn)行，并在一個(gè)時(shí)鐘周期產(chǎn)生相應(yīng)的4個(gè)系數(shù)。提出了采用折疊型結(jié)構(gòu)實(shí)現(xiàn)多級(jí)小波分解變換的系統(tǒng)結(jié)構(gòu)，在大約N2(1-4-J)/3時(shí)鐘周期可完成N×N圖像塊的J級(jí)小波分解變換。
本發(fā)明的電路結(jié)構(gòu)是一種具有高速/低功耗性能的VLSI設(shè)計(jì)方案。比較工作在相同頻率下的其它單輸入單輸出系統(tǒng)結(jié)構(gòu)，將會(huì)4倍地提高系統(tǒng)的處理能力。如果降低系統(tǒng)的工作頻率以保持系統(tǒng)的處理速度不變，將會(huì)有效降低系統(tǒng)的工作電壓，大大減少系統(tǒng)的功率消耗，將分別為原來的1/2和1/16。比較基于卷積實(shí)現(xiàn)的同類電路結(jié)構(gòu)，本發(fā)明的電路結(jié)構(gòu)將會(huì)具有更少的硬件成本和系統(tǒng)輸出延時(shí)。提出的電路結(jié)構(gòu)具有高速/低功耗、規(guī)則、低的控制復(fù)雜度等特點(diǎn)，非常易于VLSI設(shè)計(jì)實(shí)現(xiàn)。


圖1是本發(fā)明的電路結(jié)構(gòu)框圖。
圖2是本發(fā)明主變換電路的一個(gè)實(shí)施例結(jié)構(gòu)圖。
圖3(a)是本發(fā)明實(shí)施例的圖1中數(shù)據(jù)輸入讀取方式，圖3(b)為圖1中的輸入數(shù)據(jù)串/并轉(zhuǎn)換接口電路示意圖。圖中fs代表采樣頻率，fw代表內(nèi)部電路工作頻率。
圖4(a)是圖2的水平濾波器HF1/HF2的電路結(jié)構(gòu)實(shí)施例。
圖4(b)是圖2的垂直濾波器VF1/VF2的電路結(jié)構(gòu)實(shí)施例。
圖5是圖4(b)中線延時(shí)器(LD)的結(jié)構(gòu)示圖。
具體實(shí)施例方式
下面結(jié)合附圖和實(shí)施實(shí)例對(duì)本發(fā)明進(jìn)行詳細(xì)說明。
按照圖1的技術(shù)方案，給出了適于所有有限長濾波器小波變換的VLSI設(shè)計(jì)通用結(jié)構(gòu)圖。在本實(shí)施例中使用的是JPEG2000標(biāo)準(zhǔn)中推薦的有損小波濾波器-CDF(9/7)雙正交小波變換，提出的結(jié)構(gòu)不僅適于此類濾波器。圖1的電路包括外部存儲(chǔ)器單元EM、輸入數(shù)據(jù)串/并轉(zhuǎn)換接口電路“S/P轉(zhuǎn)換”、第一水平濾波器HF1、第二水平濾波器HF2、第一垂直濾波器VF1和第二垂直濾波器VF2。
在本實(shí)施例中，首先根據(jù)圖1提出的通用結(jié)構(gòu)和圖2提出的直接二維9/7小波變換結(jié)構(gòu)圖，要求主模塊為4輸入/4輸出結(jié)構(gòu)。圖1和圖2的電路結(jié)構(gòu)包括兩個(gè)并行工作的水平濾波器和并行工作的垂直濾波器，所述水平和垂直濾波器均為2輸入/2輸出結(jié)構(gòu)。
通過采用4倍于內(nèi)部工作頻率的時(shí)鐘對(duì)外部存儲(chǔ)器單元的圖像數(shù)據(jù)進(jìn)行“類之字形格式”掃描進(jìn)行數(shù)據(jù)讀取，即按照偶數(shù)行偶數(shù)列、偶數(shù)行奇數(shù)列、奇數(shù)行偶數(shù)列、奇數(shù)行奇數(shù)列的順序進(jìn)行數(shù)據(jù)采樣得到一組輸入數(shù)據(jù)xee(m，n)、xeo(m，n)、xoe(m，n)和xoo(m，n)，并通過4個(gè)移位寄存器完成數(shù)據(jù)的串/并(S/P)轉(zhuǎn)換，從而在每個(gè)內(nèi)部工作時(shí)鐘得到4個(gè)數(shù)據(jù)的輸入，其數(shù)據(jù)讀取方式及輸入數(shù)據(jù)格式轉(zhuǎn)換接口電路設(shè)計(jì)如圖3(a)和圖3(b)所示。
圖2的電路中，水平濾波器和垂直濾波器分別完成沿行和列方向的一維變換。第一水平濾波器HF1和第二水平濾波器HF2并行工作同時(shí)分別進(jìn)行偶數(shù)行和奇數(shù)行數(shù)據(jù)的行向變換，在一個(gè)內(nèi)部工作時(shí)鐘周期產(chǎn)生對(duì)應(yīng)的兩個(gè)水平方向的低頻系數(shù)Le(m，n)和Lo(m，n)，以及兩個(gè)高頻系數(shù)He(m，n)和Ho(m，n)，兩個(gè)水平濾波器產(chǎn)生的低頻系數(shù)Le(m，n)和Lo(m，n)輸出到第一垂直濾波器VF1的輸入端，產(chǎn)生的兩個(gè)高頻系數(shù)He(m，n)和Ho(m，n)將輸出到第二垂直濾波器的VF2輸入端。通過VF1和VF2進(jìn)行列向變換，同時(shí)分別產(chǎn)生圖像的4個(gè)子帶低-低頻(LL)、低-高頻(HL)、高-低頻(LH)和高-高頻(HH)。
為了減少系統(tǒng)延時(shí)，垂直濾波器與水平濾波器級(jí)連、并行流水線工作，以及同樣沿著行向掃描進(jìn)行列向變換。水平濾波器和垂直濾波器的結(jié)構(gòu)分別如圖4(a)和圖4(b)所示。圖4(a)中第一水平濾波器和第二水平濾波器由4個(gè)選擇器、4個(gè)乘加運(yùn)算器、5個(gè)單位延時(shí)寄存器和7個(gè)流水線寄存器組成第一單位延時(shí)寄存器D1、第一流水線寄存器R1、第二乘加運(yùn)算器PEb、第二流水線寄存器R2、第四單位延時(shí)寄存器D4、第三流水線寄存器R3、第四乘加運(yùn)算器PEd、第七流水線寄存器R7依次串聯(lián)；第二單位延時(shí)寄存器D2、第一乘加運(yùn)算器PEa、第四流水線寄存器R4、第三單位延時(shí)寄存器D3、第五流水線寄存器R5、第三乘加運(yùn)算器PEc、第六流水線寄存器R6、第五單位延時(shí)寄存器D5依次串聯(lián)；第一單位延時(shí)寄存器D1的輸入接入第一選擇器mux1、第一單位延時(shí)寄存器D1的輸出同時(shí)接入第一選擇器mux1和第一乘加運(yùn)算器PEa，第一選擇器mux1的輸出亦接入第一乘加運(yùn)算器PEa；第三單位延時(shí)寄存器D3的輸出接入第二選擇器mux2、第三單位延時(shí)寄存器D3的輸入同時(shí)接入第二選擇器mux2和第二乘加運(yùn)算器PEb，第二選擇器mux2的輸出亦接入第二乘加運(yùn)算器PEb；第四單位延時(shí)寄存器D4的輸入接入第三選擇器mux3、第四單位延時(shí)寄存器D4的輸出同時(shí)接入第三選擇器mux3和第三乘加運(yùn)算器PEc，第三選擇器mux3的輸出亦接入第三乘加運(yùn)算器PEc；第五單位延時(shí)寄存器D5的輸入接入第四選擇器mux4、第五單位延時(shí)寄存器D5的輸出同時(shí)接入第四選擇器mux4和第四乘加運(yùn)算器PEd，第四選擇器mux4的輸出亦接入第四乘加運(yùn)算器PEd。圖4(b)中垂直濾波器的設(shè)計(jì)結(jié)構(gòu)與水平濾波器的結(jié)構(gòu)基本相同，只是簡單地將水平濾波器中的單位延時(shí)寄存器D1-D5替換為線(或行)延時(shí)器LD1-LD5、第五線延時(shí)寄存器LD5的輸入經(jīng)增加的第八流水線寄存器R8輸出即可。由于小波變換的下采樣特性，其中的行延時(shí)的長度僅為原輸入數(shù)據(jù)行寬的一半，設(shè)計(jì)行延時(shí)電路的具體結(jié)構(gòu)如附圖5所示。在圖5中，各線延時(shí)器LD1-LD5的組成為n個(gè)級(jí)聯(lián)的延時(shí)單元DUn-DU1和一個(gè)n選1的選擇器mux，各延時(shí)單元分別由N/2n單位延時(shí)寄存器、N/2n單位延時(shí)寄存器、N/2n-1單位延時(shí)寄存器、N/2n-2單位延時(shí)寄存器、直到最后N/22單位延時(shí)寄存器串聯(lián)，N為圖像寬度且為2的整數(shù)次冪，n取小于等于log2N的任意整數(shù)，該n個(gè)延時(shí)單元的輸出連接到選擇器輸入端、選擇器輸出作為線延時(shí)器的輸出。各乘加運(yùn)算器的輸出為其第一輸入信號(hào)與第二輸入信號(hào)之和乘以提升系數(shù)然后與第三輸入信號(hào)相加；即PEa的輸出為I3+a(I1+I2)；PEb的輸出為I3+b(I1+I2)；PEc的輸出為I3+c(I1+I2)；PEd的輸出為I3+d(I1+I2)。作為一個(gè)實(shí)施例，當(dāng)N取128，n取3時(shí)，則線延時(shí)器包括延時(shí)單元DU3、DU2、DU1和一個(gè)3選1的選擇器，其中DU3由32個(gè)單位延時(shí)寄存器組成，DU2由32個(gè)單位延時(shí)寄存器組成，DU1由64個(gè)單位延時(shí)寄存器組成。
通過小波變換的提升分解算法，映射得到相應(yīng)水平濾波器和垂直濾波器實(shí)現(xiàn)行向和列向一維小波變換的結(jié)構(gòu)，如圖4(a)和圖4(b)所示，每個(gè)子塊實(shí)現(xiàn)在單個(gè)工作時(shí)鐘周期完成2輸入/2輸出的數(shù)據(jù)處理，預(yù)測與更新提升以及各步提升運(yùn)算流水線并行執(zhí)行以提高系統(tǒng)的處理能力。
對(duì)于J≥2的多級(jí)小波分解變換，采用圖1所示的折疊結(jié)構(gòu)形式實(shí)現(xiàn)。第1級(jí)變換產(chǎn)生的低-低頻系數(shù)緩沖到外部存儲(chǔ)器(EM)單元(由于提升小波變換的原位計(jì)算的優(yōu)點(diǎn)，對(duì)于圖像壓縮系統(tǒng)來說，該存儲(chǔ)器可由存儲(chǔ)原始圖像數(shù)據(jù)的存儲(chǔ)器代替)。當(dāng)?shù)?級(jí)變換完成后，通過一個(gè)2選1選擇器讀取緩沖存儲(chǔ)器中的數(shù)據(jù)再進(jìn)行第2級(jí)的變換，此過程一直到要求的分解級(jí)數(shù)完成為止，并分別輸出相應(yīng)的4個(gè)子帶信號(hào)LL(LL)j、LH(LL)j、HL(LL)j和HH(LL)j(j＝0～J-1，J代表最高的分解級(jí)數(shù))。
為了減少片內(nèi)存儲(chǔ)器規(guī)模和對(duì)存儲(chǔ)器的訪問，采用嵌入式邊界數(shù)據(jù)對(duì)稱擴(kuò)展技術(shù)進(jìn)行數(shù)據(jù)的邊界處理，其實(shí)現(xiàn)由4×4個(gè)2選1的數(shù)據(jù)選擇器來實(shí)現(xiàn)，見圖4(a)和圖4(b)所示。實(shí)現(xiàn)前向變換的嵌入式邊界數(shù)據(jù)擴(kuò)展算法如下(1)一維行向變換的嵌入式邊界數(shù)據(jù)對(duì)稱擴(kuò)展處理算法 式中L(0)(m，n)＝x(m，2n)為偶數(shù)列樣本，H(0)(m，n)＝x(m，2n+1)為奇數(shù)列樣本。
(2)一維列向變換的嵌入式邊界數(shù)據(jù)對(duì)稱擴(kuò)展處理算法
式(1)和(2)中，s1＝a，s2＝c；t1＝b，t2＝d為9/7小波變換的提升系數(shù)，LL(0)(m，n)＝L(2)(2m，n)，HL(0)(m，n)＝L(2)(2m+1，n)，LH(0)(m，n)＝H(2)(2m，n)，HH(0)(m，n)＝H(2)(2m+1，n)。
整個(gè)系統(tǒng)內(nèi)部統(tǒng)一在一個(gè)單相的時(shí)鐘控制下同步工作，控制邏輯和控制電路非常簡單。本發(fā)明還對(duì)提出的結(jié)構(gòu)進(jìn)行了分析，并將本發(fā)明提出的結(jié)構(gòu)與其它比較有效的結(jié)構(gòu)進(jìn)行了性能比較，其中包括[1]C.Chakrabartiand M.Vishwanath(1995)的并行濾波器結(jié)構(gòu)；[2]P.Wu and L.Chen(2001)的基于多項(xiàng)式分解和折疊技術(shù)的直接二維結(jié)構(gòu)；[3]F.Marino(2000)的基于不可分離二維小波變換的結(jié)構(gòu)；[4]K.Andra，C.CHakrabarti and T.Acharya(2002)的基于提升算法的4處理器結(jié)構(gòu)；以及[5]L.Liu，X.Wang，H.Meng，and et.al(2003)提出的基于“空間組合推舉算法”的遞歸金字塔結(jié)構(gòu)。其中的結(jié)構(gòu)[1]，[2]，[3]是基于卷積運(yùn)算小波變換實(shí)現(xiàn)，結(jié)構(gòu)[4]，[5]是基于提升小波變換算法提出的。結(jié)構(gòu)[1]和[2]主要是針對(duì)正交小波的優(yōu)化結(jié)構(gòu)，其選取的濾波器長度為K。詳細(xì)比較結(jié)果見表1。
比較結(jié)果顯示，本發(fā)明具有更好的性能。盡管所用的乘法器和加法器比較[4]和[5]的結(jié)構(gòu)要多些，但是其它性能包括系統(tǒng)延時(shí)、片內(nèi)要求的存儲(chǔ)器規(guī)模、處理能力、以及對(duì)存儲(chǔ)器的訪問和控制復(fù)雜度等方面均有良好的表現(xiàn)。
表1性能比較K，L，M濾波器長度；J分解級(jí)數(shù)；灰度表格的數(shù)據(jù)是針對(duì)9/7小波。

權(quán)利要求
1.一種實(shí)現(xiàn)直接二維離散小波變換的電路，包括依次電信號(hào)連接的選擇器、數(shù)據(jù)串/并轉(zhuǎn)換接口電路、主變換電路；主變換電路為4輸入/4輸出結(jié)構(gòu)，包括并行的第一水平濾波器和第二水平濾波器、與它們分別連接的并行的第一垂直濾波器和第二垂直濾波器以及輸出系數(shù)規(guī)整單元，所述水平和垂直濾波器均為2輸入/2輸出結(jié)構(gòu)，第一垂直濾波器和第二垂直濾波器輸出連接輸出系數(shù)規(guī)整單元；輸出系數(shù)規(guī)整單元的一個(gè)輸出電信號(hào)連接到外部存儲(chǔ)器、后者輸出至選擇器的一個(gè)輸入端。
2.如權(quán)利要求1所述的一種實(shí)現(xiàn)直接二維離散小波變換的電路，其特征在于所述輸出系數(shù)規(guī)整單元由兩個(gè)乘法器組成第一垂直濾波器的輸出之一連接第一乘法器、在其中乘以尺度規(guī)整因子K2后輸出，第一垂直濾波器的輸出之二直接輸出；第二垂直濾波器的輸出之一連接第二乘法器、在其中乘以尺度規(guī)整因子1/K2后輸出，第二垂直濾波器的輸出之二直接輸出。
3.如權(quán)利要求1或2所述的一種實(shí)現(xiàn)直接二維離散小波變換的電路，其特征在于(1)所述第一水平濾波器和第二水平濾波器由4個(gè)選擇器、4個(gè)乘加運(yùn)算器、5個(gè)單位延時(shí)寄存器和7個(gè)流水線寄存器組成第一單位延時(shí)寄存器、第一流水線寄存器、第二乘加運(yùn)算器、第二流水線寄存器、第四單位延時(shí)寄存器、第三流水線寄存器、第四乘加運(yùn)算器、第七流水線寄存器依次串聯(lián)；第二單位延時(shí)寄存器、第一乘加運(yùn)算器、第四流水線寄存器、第三單位延時(shí)寄存器、第五流水線寄存器、第三乘加運(yùn)算器、第六流水線寄存器、第五單位延時(shí)寄存器依次串聯(lián)；第一單位延時(shí)寄存器的輸入接入第一選擇器、第一單位延時(shí)寄存器的輸出同時(shí)接入第一選擇器和第一乘加運(yùn)算器，第一選擇器的輸出亦接入第一乘加運(yùn)算器；第三單位延時(shí)寄存器的輸出接入第二選擇器、第三單位延時(shí)寄存器的輸入同時(shí)接入第二選擇器和第二乘加運(yùn)算器，第二選擇器的輸出亦接入第二乘加運(yùn)算器；第四單位延時(shí)寄存器的輸入接入第三選擇器、第四單位延時(shí)寄存器的輸出同時(shí)接入第三選擇器和第三乘加運(yùn)算器，第三選擇器的輸出亦接入第三乘加運(yùn)算器；第五單位延時(shí)寄存器的輸入接入第四選擇器、第五單位延時(shí)寄存器的輸出同時(shí)接入第四選擇器和第四乘加運(yùn)算器，第四選擇器的輸出亦接入第四乘加運(yùn)算器；(2)所述第一垂直濾波器和第二垂直濾波器的電路結(jié)構(gòu)與第一水平濾波器和第二水平濾波器的區(qū)別在于將水平濾波器中各單位延時(shí)器替換為線延時(shí)器，第五線延時(shí)寄存器的輸入經(jīng)增加的第八流水線寄存器輸出；各線延時(shí)器的組成為n個(gè)級(jí)聯(lián)的延時(shí)單元DUn-DU1和一個(gè)n選1的選擇器mux，各延時(shí)單元分別由N/2n單位延時(shí)寄存器、N/2n單位延時(shí)寄存器、N/2n-1單位延時(shí)寄存器、N/2n-1單位延時(shí)寄存器、直到最后N/22單位延時(shí)寄存器串聯(lián)，該n個(gè)延時(shí)單元的輸出連接到選擇器輸入端、選擇器輸出作為線延時(shí)器的輸出，N為圖像寬度且為2的整數(shù)次冪，n取小于等于log2N的任意整數(shù)。
4.如權(quán)利要求1或2所述的一種實(shí)現(xiàn)直接二維離散小波變換的電路，其特征在于數(shù)據(jù)串/并轉(zhuǎn)換接口電路由4個(gè)移位寄存器串聯(lián)組成，各個(gè)移位寄存器的輸出分別對(duì)應(yīng)連接到第一水平濾波器和第二水平濾波器的輸入端，完成數(shù)據(jù)的串/并轉(zhuǎn)換，從而在每個(gè)內(nèi)部工作時(shí)鐘得到4個(gè)數(shù)據(jù)的輸入。
5.如權(quán)利要求3所述的一種實(shí)現(xiàn)直接二維離散小波變換的電路，其特征在于數(shù)據(jù)串/并轉(zhuǎn)換接口電路由4個(gè)移位寄存器串聯(lián)組成，各個(gè)移位寄存器的輸出分別對(duì)應(yīng)連接到第一水平濾波器和第二水平濾波器的輸入端，完成數(shù)據(jù)的串/并轉(zhuǎn)換，從而在每個(gè)內(nèi)部工作時(shí)鐘得到4個(gè)數(shù)據(jù)的輸入。
全文摘要
一種實(shí)現(xiàn)直接二維離散小波變換的電路，屬于圖像數(shù)據(jù)處理技術(shù)領(lǐng)域，特別涉及直接二維離散小波變換的硬件實(shí)現(xiàn)。目的在于減少硬件成本和系統(tǒng)延時(shí)，并適于所有有限長濾波器的高速/低功率直接二維離散小波變換的超大規(guī)模集成電路VLSI結(jié)構(gòu)設(shè)計(jì)，本發(fā)明包括依次電信號(hào)連接的選擇器、數(shù)據(jù)串/并轉(zhuǎn)換接口電路、主變換電路；主變換電路為4輸入/4輸出結(jié)構(gòu)，包括并行的第一水平濾波器和第二水平濾波器、與它們分別連接的并行的第一垂直濾波器和第二垂直濾波器以及輸出系數(shù)規(guī)整單元，所述水平和垂直濾波器均為2輸入/2輸出結(jié)構(gòu)，第一垂直濾波器和第二垂直濾波器輸出連接輸出系數(shù)規(guī)整單元；輸出系數(shù)規(guī)整單元的一個(gè)輸出電信號(hào)連接到外部存儲(chǔ)器、后者輸出至選擇器的一個(gè)輸入端。
文檔編號(hào)G06T9/00GK1588451SQ20041006062
公開日2005年3月2日 申請日期2004年7月22日 優(yōu)先權(quán)日2004年7月22日
發(fā)明者熊承義, 田金文, 柳健 申請人:華中科技大學(xué)