專利名稱：用于平整化集成電路中的電流消耗的方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及平整化數(shù)字邏輯模塊中的電流消耗，且更特定而言，涉及處理器中的電流整形以使電流分析變得更加復(fù)雜。
背景技術(shù)：
圖1是說明現(xiàn)有技術(shù)的簡(jiǎn)化微控制器的示意圖。一微控制器一般包括一微處理器、存儲(chǔ)器、一提供通信的外圍模塊(例如，通用異步接收器/發(fā)射器(UART)、SPI和USB)，和一中斷控制器。微控制器100包括耦接到存儲(chǔ)器104的微處理器102。地址解碼器106接收并解碼來自微處理器102的地址以用于存儲(chǔ)器104和外圍設(shè)備108。地址解碼器106和外圍設(shè)備108接收地址總線110上的地址，同時(shí)地址解碼器106傳輸存儲(chǔ)器選擇112和外圍選擇114上的選擇信息。在微處理器102、存儲(chǔ)器104和外圍設(shè)備108之間在數(shù)據(jù)總線116上傳輸數(shù)據(jù)。在微處理器102和存儲(chǔ)器104和外圍設(shè)備108之間在讀/寫信號(hào)117上傳輸讀或?qū)懶盘?hào)。微控制器100接收時(shí)鐘信號(hào)118和重設(shè)信號(hào)120。輸入122包括(例如)定時(shí)器觸發(fā)和UART輸入數(shù)據(jù)，而輸入124包括(例如)UART發(fā)射器輸出數(shù)據(jù)。中斷控制器126收集并處理來自外圍設(shè)備108的沿著中斷線(未圖示)的中斷信號(hào)。
外圍設(shè)備108可以是功能邏輯，例如UART、密碼處理、數(shù)字信號(hào)處理(DSP)和數(shù)字過濾。
圖2說明外圍設(shè)備、密碼處理器的一個(gè)實(shí)例。在具有加密處理器的情況下，如果必須要加密或解密數(shù)據(jù)緩沖器，軟件將緩沖器劃分成若干部分。每一部分代表在處理時(shí)間周期期間能處理的數(shù)據(jù)。只要將所述部分輸入加密處理器和/或供應(yīng)起始信號(hào)，外圍設(shè)備就開始處理所述部分。一個(gè)時(shí)鐘循環(huán)周期后，處理周期結(jié)束且加密處理器提供可由軟件讀回的加密/解密部分。當(dāng)完成數(shù)據(jù)處理時(shí)，開始非處理時(shí)間周期且可聲明一中斷信號(hào)以通知微處理器所述部分正準(zhǔn)備讀取且解密處理器正準(zhǔn)備加密/解密新的部分。一旦將新的部分輸入密碼處理器和/或供應(yīng)起始信號(hào)，非處理時(shí)間周期就結(jié)束且開始新的處理時(shí)間周期。軟件繼續(xù)讀寫，直到數(shù)據(jù)緩沖器的最終部分。
當(dāng)執(zhí)行由密碼處理器使用的算法時(shí)，歸因于數(shù)字單元切換的電流消耗在處理起始時(shí)會(huì)增加，且在處理結(jié)束后會(huì)減少。電流會(huì)由于執(zhí)行算法的數(shù)字模塊中的組合的(例如AND、OR、反相器、MUX和XOR)單元和連續(xù)的單元(例如D觸發(fā)器或DFF)而增加。在非處理時(shí)間周期期間，通常唯一的觸發(fā)位于DFF的時(shí)鐘針上。與當(dāng)處理運(yùn)行時(shí)所消耗的電流相比，這個(gè)值和靜態(tài)泄漏電流并不顯著。
用戶接口模塊200處理系統(tǒng)數(shù)據(jù)(例如地址、數(shù)據(jù)、讀/取和選擇信號(hào))以產(chǎn)生命令和數(shù)據(jù)用于算法模塊202。算法模塊202根據(jù)由用戶接口模塊200提供的控制命令、數(shù)據(jù)和加密/解密密鑰而執(zhí)行加密/解密。計(jì)數(shù)器108從用戶接口200接收起始信號(hào)且將數(shù)據(jù)路徑組織到算法模塊202中。
密碼算法可表示成基本的組合功能，其結(jié)合數(shù)次以獲得結(jié)果。舉例而言，實(shí)行一次組合的功能并連接到存儲(chǔ)構(gòu)件(DFF或其它構(gòu)件)。需要一個(gè)多路器來選擇算法功能的輸入(數(shù)據(jù)輸入或中間結(jié)果)，其取決于計(jì)數(shù)器模塊n值(n是執(zhí)行獲得結(jié)果的反復(fù)數(shù)，例如在數(shù)據(jù)加密標(biāo)準(zhǔn)(DES)中是16)。三次數(shù)據(jù)加密標(biāo)準(zhǔn)(TDES)使用三個(gè)16反復(fù)周期。
計(jì)數(shù)器204在起始線206上接收一起始信號(hào)。起始信號(hào)觸發(fā)從計(jì)數(shù)器204到算法模塊202中的多路器208的第一循環(huán)信號(hào)。多路器208接收第一循環(huán)信號(hào)且從輸入數(shù)據(jù)線210選擇輸入。輸入數(shù)據(jù)接著到達(dá)組合電路212，組合電路與密鑰和密碼結(jié)合，處理輸入數(shù)據(jù)。組合電路212在接收到第一循環(huán)信號(hào)和輸入數(shù)據(jù)時(shí)開始處理，從而開始處理時(shí)間周期。組合電路212將經(jīng)處理的輸入數(shù)據(jù)傳輸?shù)蕉嗦菲?13。在處理周期期間，多路器213從計(jì)數(shù)器204接收處理周期信號(hào)且因此從組合電路212選擇數(shù)據(jù)。多路器213將經(jīng)處理的輸入數(shù)據(jù)傳輸?shù)紻FF 214，DFF 214接著將經(jīng)處理的數(shù)據(jù)發(fā)送到輸出端216、多路器208和213。對(duì)于隨后的反復(fù)而言，無第一循環(huán)信號(hào)被傳輸?shù)蕉嗦菲?08，所以多路器208從DFF 214選擇經(jīng)處理的輸入數(shù)據(jù)并將其發(fā)送到組合電路214，所述組合電路214再次處理輸入數(shù)據(jù)。計(jì)數(shù)器204保持對(duì)每一反復(fù)的跟蹤，且一直倒計(jì)數(shù)到最后的反復(fù)為止。在最后的反復(fù)處，計(jì)數(shù)器204將末循環(huán)信號(hào)發(fā)送到組合電路212，指示處理時(shí)間周期的結(jié)束。來自計(jì)數(shù)器108的處理周期信號(hào)觸發(fā)多路器213以選擇來自DFF 214而非來自組合電路212的輸入。DFF 214接收循環(huán)的數(shù)據(jù)，其在循環(huán)的這個(gè)點(diǎn)處是所要的輸出數(shù)據(jù)。從計(jì)數(shù)器204發(fā)送一中斷信號(hào)，指示輸出端216處有效的數(shù)據(jù)是所要的輸出，所以用戶接口模塊200在適當(dāng)?shù)臅r(shí)鐘循環(huán)上從輸出端216取回輸出數(shù)據(jù)。
在處理時(shí)間周期結(jié)束時(shí)，計(jì)數(shù)器204經(jīng)重設(shè)且等待起始一新的序列。圖3是說明代表在處理周期期間激發(fā)組合電路212的時(shí)序圖和電流波形的圖。
當(dāng)處理數(shù)據(jù)緩沖器時(shí)，電流消耗可看作一系列脈沖。此波形的低電平周期代表外圍模塊的DFF的時(shí)鐘樹和時(shí)鐘針的電流消耗。高電平周期代表組合電路212切換電流。通過在脈沖的上升邊緣上使外部數(shù)字分析器設(shè)備同步，可存儲(chǔ)電流的數(shù)字表示法。此模型可經(jīng)處理以在不使用侵入攻擊(處理模型常被稱為非侵入攻擊)損壞集成電路的情況下提取算法的“密鑰”值。當(dāng)處理不同的數(shù)據(jù)時(shí)，其基于電流消耗中的差異。
圖3說明時(shí)鐘信號(hào)300和輸入數(shù)據(jù)305。輸入數(shù)據(jù)305在輸入數(shù)據(jù)線210(圖2)上有效，且代表被劃分的輸入數(shù)據(jù)緩沖器的部分。沿著起始線206傳輸起始信號(hào)310，且起始信號(hào)310觸發(fā)處理時(shí)間周期315的開始。計(jì)數(shù)器204倒計(jì)時(shí)，在此狀況下是DES的從15到0，且時(shí)間間隔值是320。同時(shí)從計(jì)數(shù)器204傳輸?shù)谝谎h(huán)信號(hào)325和間隔計(jì)數(shù)器320上的第一計(jì)數(shù)，且同時(shí)從計(jì)數(shù)器204傳輸末循環(huán)信號(hào)330和間隔計(jì)數(shù)器320上的末計(jì)數(shù)，且通知處理時(shí)間周期315的結(jié)束和非處理時(shí)間周期335的開始。在處理時(shí)間周期315期間使用輸入數(shù)據(jù)來驅(qū)動(dòng)組合電路212，其比非處理時(shí)間周期335期間得出更多的電流。
如果時(shí)鐘周期用于確定數(shù)據(jù)處理的不同步驟的時(shí)間，那么可通過如電流消耗形狀分析的非侵入方法來檢測(cè)或觀察處理時(shí)間周期315。每個(gè)時(shí)間數(shù)據(jù)都被處理，電流增加到電流的運(yùn)行范圍，且接著在非處理時(shí)間周期335期間減少到電流的非運(yùn)行范圍。因此，可確定集成電路內(nèi)所處理的數(shù)據(jù)。
所需的是一種使電流消耗的分析更加復(fù)雜的系統(tǒng)和方法。

發(fā)明內(nèi)容
本發(fā)明由使用接近處理時(shí)間周期期間的電流的值(和形狀)的電流值來填充非處理時(shí)間周期組成。本發(fā)明可用于其中嵌入數(shù)字邏輯模塊的任何電路中。本發(fā)明發(fā)生在集成電路的數(shù)字部分中。當(dāng)在數(shù)字模塊中處理數(shù)據(jù)時(shí)，組合邏輯運(yùn)作且使功率消耗增加。在僅考慮數(shù)字邏輯的情況下，電流上的所述增加主要是由于單元切換。與此切換電流相比，總的單元泄漏電流較低。
所述系統(tǒng)和方法使電流消耗整形以使電流分析更加復(fù)雜。由在處理時(shí)間周期期間產(chǎn)生電流形狀的相同數(shù)字邏輯在非處理時(shí)間周期期間執(zhí)行電流整形，從而導(dǎo)致不管數(shù)據(jù)是否經(jīng)過處理，電流波形都類似。


圖1是說明簡(jiǎn)化的微控制器的現(xiàn)有技術(shù)示意圖。
圖2是說明外圍設(shè)備的一個(gè)實(shí)例的現(xiàn)有技術(shù)示意圖。
圖3是說明對(duì)于來自圖2的外圍設(shè)備的時(shí)序圖和電流波形的現(xiàn)有技術(shù)圖。
圖4是說明微控制器中的本發(fā)明的一個(gè)實(shí)施例的示意圖。
圖5是說明來自圖4的本發(fā)明的一個(gè)實(shí)施例的示意圖。
圖6是說明來自圖5的本發(fā)明的更加詳細(xì)的實(shí)施例的示意圖。
圖7是說明用于本發(fā)明的一個(gè)實(shí)施例的時(shí)序圖和電流波形的圖。
圖8是說明數(shù)字邏輯模塊中的平流方法的流程圖。
圖9是說明數(shù)字邏輯模塊中的平流方法的流程圖。
具體實(shí)施例方式
圖4是說明微控制器的數(shù)字邏輯模塊或外圍設(shè)備中的本發(fā)明的一個(gè)實(shí)施例的示意圖。處理電路400從用戶接口402接收沿著輸入線404的輸入。平流電路406從用戶接口402接收沿著起始線408的起始信號(hào)。平流電路406將第一循環(huán)信號(hào)傳輸?shù)教幚黼娐?00，其開始一處理時(shí)間周期。在處理時(shí)間周期期間，處理電路400處理輸入以產(chǎn)生所要的輸出，例如輸入的加密或解密版本。由于處理，(例如邏輯單元切換)，處理電路400在處理時(shí)間周期期間得出電流的運(yùn)行范圍。在處理時(shí)間周期結(jié)束時(shí)，平流電路406將末循環(huán)信號(hào)傳輸?shù)教幚黼娐?00，且經(jīng)處理的輸入在輸出端口410處準(zhǔn)備作為輸出。
處理時(shí)間周期的結(jié)束是非處理時(shí)間周期的開始。平流電路406使處理電路400在非處理時(shí)間周期期間運(yùn)作，從而使得處理電路400在非處理時(shí)間周期期間所得出的電流的范圍與在處理時(shí)間周期期間所得出的電流的范圍相同。在一實(shí)施例中，處理電路400在非處理時(shí)間周期期間的操作不改變輸出端口410處有效的輸出。
圖5是說明來自圖4的本發(fā)明的更詳細(xì)的實(shí)施例的示意圖。圖5包括用戶接口402，平流電路406和處理電路400。在一實(shí)施例中，處理電路400包括耦接到多路器510的組合電路500。多路器510從輸入線404接收輸入。如果多路器510也從平流電路406接收第一循環(huán)信號(hào)，那么多路器510從輸入線504選擇輸入，且將其發(fā)送到組合電路500。組合電路500處理所述輸入并將經(jīng)處理的輸入傳遞到DFF 520。在一實(shí)施例中，組合電路500不接收第一循環(huán)信號(hào)和/或末循環(huán)信號(hào)。第一循環(huán)信號(hào)和末循環(huán)信號(hào)控制處理時(shí)間周期和非處理時(shí)間周期期間的數(shù)據(jù)流。
DFF 520將經(jīng)處理的輸入發(fā)送到存儲(chǔ)電路530且發(fā)送到多路器510?，F(xiàn)在處于第二循環(huán)過程，多路器510不接收第一循環(huán)信號(hào)，所以其將經(jīng)處理的輸入從DFF 520傳輸?shù)浇M合電路500。平流電路406保持對(duì)反復(fù)次數(shù)的跟蹤，其對(duì)于輸入通過組合電路500而言是必要的。
在每個(gè)反復(fù)期間，DFF 520將每個(gè)循環(huán)的經(jīng)處理的輸入傳輸?shù)酱鎯?chǔ)電路530。在整個(gè)處理時(shí)間周期中，存儲(chǔ)電路530接收并非為所要的輸出的中間結(jié)果。在處理時(shí)間周期結(jié)束時(shí)，在已充分處理輸入以產(chǎn)生所要的輸出后，平流電路406將存儲(chǔ)信號(hào)傳輸?shù)酱鎯?chǔ)電路530。在存儲(chǔ)電路530接收到存儲(chǔ)信號(hào)后，其存儲(chǔ)所要的輸出并使其在輸出端口410處在整個(gè)非處理時(shí)間周期中有效。在下一處理時(shí)間周期開始時(shí)，存儲(chǔ)電路530繼續(xù)使先前所要的輸出在輸出端口410處有效，直到下一存儲(chǔ)信號(hào)為止。
在非處理時(shí)間周期期間，盡管已產(chǎn)生所要的輸出，組合電路500繼續(xù)處理從多路器510供應(yīng)的輸入。所要的輸出被存儲(chǔ)在存儲(chǔ)電路530中，對(duì)輸出端口410有效且在非處理時(shí)間周期期間不受組合電路500的連續(xù)處理的影響。在非處理時(shí)間周期結(jié)束和下一處理時(shí)間周期開始時(shí)，平流電路406接收一起始信號(hào)并將第一循環(huán)信號(hào)發(fā)送到多路器510，其接著選擇輸入線404上有效的輸入。下一處理時(shí)間周期的其余時(shí)間如上述進(jìn)行。
在一實(shí)施例中，存儲(chǔ)電路530包含多路器540和DFF 550。多路器540在處理時(shí)間周期期間接收來自DFF 520的經(jīng)處理的輸入和來自DFF 550的輸入。直到多路器540接收來自平流電路406的存儲(chǔ)信號(hào)，多路器540選擇來自DFF 550的輸入以輸出到DFF550。DFF 550使得來自多路器540的輸入對(duì)于輸出端口410和多路器540有效。相同的值在多路器540與DFF 550之間循環(huán)，直到存儲(chǔ)信號(hào)觸發(fā)多路器540以選擇在處理時(shí)間周期結(jié)束時(shí)有效的所要的輸出。
在一實(shí)施例中，在非處理時(shí)間周期期間移除第一循環(huán)信號(hào)的聲明。DFF 625可輸出到接收第一循環(huán)信號(hào)的AND門(未圖示)，使得僅當(dāng)已傳輸起始信號(hào)且并未重設(shè)時(shí)第一循環(huán)信號(hào)觸發(fā)。此實(shí)施例可使其更難分析TDES算法，其中在每個(gè)DES的第一循環(huán)期間執(zhí)行特殊處理。此特殊處理導(dǎo)致不同的電流值，這是由于其重新產(chǎn)生了第一處理循環(huán)和末處理循環(huán)期間所出現(xiàn)的消耗中的差異。
圖6是說明來自圖5的本發(fā)明的更加詳細(xì)的實(shí)施例的示意圖。平流電路406的一實(shí)施例是計(jì)數(shù)器600。計(jì)數(shù)器600是經(jīng)配置以跟蹤處理和非處理時(shí)間周期的電路的一個(gè)實(shí)例。所屬領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到，不同的電路和邏輯可替換計(jì)數(shù)器600并執(zhí)行類似的功能。計(jì)數(shù)器600接收一重設(shè)信號(hào)并重設(shè)其計(jì)數(shù)，在一實(shí)例中計(jì)數(shù)是DES的16，所以計(jì)數(shù)器600從15倒計(jì)到0。接收器600具有接收起始信號(hào)的多路器605，所以在接收到重設(shè)和起始信號(hào)時(shí)，計(jì)數(shù)器600傳輸?shù)谝谎h(huán)信號(hào)并將DFF 610的計(jì)數(shù)重設(shè)為15。DFF610將計(jì)數(shù)傳輸?shù)綔p法器，或逐個(gè)減小計(jì)數(shù)的遞減器(未圖示)，且多路器605選擇遞減的計(jì)數(shù)并將其傳輸?shù)紻FF 610。計(jì)數(shù)遞減到零，其觸發(fā)末循環(huán)信號(hào)的傳輸。
起始信號(hào)觸發(fā)多路器620以選擇聲明，在此實(shí)例中是一高輸入值“一”。多路器620將高輸入值傳輸?shù)紻FF 625，DFF 625將其傳輸?shù)紸ND門和多路器635。多路器635具有來自DFF 625的輸入的默認(rèn)選擇，所以多路器635將高值傳輸?shù)蕉嗦菲?20。在下一時(shí)鐘循環(huán)上，起始信號(hào)不再被聲明，所以多路器620默認(rèn)來自多路器635的輸入。高值在處理時(shí)間周期期間繼續(xù)循環(huán)。
在處理時(shí)間周期結(jié)束時(shí)，末循環(huán)信號(hào)觸發(fā)多路器635，促使多路器635選擇去除聲明，或此實(shí)例中的低輸入值“零”。多路器620默認(rèn)選擇多路器635的輸出且將沿著零而通過。末循環(huán)信號(hào)在AND門630上為高。DFF 625尚未接收到結(jié)果“零”，所以DFF625具有對(duì)AND門630的高輸出。通過處理時(shí)間周期的結(jié)束的觸發(fā)，到AND門630的組合的高信號(hào)促使AND門630聲明存儲(chǔ)信號(hào)。
因?yàn)橛?jì)數(shù)器600在非處理時(shí)間周期期間持續(xù)計(jì)數(shù)，所以計(jì)數(shù)器600不應(yīng)發(fā)出可在輸出端口410處改變存儲(chǔ)的輸出值的存儲(chǔ)信號(hào)。由起始信號(hào)驅(qū)動(dòng)的多路器620防止在非處理時(shí)間周期期間聲明存儲(chǔ)信號(hào)。
圖7是說明用于本發(fā)明的一個(gè)實(shí)施例的時(shí)序圖和電流波形的圖。參考圖4中的電路而描述圖7中的信號(hào)和電流。用戶接口402、平流電路406和處理電路400中的每一者都接收時(shí)鐘信號(hào)700。處理電路400從用戶接口402接收輸入數(shù)據(jù)710，且從平流電路406接收第一循環(huán)信號(hào)720。已由用戶接口402發(fā)出起始信號(hào)(未圖示)且開始處理時(shí)間周期730，其在此實(shí)例中是16個(gè)時(shí)鐘循環(huán)。處理電路400在處理時(shí)間周期730期間處理輸入并得出電流740。在處理時(shí)間周期730結(jié)束時(shí)，平流電路406傳輸末循環(huán)信號(hào)且使所要的輸出在輸出端口410處有效。盡管輸入不再需要被處理以產(chǎn)生所要的輸出，但處理電路400在非處理時(shí)間周期760期間繼續(xù)對(duì)其進(jìn)行處理并得出電流740。起始信號(hào)(未圖示)再次使用第一循環(huán)信號(hào)780進(jìn)行觸發(fā)并開始處理時(shí)間周期770。貫穿處理時(shí)間周期730和770和非處理時(shí)間周期760的電流740仍處于指示運(yùn)行的處理電路400的范圍內(nèi)，因此使電流消耗的分析更加復(fù)雜。內(nèi)部行為和參數(shù)對(duì)于非侵入攻擊(例如DPA)而言更具有保護(hù)性。
圖8是說明平整化數(shù)字邏輯模塊中的電流消耗的方法的流程圖，其中所述數(shù)字邏輯模塊具有耦接到輸出端口的處理電路。在方框800中，接收一輸入。在方框805中，當(dāng)輸入有效時(shí)接收一起始信號(hào)。在方框810中，觸發(fā)處理時(shí)間周期的開始。在方框815中，驅(qū)動(dòng)處理電路以在一處理時(shí)間周期期間處理所述輸入。在方框820中，使用計(jì)數(shù)器來跟蹤所述處理時(shí)間周期。在方框825中，從在處理時(shí)間周期期間經(jīng)處理的輸入得到一輸出。在方框830中，產(chǎn)生一指示所述處理時(shí)間周期的結(jié)束的末循環(huán)信號(hào)。在方框835中，將末循環(huán)信號(hào)和起始信號(hào)組合成存儲(chǔ)信號(hào)。在方框840中，在處理周期的結(jié)束時(shí)接收存儲(chǔ)信號(hào)。在方框845中，在接收到存儲(chǔ)信號(hào)時(shí)存儲(chǔ)輸出。在方框850中，使輸出對(duì)輸出端口有效。在方框855處，當(dāng)輸出有效時(shí)傳輸一中斷信號(hào)，其中所述中斷信號(hào)與處理時(shí)間周期的結(jié)束和非處理時(shí)間周期的開始一致。在方框860中，驅(qū)動(dòng)處理電路以在非處理時(shí)間周期期間處理所述輸入。在方框865中，在非處理時(shí)間周期期間接收來自處理電路的中間結(jié)果。在方框870中，在非處理時(shí)間周期期間維持輸出的存儲(chǔ)。
圖9是一平整化數(shù)字邏輯模塊中的電流消耗的方法。其中所述數(shù)字邏輯模塊具有一處理電路，其經(jīng)配置以接收一輸入并在一處理時(shí)間周期期間處理所述輸入以產(chǎn)生一輸出。產(chǎn)生輸出后是一非處理時(shí)間周期，其中所述處理電路進(jìn)一步經(jīng)配置以在處理時(shí)間周期期間得出電流的運(yùn)行范圍，并在非處理時(shí)間周期期間得出電流的非運(yùn)行范圍。在方框900中，使用一起始信號(hào)來觸發(fā)所述處理周期的開始。在方框910中，跟蹤所述處理時(shí)間周期。在方框920中，在處理時(shí)間周期的結(jié)束時(shí)產(chǎn)生一末循環(huán)信號(hào)。在方框930中，在處理時(shí)間周期結(jié)束時(shí)產(chǎn)生一存儲(chǔ)信號(hào)。在方框940中，在處理時(shí)間周期的結(jié)束時(shí)存儲(chǔ)所述輸出。在方框950中，在非處理時(shí)間周期期間驅(qū)動(dòng)所述處理電路。在方框960中，在非處理時(shí)間周期期間產(chǎn)生電流的運(yùn)行范圍。
所屬領(lǐng)域的技術(shù)人員從上文描述并從圖式和權(quán)利要求可認(rèn)識(shí)到，在不脫離上文權(quán)利要求中所界定的本發(fā)明的范疇的情況下可對(duì)本發(fā)明作修改和改變。
權(quán)利要求
1.一種用于平整化一數(shù)字邏輯模塊中的電流消耗的系統(tǒng)，其包含一處理電路，其經(jīng)配置以接收一輸入并處理所述輸入；一計(jì)數(shù)器，其耦接到所述處理電路，且經(jīng)配置以跟蹤一處理時(shí)間周期，其中在所述處理時(shí)間周期期間，所述處理電路處理所述輸入以產(chǎn)生一輸出；和一輸出端口，其耦接到所述處理電路，且經(jīng)配置以傳送所述輸出，同時(shí)所述處理電路在一非處理時(shí)間周期期間繼續(xù)運(yùn)作，其中跟在所述處理時(shí)間周期之后的是所述非處理時(shí)間周期，所述非處理時(shí)間周期結(jié)束后便開始一新的處理時(shí)間周期。
2.根據(jù)權(quán)利要求1所述的系統(tǒng)，其進(jìn)一步包含一存儲(chǔ)電路，其耦接到所述輸出端口，且經(jīng)配置以在所述非處理時(shí)間周期期間存儲(chǔ)所述輸出并將所述輸出傳輸?shù)剿鲚敵龆丝凇?br> 3.根據(jù)權(quán)利要求1所述的系統(tǒng)，其進(jìn)一步包含一起始線，其耦接到所述計(jì)數(shù)器，且經(jīng)配置以當(dāng)所述輸入對(duì)所述處理電路有效時(shí)而將一起始信號(hào)傳送到所述計(jì)數(shù)器，其中所述起始信號(hào)觸發(fā)所述處理時(shí)間周期的開始；和一中斷線，其耦接到所述計(jì)數(shù)器，且經(jīng)配置以當(dāng)所述輸出在所述輸出端口有效時(shí)傳送一來自所述計(jì)數(shù)器的中斷信號(hào)，其中所述中斷信號(hào)與所述處理時(shí)間周期的結(jié)束和所述非處理時(shí)間周期的開始一致。
4.根據(jù)權(quán)利要求3所述的系統(tǒng)，其中所述計(jì)數(shù)器進(jìn)一步經(jīng)配置以產(chǎn)生一指示所述處理時(shí)間周期的結(jié)束的末循環(huán)信號(hào)，所述末循環(huán)信號(hào)和所述起始信號(hào)組合形成一存儲(chǔ)信號(hào)，所述系統(tǒng)進(jìn)一步包含一存儲(chǔ)電路，其耦接到所述輸出端口，且經(jīng)配置以在接收到所述存儲(chǔ)信號(hào)時(shí)存儲(chǔ)所述輸出，且在所述非處理時(shí)間周期期間將所述輸出傳輸?shù)剿鲚敵龆丝凇?br> 5.根據(jù)權(quán)利要求4所述的系統(tǒng)，其中所述存儲(chǔ)電路進(jìn)一步包含一觸發(fā)器，其耦接到所述輸出端口，且經(jīng)配置以在所述非處理時(shí)間周期期間將所述輸出傳輸?shù)剿鲚敵龆丝冢缓鸵欢嗦菲?，其耦接到所述?jì)數(shù)器、所述處理電路和所述觸發(fā)器，且經(jīng)配置以將所述輸出傳輸?shù)剿鲇|發(fā)器且在接收到所述存儲(chǔ)信號(hào)時(shí)將所述輸出重新傳輸?shù)剿鲇|發(fā)器。
6.一種用于平整化一數(shù)字邏輯模塊中的電流消耗的系統(tǒng)，其中所述數(shù)字邏輯模塊具有一處理電路，其經(jīng)配置以接收一輸入且在一處理時(shí)間周期期間處理所述輸入以產(chǎn)生一輸出，一非處理時(shí)間周期跟在所述輸出的產(chǎn)生之后，所述處理電路進(jìn)一步經(jīng)配置以在所述處理時(shí)間周期期間得出一電流的運(yùn)行范圍并在所述非處理時(shí)間周期期間得出一電流的非運(yùn)行范圍，所述電流的運(yùn)行范圍不小于所述電流的非運(yùn)行范圍，所述系統(tǒng)包含一平流電路，其耦接到所述處理電路，且經(jīng)配置以使所述處理電路在所述非處理時(shí)間周期期間運(yùn)作，且促使所述處理電路在所述非處理時(shí)間周期期間得出一電流的運(yùn)行范圍。
7.根據(jù)權(quán)利要求6所述的系統(tǒng)，其進(jìn)一步包含一計(jì)數(shù)器，其耦接到所述處理電路，且經(jīng)配置以跟蹤所述處理時(shí)間周期。
8.根據(jù)權(quán)利要求7所述的系統(tǒng)，其進(jìn)一步包含一存儲(chǔ)電路，其耦接到所述處理電路，且經(jīng)配置以在所述非處理時(shí)間周期期間存儲(chǔ)所述輸出。
9.根據(jù)權(quán)利要求8所述的系統(tǒng)，其中所述平流電路包含所述計(jì)數(shù)器。
10.根據(jù)權(quán)利要求9所述的系統(tǒng)，其進(jìn)一步包含一起始線，其耦接到所述計(jì)數(shù)器，且經(jīng)配置以當(dāng)所述輸入對(duì)所述處理電路有效時(shí)將一起始信號(hào)傳送到所述計(jì)數(shù)器，其中所述起始信號(hào)觸發(fā)所述處理時(shí)間周期的開始；和一中斷線，其耦接到所述計(jì)數(shù)器，且經(jīng)配置以當(dāng)所述輸出有效時(shí)傳送一來自所述計(jì)數(shù)器的中斷信號(hào)，其中所述中斷信號(hào)與所述處理時(shí)間周期的結(jié)束和所述非處理時(shí)間周期的開始一致。
11.根據(jù)權(quán)利要求10所述的系統(tǒng)，其中所述計(jì)數(shù)器進(jìn)一步經(jīng)配置以產(chǎn)生一指示所述處理時(shí)間周期的結(jié)束的末循環(huán)信號(hào)，所述末循環(huán)信號(hào)和所述起始信號(hào)組合形成一存儲(chǔ)信號(hào)，所述系統(tǒng)進(jìn)一步包含一存儲(chǔ)電路，其耦接到所述處理電路，且經(jīng)配置以在所述處理時(shí)間周期期間接收一來自所述處理電路的中間結(jié)果，接收所述存儲(chǔ)信號(hào)且存儲(chǔ)所述中間結(jié)果作為所述輸出，其中在所述非處理時(shí)間周期期間，所述處理電路繼續(xù)處理所述輸入并產(chǎn)生所述電流的運(yùn)行范圍。
12.根據(jù)權(quán)利要求11所述的系統(tǒng)，其中所述存儲(chǔ)電路進(jìn)一步經(jīng)配置以在所述非處理時(shí)間周期期間接收所述中間結(jié)果并維持所述輸出的存儲(chǔ)。
13.一種平整化一數(shù)字邏輯模塊中的電流消耗的方法，其中所述數(shù)字邏輯模塊具有一耦接到一輸出端口的處理電路，所述方法包含接收一輸入；驅(qū)動(dòng)所述處理電路以在一處理時(shí)間周期期間處理所述輸入；從在所述處理時(shí)間周期期間經(jīng)處理的所述輸入得到一輸出；使所述輸出對(duì)所述輸出端口有效；和驅(qū)動(dòng)所述處理電路以在一非處理時(shí)間周期期間處理所述輸入。
14.根據(jù)權(quán)利要求13所述的方法，其進(jìn)一步包含使用一計(jì)數(shù)器來跟蹤所述處理時(shí)間周期。
15.根據(jù)權(quán)利要求14所述的方法，其進(jìn)一步包含當(dāng)所述輸入有效時(shí)接收一起始信號(hào)；觸發(fā)所述處理時(shí)間周期的開始；和當(dāng)所述輸出有效時(shí)傳輸一中斷信號(hào)，其中所述中斷信號(hào)與所述處理時(shí)間周期的結(jié)束和所述非處理時(shí)間周期的開始一致。
16.根據(jù)權(quán)利要求15所述的方法，其進(jìn)一步包含產(chǎn)生一指示所述處理時(shí)間周期的結(jié)束的末循環(huán)信號(hào)；將所述末循環(huán)信號(hào)和所述起始信號(hào)組合成一存儲(chǔ)信號(hào)；在所述處理周期結(jié)束時(shí)接收所述存儲(chǔ)信號(hào)；和在接收到所述存儲(chǔ)信號(hào)時(shí)存儲(chǔ)所述輸出。
17.根據(jù)權(quán)利要求16所述的方法，其進(jìn)一步包含在所述非處理時(shí)間周期期間接收一來自所述處理電路的中間結(jié)果；和在所述非處理時(shí)間周期期間維持所述輸出的存儲(chǔ)。
18.一種平整化一數(shù)字邏輯模塊中的電流消耗的方法，其中所述數(shù)字邏輯模塊具有一處理電路，其經(jīng)配置以接收一輸入且在一處理時(shí)間周期期間處理所述輸入以產(chǎn)生一輸出，產(chǎn)生所述輸出后是一非處理時(shí)間周期，其中所述處理電路進(jìn)一步經(jīng)配置以在所述處理時(shí)間周期期間得出一電流的運(yùn)行范圍，并在一非處理時(shí)間周期期間得出一電流的非運(yùn)行范圍，所述方法包含在所述非處理時(shí)間周期期間驅(qū)動(dòng)所述處理電路；和在所述非處理時(shí)間周期期間產(chǎn)生一電流的運(yùn)行范圍。
19.根據(jù)權(quán)利要求18所述的方法，其進(jìn)一步包含跟蹤所述處理時(shí)間周期；和在所述處理時(shí)間周期結(jié)束時(shí)產(chǎn)生一末循環(huán)信號(hào)。
20.根據(jù)權(quán)利要求19所述的方法，其進(jìn)一步包含使用一起始信號(hào)來觸發(fā)所述處理周期的開始；和在所述處理時(shí)間周期結(jié)束時(shí)產(chǎn)生一存儲(chǔ)信號(hào)。
21.根據(jù)權(quán)利要求20所述的方法，其進(jìn)一步包含在所述處理時(shí)間周期結(jié)束時(shí)存儲(chǔ)所述輸出。
22.根據(jù)權(quán)利要求18所述的方法，其中在所述非處理時(shí)間周期期間驅(qū)動(dòng)所述處理電路進(jìn)一步包含在所述非處理時(shí)間周期期間處理所述輸入。
23.根據(jù)權(quán)利要求18所述的方法，其進(jìn)一步包含在所述非處理時(shí)間周期期間保存所述輸出。
全文摘要
本發(fā)明包括一種用于平整化一數(shù)字邏輯模塊中的電流消耗的系統(tǒng)。一處理電路經(jīng)配置以接收一輸入并在一處理時(shí)間周期期間處理所述輸入以產(chǎn)生一輸出。一非處理時(shí)間周期跟在所述輸出的產(chǎn)生之后。所述處理電路進(jìn)一步經(jīng)配置以在所述處理時(shí)間周期期間得出一電流的運(yùn)行范圍
文檔編號(hào)G06F21/55GK1823275SQ200480020548
公開日2006年8月23日 申請(qǐng)日期2004年7月12日 優(yōu)先權(quán)日2003年7月17日
發(fā)明者阿蘭·韋爾涅 申請(qǐng)人:艾梅爾公司