專利名稱：應(yīng)用于計(jì)算機(jī)系統(tǒng)中的總線裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種總線裝置，特別涉及應(yīng)用于計(jì)算機(jī)系統(tǒng)中的總線裝置。
背景技術(shù)：
在早期的高級(jí)技術(shù)附件(Advanced Technology Attachment，以下簡(jiǎn)稱ATA)規(guī)格書中，其命令集(command set)只包含了存取非抽取式的儲(chǔ)存裝置，后來為了改善缺點(diǎn)，可支持可抽取存取設(shè)備的高級(jí)技術(shù)附件包接口(ATAPacket Interface，以下簡(jiǎn)稱ATAPI)被提出，并在規(guī)格書中加入了用來存取抽取式的儲(chǔ)存裝置的ATAPI命令集(command set)，并將規(guī)格書更名為高級(jí)技術(shù)附件包接口擴(kuò)展(At Attachment with Packet Interface Extension，以下簡(jiǎn)稱ATA/ATAPI)，目前是磁盤驅(qū)動(dòng)器、硬盤機(jī)、光驅(qū)與計(jì)算機(jī)系統(tǒng)連接時(shí)最常使用的接口規(guī)格。
另外，傳統(tǒng)的并行ATA規(guī)格(parallel ATA)在經(jīng)歷過一段輝煌的歷史后，其規(guī)格對(duì)于目前的開發(fā)人員來講面臨了某些嚴(yán)重的設(shè)計(jì)問題，包括需要5伏特信號(hào)的需求、過多引腳數(shù)目以及嚴(yán)重的排線問題。而串行ATA規(guī)格(Serial ATA)就是設(shè)計(jì)來克服上述的限制，其同時(shí)可以允許儲(chǔ)存接口隨著個(gè)人計(jì)算機(jī)平臺(tái)的成長(zhǎng)規(guī)模而增長(zhǎng)，而且串行ATA規(guī)格和現(xiàn)行的操作系統(tǒng)及驅(qū)動(dòng)程序都兼容，因此可以取代并行ATA規(guī)格，同時(shí)提供有效的平臺(tái)供未來發(fā)展。因此，串行ATA規(guī)格(Serial ATA)在后來也加入到高級(jí)技術(shù)附件包接口擴(kuò)展(At Attachment with Packet Interface Extension，以下簡(jiǎn)稱ATA/ATAPI)的規(guī)格書中。它不但可降低電源伏特?cái)?shù)及減少引腳數(shù)，并且可以使用較細(xì)且簡(jiǎn)易的排線。此外，串行ATA規(guī)格提供更快速的傳輸速率，而在下一代的串行ATA規(guī)格中，速率更將增加一倍。
但因串行ATA接口屬新興規(guī)格，而利用并行ATA接口的外圍元件仍有很多，所以為能解決兼容的問題，整合有串行ATA接口與并行ATA接口的橋接芯片便被發(fā)展出來。請(qǐng)參見圖1，其是常用常見的橋接芯片應(yīng)用于計(jì)算機(jī)系統(tǒng)中的架構(gòu)示意圖，其主要由串行ATA接口主機(jī)10、串行ATA轉(zhuǎn)并行ATA的橋接芯片11以及并行ATA接口元件12所構(gòu)成，而在計(jì)算機(jī)系統(tǒng)上執(zhí)行的軟件發(fā)出指令(command)至串行ATA接口主機(jī)10時(shí)，串行ATA接口主機(jī)10便以串行ATA傳輸規(guī)格來與橋接芯片11進(jìn)行數(shù)據(jù)傳輸，但橋接芯片11卻可用并行ATA傳輸規(guī)格來與并行ATA接口元件12進(jìn)行數(shù)據(jù)傳輸。如此一來，即使系統(tǒng)內(nèi)部已改用串行ATA接口規(guī)格，系統(tǒng)外端仍可支持并行ATA接口元件12來進(jìn)行連接。
而在ATA/ATAPI傳輸規(guī)格中，主要可分為程序輸入/輸出模式(Programmed I/O Mode，以下簡(jiǎn)稱PIO Mode)與直接存儲(chǔ)器存取模式(DirectMemory Access，以下簡(jiǎn)稱DMA Mode)，簡(jiǎn)單的說，程序輸入/輸出模式就是ATA/ATAPI接口元件與存儲(chǔ)器之間的存取操作完全由計(jì)算機(jī)系統(tǒng)中的中央處理單元(CPU)控制，也就是，每一個(gè)操作都必須經(jīng)由中央處理單元(CPU)才能完成。而直接存儲(chǔ)器存取模式則是由ATA/ATAPI主控制器(ATA/ATAPIHost Controller)與驅(qū)動(dòng)程序共同完成，兩者間的許多溝通與控制作業(yè)不再需要通過中央處理單元來管理，所以ATA/ATAPI接口元件在運(yùn)行時(shí)，不會(huì)像程序輸入/輸出模式會(huì)占住中央處理單元。但是，并不是每一個(gè)ATA/ATAPI接口元件都可以支持直接存儲(chǔ)器存取模式，因此當(dāng)計(jì)算機(jī)系統(tǒng)上執(zhí)行的軟件發(fā)出直接存儲(chǔ)器存取模式的讀寫指令(command)，而并行ATA接口元件12并不支持直接存儲(chǔ)器存取模式時(shí)，并行ATA接口元件12將中止該讀寫指令并回復(fù)錯(cuò)誤信息給串行ATA接口主機(jī)10，然后等待串行ATA接口主機(jī)10重新發(fā)一個(gè)程序輸入/輸出模式的讀寫指令進(jìn)行速度較慢的數(shù)據(jù)傳輸，而這樣的程序?qū)泶蠓档驼w系統(tǒng)效能的問題，而如何改善此常用方法的缺陷，將是本發(fā)明的主要目的。

發(fā)明內(nèi)容
為實(shí)現(xiàn)上述目的，本發(fā)明提供一種總線裝置，應(yīng)用于計(jì)算機(jī)系統(tǒng)中，該總線裝置包括總線主機(jī)，其根據(jù)由該計(jì)算機(jī)系統(tǒng)上運(yùn)行的軟件所發(fā)出的指令而進(jìn)行第一模式數(shù)據(jù)傳輸操作；橋接器，其以第一接口電連接于該總線主機(jī)，通過該第一接口而以第一傳輸協(xié)議來與該總線主機(jī)進(jìn)行該第一模式數(shù)據(jù)傳輸操作，并將該指令轉(zhuǎn)成修改后指令而以第二接口傳送出去；以及總線元件，電連接于該橋接器的該第二接口，其根據(jù)通過該第二接口送出的該修改后指令而以第二傳輸協(xié)議來與該橋接器進(jìn)行第二模式數(shù)據(jù)傳輸操作。
如上所述的總線裝置，其中該總線主機(jī)為串行高級(jí)技術(shù)附件總線主機(jī)，該總線元件為并行高級(jí)技術(shù)附件總線元件，而該總線主機(jī)根據(jù)該指令所進(jìn)行的該第一模式數(shù)據(jù)傳輸操作為直接存儲(chǔ)器存取模式數(shù)據(jù)傳輸操作。
如上所述的總線裝置，其中該橋接器通過該第一接口而以串行高級(jí)技術(shù)附件傳輸協(xié)議來與該總線主機(jī)進(jìn)行該直接存儲(chǔ)器存取模式數(shù)據(jù)傳輸操作，該修改后指令為將該指令中代表直接存儲(chǔ)器存取模式的一位由“1”改寫成“0”，使得該并行高級(jí)技術(shù)附件總線元件可根據(jù)該修改后指令而以并行高級(jí)技術(shù)附件傳輸協(xié)議來與該橋接器進(jìn)行程序輸入/輸出模式數(shù)據(jù)傳輸操作。
如上所述的總線裝置，其中該總線主機(jī)根據(jù)該指令所進(jìn)行的該第一模式數(shù)據(jù)傳輸操作為程序輸入/輸出模式數(shù)據(jù)傳輸操作，而該橋接器通過該第一接口而以串行高級(jí)技術(shù)附件傳輸協(xié)議來與該總線主機(jī)進(jìn)行該程序輸入/輸出模式數(shù)據(jù)傳輸操作，該修改后指令為將該指令中代表程序輸入/輸出模式的一位由“0”改寫成“1”，使得該并行高級(jí)技術(shù)附件總線元件可根據(jù)該修改后指令而以并行高級(jí)技術(shù)附件傳輸協(xié)議來與該橋接器進(jìn)行直接存儲(chǔ)器存取模式數(shù)據(jù)傳輸操作。
如上所述的總線裝置，其中該總線主機(jī)為并行高級(jí)技術(shù)附件總線主機(jī)，該總線元件為串行高級(jí)技術(shù)附件總線元件，而該總線主機(jī)根據(jù)該指令所進(jìn)行的該第一模式數(shù)據(jù)傳輸操作為直接存儲(chǔ)器存取模式數(shù)據(jù)傳輸操作。
如上所述的總線裝置，其中該橋接器通過該第一接口而以并行高級(jí)技術(shù)附件傳輸協(xié)議來與該總線主機(jī)進(jìn)行該直接存儲(chǔ)器存取模式數(shù)據(jù)傳輸操作，該修改后指令為將該指令中代表直接存儲(chǔ)器存取模式的一位由“1”改寫成“0”，使得該串行高級(jí)技術(shù)附件總線元件可根據(jù)該修改后指令而以串行高級(jí)技術(shù)附件傳輸協(xié)議來與該橋接器進(jìn)行程序輸入/輸出模式數(shù)據(jù)傳輸操作。
如上所述的總線裝置，其中該總線主機(jī)根據(jù)該指令所進(jìn)行的該第一模式數(shù)據(jù)傳輸操作為程序輸入/輸出模式數(shù)據(jù)傳輸操作。
如上所述的總線裝置，其中該橋接器通過該第一接口而以并行高級(jí)技術(shù)附件傳輸協(xié)議來與該總線主機(jī)進(jìn)行該程序輸入/輸出模式數(shù)據(jù)傳輸操作，該修改后指令為將該指令中代表程序輸入/輸出模式的一位由“0”改寫成“1”，使得該串行高級(jí)技術(shù)附件總線元件可根據(jù)該修改后指令而以串行高級(jí)技術(shù)附件傳輸協(xié)議來與該橋接器進(jìn)行直接存儲(chǔ)器存取模式數(shù)據(jù)傳輸操作。
如上所述的總線裝置，其中該總線主機(jī)為串行高級(jí)技術(shù)附件總線主機(jī)，而該總線元件為可支持ATAPI指令的個(gè)人計(jì)算機(jī)卡或存儲(chǔ)卡接口總線元件。
如上所述的總線裝置，其中該總線主機(jī)根據(jù)該指令所進(jìn)行的該第一模式數(shù)據(jù)傳輸操作為直接存儲(chǔ)器存取模式數(shù)據(jù)傳輸操作，而該橋接器通過該第一接口而以串行高級(jí)技術(shù)附件傳輸協(xié)議來與該總線主機(jī)進(jìn)行該直接存儲(chǔ)器存取模式數(shù)據(jù)傳輸操作，該修改后指令為將該指令中代表直接存儲(chǔ)器存取模式的一位由“1”改寫成“0”，使得該可支持ATAPI指令的個(gè)人計(jì)算機(jī)卡或存儲(chǔ)卡接口總線元件可根據(jù)該修改后指令而以個(gè)人計(jì)算機(jī)卡接口傳輸協(xié)議來與該橋接器進(jìn)行程序輸入/輸出模式數(shù)據(jù)傳輸操作。
如上所述的總線裝置，其中該總線主機(jī)根據(jù)該指令所進(jìn)行的該第一模式數(shù)據(jù)傳輸操作為程序輸入/輸出模式數(shù)據(jù)傳輸操作。
如上所述的總線裝置，其中該橋接器通過該第一接口而以串行高級(jí)技術(shù)附件傳輸協(xié)議來與該總線主機(jī)進(jìn)行該程序輸入/輸出模式數(shù)據(jù)傳輸操作，該修改后指令為將該指令中代表程序輸入/輸出模式的一位由“0”改寫成“1”，使得該可支持ATAPI指令的個(gè)人計(jì)算機(jī)卡或存儲(chǔ)卡接口總線元件可根據(jù)該修改后指令而以個(gè)人計(jì)算機(jī)卡接口傳輸協(xié)議來與該橋接器進(jìn)行直接存儲(chǔ)器存取模式數(shù)據(jù)傳輸操作。


圖1是常用常見的橋接芯片應(yīng)用于計(jì)算機(jī)系統(tǒng)中的架構(gòu)示意圖；圖2是根據(jù)本發(fā)明的關(guān)于總線裝置的功能模塊示意圖；圖3是根據(jù)本發(fā)明的關(guān)于總線裝置的第一較佳實(shí)施例功能模塊示意圖；圖4是根據(jù)本發(fā)明的關(guān)于總線裝置的第二較佳實(shí)施例功能模塊示意圖；圖5是根據(jù)本發(fā)明的關(guān)于總線裝置的第三較佳實(shí)施例功能模塊示意圖。
圖中標(biāo)號(hào)說明串行ATA接口主機(jī)10并行ATA接口元件12串行ATA轉(zhuǎn)并行ATA的橋接芯片11計(jì)算機(jī)系統(tǒng)2 總線主機(jī)20
橋接器21總線元件22第一接口211 第二接口212串行高級(jí)技術(shù)附件總線主機(jī)30 計(jì)算機(jī)系統(tǒng)3串行高級(jí)技術(shù)附件轉(zhuǎn)并行高級(jí)技術(shù)附件橋接器31并行高級(jí)技術(shù)附件總線元件32第一接口311 第二接口312并行高級(jí)技術(shù)附件總線主機(jī)40 計(jì)算機(jī)系統(tǒng)4并行高級(jí)技術(shù)附件轉(zhuǎn)串行高級(jí)技術(shù)附件橋接器41串行高級(jí)技術(shù)附件總線元件42第一接口411 第二接口412串行高級(jí)技術(shù)附件總線主機(jī)50 計(jì)算機(jī)系統(tǒng)5串行高級(jí)技術(shù)附件轉(zhuǎn)個(gè)人計(jì)算機(jī)卡接口橋接器51可支持ATAPI指令的個(gè)人計(jì)算機(jī)卡或存儲(chǔ)卡接口總線元件52第一接口511 第二接口51具體實(shí)施方式
請(qǐng)參考圖2，其為根據(jù)本發(fā)明的關(guān)于總線裝置的功能模塊示意圖，其主要是應(yīng)用于計(jì)算機(jī)系統(tǒng)2之中，而該總線裝置主要包含有總線主機(jī)20(通常整合于南橋芯片中，本圖未示出)、橋接器21以及總線元件22，其中總線主機(jī)20根據(jù)該計(jì)算機(jī)系統(tǒng)2上運(yùn)行的軟件所發(fā)出的指令而進(jìn)行第一模式數(shù)據(jù)傳輸操作，而橋接器21以第一接口211電連接于該總線主機(jī)20，通過該第一接口211而以第一傳輸協(xié)議來與該總線主機(jī)20進(jìn)行該第一模式數(shù)據(jù)傳輸操作，并將該指令轉(zhuǎn)成修改后指令而以第二接口212傳送至總線元件22，總線元件22便根據(jù)通過該第二接口212送出的該修改后指令而以第二傳輸協(xié)議來與該橋接器21進(jìn)行第二模式數(shù)據(jù)傳輸操作。
請(qǐng)參考圖3，其是根據(jù)本發(fā)明的關(guān)于總線裝置的第一較佳實(shí)施例功能模塊示意圖，其中上述總線主機(jī)20(通常整合于南橋芯片中，本圖未示出)以串行高級(jí)技術(shù)附件總線主機(jī)(Serial ATA host)30來完成，而上述橋接器21以串行高級(jí)技術(shù)附件轉(zhuǎn)并行高級(jí)技術(shù)附件橋接器(Serial ATA to Parallel ATABridge)31來完成，至于上述總線元件22則是一個(gè)并行高級(jí)技術(shù)附件總線元件(Parallel ATA Device)32，而在此例中，假如該并行高級(jí)技術(shù)附件總線元件32僅能支持程序輸入/輸出模式數(shù)據(jù)傳輸操作，而當(dāng)串行高級(jí)技術(shù)附件總線主機(jī)(Serial ATA host)30根據(jù)由該計(jì)算機(jī)系統(tǒng)3上運(yùn)行的軟件所發(fā)出的指令所進(jìn)行的該第一模式數(shù)據(jù)傳輸操作為直接存儲(chǔ)器存取模式數(shù)據(jù)傳輸操作時(shí)，本發(fā)明的橋接器31便可利用其第一接口311以串行高級(jí)技術(shù)附件傳輸協(xié)議來與該總線主機(jī)30進(jìn)行該直接存儲(chǔ)器存取模式數(shù)據(jù)傳輸操作，同時(shí)將該指令中代表直接存儲(chǔ)器存取模式的一位由“1”改寫成“0”而形成修改后指令，使得該并行高級(jí)技術(shù)附件總線元件32可根據(jù)該修改后指令而以并行高級(jí)技術(shù)附件傳輸協(xié)議來與該橋接器31的第二接口312進(jìn)行程序輸入/輸出模式數(shù)據(jù)傳輸操作。
另外，假如該并行高級(jí)技術(shù)附件總線元件32可支持直接存儲(chǔ)器存取模式數(shù)據(jù)傳輸操作，而即使串行高級(jí)技術(shù)附件總線主機(jī)(Serial ATA host)30根據(jù)由該計(jì)算機(jī)系統(tǒng)3上運(yùn)行的軟件所發(fā)出的指令所進(jìn)行的該第一模式數(shù)據(jù)傳輸操作為程序輸入/輸出模式數(shù)據(jù)傳輸操作時(shí)，本發(fā)明的橋接器31便可利用其第一接口311以串行高級(jí)技術(shù)附件傳輸協(xié)議來與該總線主機(jī)30進(jìn)行該程序輸入/輸出模式數(shù)據(jù)傳輸操作，同時(shí)將該指令中代表直接程序輸入/輸出模式的一位由“0”改寫成“1”而形成修改后指令，使得該并行高級(jí)技術(shù)附件總線元件32可根據(jù)該修改后指令而以并行高級(jí)技術(shù)附件傳輸協(xié)議來與該橋接器31的第二接口312進(jìn)行速度較快的直接存儲(chǔ)器存取模式數(shù)據(jù)傳輸操作。
如此一來，主機(jī)端并不需要考慮元件端可支持的傳輸協(xié)議種類來發(fā)出指令，因此不但可選擇使用效率較高的傳輸協(xié)議，而且不需等待主機(jī)端重新發(fā)指令來進(jìn)行傳輸模式的速度較慢的數(shù)據(jù)傳輸，而這樣的程序?qū)泶蠓档驼w系統(tǒng)效能的問題，進(jìn)而改善常用方法的缺陷，達(dá)到本發(fā)明的主要目的。
再參考圖4，其是根據(jù)本發(fā)明的關(guān)于總線裝置的第二較佳實(shí)施例功能模塊示意圖，其中上述總線主機(jī)20(通常整合于南橋芯片中，本圖未示出)以并行高級(jí)技術(shù)附件總線主機(jī)(Parallel ATA host)40來完成，而上述橋接器21以并行高級(jí)技術(shù)附件轉(zhuǎn)串行高級(jí)技術(shù)附件橋接器(Parallel ATA to SerialATA Bridge)41來完成，至于上述總線元件22則是一個(gè)串行高級(jí)技術(shù)附件總線元件(Serial ATA Device)42，而在此例中，假如該串行高級(jí)技術(shù)附件總線元件42僅能支持程序輸入/輸出模式數(shù)據(jù)傳輸操作，而當(dāng)并行高級(jí)技術(shù)附件總線主機(jī)40根據(jù)由該計(jì)算機(jī)系統(tǒng)4上運(yùn)行的軟件所發(fā)出的指令所進(jìn)行的該第一模式數(shù)據(jù)傳輸操作為直接存儲(chǔ)器存取模式數(shù)據(jù)傳輸操作時(shí)，本發(fā)明的橋接器41便可利用其第一接口411以并行高級(jí)技術(shù)附件傳輸協(xié)議來與該總線主機(jī)40進(jìn)行該直接存儲(chǔ)器存取模式數(shù)據(jù)傳輸操作，同時(shí)將該指令中代表直接存儲(chǔ)器存取模式的一位由“1”改寫成“0”而形成修改后指令，使得該串行高級(jí)技術(shù)附件總線元件42可根據(jù)該修改后指令而以串行高級(jí)技術(shù)附件傳輸協(xié)議來與該橋接器41的第二接口412進(jìn)行程序輸入/輸出模式數(shù)據(jù)傳輸操作。
另外，假如該串行高級(jí)技術(shù)附件總線元件42可支持直接存儲(chǔ)器存取模式數(shù)據(jù)傳輸操作，而即使并行高級(jí)技術(shù)附件總線主機(jī)40根據(jù)由該計(jì)算機(jī)系統(tǒng)4上運(yùn)行的軟件所發(fā)出的指令所進(jìn)行的該第一模式數(shù)據(jù)傳輸操作為程序輸入/輸出模式數(shù)據(jù)傳輸操作時(shí)，本發(fā)明的橋接器41便可利用其第一接口411以并行高級(jí)技術(shù)附件傳輸協(xié)議來與該總線主機(jī)40進(jìn)行該程序輸入/輸出模式數(shù)據(jù)傳輸操作，同時(shí)將該指令中代表直接程序輸入/輸出模式的一位由“0”改寫成“1”而形成修改后指令，使得該串行高級(jí)技術(shù)附件總線元件32可根據(jù)該修改后指令而以串行高級(jí)技術(shù)附件傳輸協(xié)議來與該橋接器41的第二接口412進(jìn)行速度較快的直接存儲(chǔ)器存取模式數(shù)據(jù)傳輸操作。
同樣的，如此本發(fā)明的主機(jī)端并不需要考慮元件端可支持的傳輸協(xié)議種類來發(fā)出指令，因此不但可選擇使用效率較高的傳輸協(xié)議，而且不需等待主機(jī)端重新發(fā)指令來進(jìn)行傳輸模式的速度較慢的數(shù)據(jù)傳輸，而這樣的程序?qū)泶蠓档驼w系統(tǒng)效能的問題，進(jìn)而改善常用方法的缺陷，達(dá)到本發(fā)明的主要目的。
同理，圖5是根據(jù)本發(fā)明的關(guān)于總線裝置的第三較佳實(shí)施例功能模塊示意圖，其中上述總線主機(jī)20(通常整合于南橋芯片中，本圖未示出)以串行高級(jí)技術(shù)附件總線主機(jī)(Serial ATA host)50來完成，而上述橋接器21以串行高級(jí)技術(shù)附件轉(zhuǎn)個(gè)人計(jì)算機(jī)卡接口橋接器(Serial ATA to PCMAIA cardBridge)51來完成，至于上述總線元件22則是可支持ATAPI指令的個(gè)人計(jì)算機(jī)卡(PCMAIA card)或存儲(chǔ)卡(例如compact flash card)接口總線元件52，而在此例中，假如該可支持ATAPI指令的個(gè)人計(jì)算機(jī)卡或存儲(chǔ)卡接口總線元件52僅能支持程序輸入/輸出模式數(shù)據(jù)傳輸操作，而當(dāng)串行高級(jí)技術(shù)附件總線主機(jī)(Serial ATA host)50根據(jù)由該計(jì)算機(jī)系統(tǒng)5上運(yùn)行的軟件所發(fā)出的指令所進(jìn)行的該第一模式數(shù)據(jù)傳輸操作為直接存儲(chǔ)器存取模式數(shù)據(jù)傳輸操作時(shí)，本發(fā)明的橋接器51便可利用其第一接口511以串行高級(jí)技術(shù)附件傳輸協(xié)議來與該總線主機(jī)50進(jìn)行該直接存儲(chǔ)器存取模式數(shù)據(jù)傳輸操作，同時(shí)將該指令中代表直接存儲(chǔ)器存取模式的一位由“1”改寫成“0”而形成修改后指令，使得該可支持ATAPI指令的個(gè)人計(jì)算機(jī)卡或存儲(chǔ)卡接口總線元件52可根據(jù)該修改后指令而以個(gè)人計(jì)算機(jī)卡接口傳輸協(xié)議來與該橋接器51的第二接口512進(jìn)行程序輸入/輸出模式數(shù)據(jù)傳輸操作。
另外，假如該可支持ATAPI指令的個(gè)人計(jì)算機(jī)卡或存儲(chǔ)卡接口總線元件52可支持直接存儲(chǔ)器存取模式數(shù)據(jù)傳輸操作，而即使串行高級(jí)技術(shù)附件總線主機(jī)50根據(jù)由該計(jì)算機(jī)系統(tǒng)5上運(yùn)行的軟件所發(fā)出的指令所進(jìn)行的該第一模式數(shù)據(jù)傳輸操作為程序輸入/輸出模式數(shù)據(jù)傳輸操作時(shí)，本發(fā)明的橋接器51便可利用其第一接口511以串行高級(jí)技術(shù)附件傳輸協(xié)議來與該總線主機(jī)50進(jìn)行該程序輸入/輸出模式數(shù)據(jù)傳輸操作，同時(shí)將該指令中代表直接程序輸入/輸出模式的一位由“0”改寫成“1”而形成修改后指令，使得該可支持ATAPI指令的個(gè)人計(jì)算機(jī)卡或存儲(chǔ)卡接口總線元件52可根據(jù)該修改后指令而以個(gè)人計(jì)算機(jī)卡接口傳輸協(xié)議來與該橋接器51的第二接口512進(jìn)行速度較快的直接存儲(chǔ)器存取模式數(shù)據(jù)傳輸操作。此外，上述的橋接器21我們可以串行高級(jí)技術(shù)附件轉(zhuǎn)快閃存儲(chǔ)卡接口橋接器(Serial ATA to CompactFlash Bridge)來完成，而上述總線元件22則可采用閃存接口總線元件(CFcard Device)，其技術(shù)手段都與上述相同，故在此不再贅述。
綜上所述，本發(fā)明技術(shù)手段中的主機(jī)端并不需要考慮元件端可支持的傳輸協(xié)議種類來發(fā)出指令，因此不但可選擇使用效率較高的傳輸協(xié)議，而且不需等待主機(jī)端重新發(fā)指令來進(jìn)行傳輸模式的速度較慢的數(shù)據(jù)傳輸，而這樣的程序?qū)泶蠓档驼w系統(tǒng)效能的問題，進(jìn)而改善常用方法的缺陷，達(dá)到發(fā)展本發(fā)明的主要目的。當(dāng)然，上述實(shí)例僅是為清楚說明本發(fā)明的技術(shù)手段，因此并不限定其主機(jī)端與元件端的數(shù)目或種類，因此凡是其它未脫離本發(fā)明所揭示的精神下所完成的等效改變或修飾，均應(yīng)包含在下述的權(quán)利要求范圍內(nèi)。
權(quán)利要求
1.一種總線裝置，應(yīng)用于計(jì)算機(jī)系統(tǒng)中，該總線裝置包括總線主機(jī)，其根據(jù)由該計(jì)算機(jī)系統(tǒng)上運(yùn)行的軟件所發(fā)出的指令而進(jìn)行第一模式數(shù)據(jù)傳輸操作；橋接器，其以第一接口電連接于該總線主機(jī)，通過該第一接口而以第一傳輸協(xié)議來與該總線主機(jī)進(jìn)行該第一模式數(shù)據(jù)傳輸操作，并將該指令轉(zhuǎn)成修改后指令而以第二接口傳送出去；以及總線元件，電連接于該橋接器的該第二接口，其根據(jù)通過該第二接口送出的該修改后指令而以第二傳輸協(xié)議來與該橋接器進(jìn)行第二模式數(shù)據(jù)傳輸操作。
2.如權(quán)利要求1所述的總線裝置，其中該總線主機(jī)為串行高級(jí)技術(shù)附件總線主機(jī)，該總線元件為并行高級(jí)技術(shù)附件總線元件，而該總線主機(jī)根據(jù)該指令所進(jìn)行的該第一模式數(shù)據(jù)傳輸操作為直接存儲(chǔ)器存取模式數(shù)據(jù)傳輸操作。
3.如權(quán)利要求2所述的總線裝置，其中該橋接器通過該第一接口而以串行高級(jí)技術(shù)附件傳輸協(xié)議來與該總線主機(jī)進(jìn)行該直接存儲(chǔ)器存取模式數(shù)據(jù)傳輸操作，該修改后指令為將該指令中代表直接存儲(chǔ)器存取模式的一位由“1”改寫成“0”，使得該并行高級(jí)技術(shù)附件總線元件可根據(jù)該修改后指令而以并行高級(jí)技術(shù)附件傳輸協(xié)議來與該橋接器進(jìn)行程序輸入/輸出模式數(shù)據(jù)傳輸操作。
4.如權(quán)利要求2所述的總線裝置，其中該總線主機(jī)根據(jù)該指令所進(jìn)行的該第一模式數(shù)據(jù)傳輸操作為程序輸入/輸出模式數(shù)據(jù)傳輸操作，而該橋接器通過該第一接口而以串行高級(jí)技術(shù)附件傳輸協(xié)議來與該總線主機(jī)進(jìn)行該程序輸入/輸出模式數(shù)據(jù)傳輸操作，該修改后指令為將該指令中代表程序輸入/輸出模式的一位由“0”改寫成“1”，使得該并行高級(jí)技術(shù)附件總線元件可根據(jù)該修改后指令而以并行高級(jí)技術(shù)附件傳輸協(xié)議來與該橋接器進(jìn)行直接存儲(chǔ)器存取模式數(shù)據(jù)傳輸操作。
5.如權(quán)利要求1所述的總線裝置，其中該總線主機(jī)為并行高級(jí)技術(shù)附件總線主機(jī)，該總線元件為串行高級(jí)技術(shù)附件總線元件，而該總線主機(jī)根據(jù)該指令所進(jìn)行的該第一模式數(shù)據(jù)傳輸操作為直接存儲(chǔ)器存取模式數(shù)據(jù)傳輸操作。
6.如權(quán)利要求5所述的總線裝置，其中該橋接器通過該第一接口而以并行高級(jí)技術(shù)附件傳輸協(xié)議來與該總線主機(jī)進(jìn)行該直接存儲(chǔ)器存取模式數(shù)據(jù)傳輸操作，該修改后指令為將該指令中代表直接存儲(chǔ)器存取模式的一位由“1”改寫成“0”，使得該串行高級(jí)技術(shù)附件總線元件可根據(jù)該修改后指令而以串行高級(jí)技術(shù)附件傳輸協(xié)議來與該橋接器進(jìn)行程序輸入/輸出模式數(shù)據(jù)傳輸操作。
7.如權(quán)利要求5所述的總線裝置，其中該總線主機(jī)根據(jù)該指令所進(jìn)行的該第一模式數(shù)據(jù)傳輸操作為程序輸入/輸出模式數(shù)據(jù)傳輸操作。
8.如權(quán)利要求7所述的總線裝置，其中該橋接器通過該第一接口而以并行高級(jí)技術(shù)附件傳輸協(xié)議來與該總線主機(jī)進(jìn)行該程序輸入/輸出模式數(shù)據(jù)傳輸操作，該修改后指令為將該指令中代表程序輸入/輸出模式的一位由“0”改寫成“1”，使得該串行高級(jí)技術(shù)附件總線元件可根據(jù)該修改后指令而以串行高級(jí)技術(shù)附件傳輸協(xié)議來與該橋接器進(jìn)行直接存儲(chǔ)器存取模式數(shù)據(jù)傳輸操作。
9.如權(quán)利要求1所述的總線裝置，其中該總線主機(jī)為串行高級(jí)技術(shù)附件總線主機(jī)，而該總線元件為可支持ATAPI指令的個(gè)人計(jì)算機(jī)卡或存儲(chǔ)卡接口總線元件。
10.如權(quán)利要求9所述的總線裝置，其中該總線主機(jī)根據(jù)該指令所進(jìn)行的該第一模式數(shù)據(jù)傳輸操作為直接存儲(chǔ)器存取模式數(shù)據(jù)傳輸操作，而該橋接器通過該第一接口而以串行高級(jí)技術(shù)附件傳輸協(xié)議來與該總線主機(jī)進(jìn)行該直接存儲(chǔ)器存取模式數(shù)據(jù)傳輸操作，該修改后指令為將該指令中代表直接存儲(chǔ)器存取模式的一位由“1”改寫成“0”，使得該可支持ATAPI指令的個(gè)人計(jì)算機(jī)卡或存儲(chǔ)卡接口總線元件可根據(jù)該修改后指令而以個(gè)人計(jì)算機(jī)卡接口傳輸協(xié)議來與該橋接器進(jìn)行程序輸入/輸出模式數(shù)據(jù)傳輸操作。
11.如權(quán)利要求9所述的總線裝置，其中該總線主機(jī)根據(jù)該指令所進(jìn)行的該第一模式數(shù)據(jù)傳輸操作為程序輸入/輸出模式數(shù)據(jù)傳輸操作。
12.如權(quán)利要求11所述的總線裝置，其中該橋接器通過該第一接口而以串行高級(jí)技術(shù)附件傳輸協(xié)議來與該總線主機(jī)進(jìn)行該程序輸入/輸出模式數(shù)據(jù)傳輸操作，該修改后指令為將該指令中代表程序輸入/輸出模式的一位由“0”改寫成“1”，使得該可支持ATAPI指令的個(gè)人計(jì)算機(jī)卡或存儲(chǔ)卡接口總線元件可根據(jù)該修改后指令而以個(gè)人計(jì)算機(jī)卡接口傳輸協(xié)議來與該橋接器進(jìn)行直接存儲(chǔ)器存取模式數(shù)據(jù)傳輸操作。
全文摘要
本發(fā)明提供一種應(yīng)用于計(jì)算機(jī)系統(tǒng)中的總線裝置，包括總線主機(jī)，根據(jù)由計(jì)算機(jī)系統(tǒng)上運(yùn)行的軟件發(fā)出的指令而進(jìn)行第一模式數(shù)據(jù)傳輸操作；橋接器，以第一接口電連接于總線主機(jī)，通過第一接口以第一傳輸協(xié)議來與總線主機(jī)進(jìn)行第一模式數(shù)據(jù)傳輸操作，并將指令轉(zhuǎn)成修改后指令而以第二接口傳送出去；以及總線元件，電連接于橋接器的第二接口，根據(jù)通過第二接口送出的修改后指令而以第二傳輸協(xié)議與橋接器進(jìn)行第二模式數(shù)據(jù)傳輸操作。本發(fā)明的主機(jī)端不需考慮元件端支持的傳輸協(xié)議種類而發(fā)出指令，因此不但可使用效率較高的傳輸協(xié)議，而且不需等待主機(jī)端重新發(fā)指令來進(jìn)行傳輸模式的速度較慢的數(shù)據(jù)傳輸，從而解決了該程序帶來的大幅降低整體系統(tǒng)效能的問題。
文檔編號(hào)G06F13/38GK1702641SQ20051008740
公開日2005年11月30日 申請(qǐng)日期2005年7月21日 優(yōu)先權(quán)日2005年7月21日
發(fā)明者王嘉豪, 賴彥伯 申請(qǐng)人:威盛電子股份有限公司