專利名稱：使能/禁止控制simd處理器切片的方法和設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及控制單指令，多數(shù)據(jù)(SIMD)處理流水線的方法和設(shè)備。
背景技術(shù)：
近年來(lái)，由于刀鋒(cutting-edge)計(jì)算機(jī)應(yīng)用涉及實(shí)時(shí)，多媒體功能，所以存在永不滿足的對(duì)更快速計(jì)算機(jī)處理數(shù)據(jù)吞吐率的需求。由于圖形應(yīng)用需要在相對(duì)短時(shí)間段內(nèi)進(jìn)行這種大量數(shù)據(jù)訪問(wèn)，數(shù)據(jù)計(jì)算和數(shù)據(jù)操作以實(shí)現(xiàn)期望的可見(jiàn)結(jié)果，所以在各種應(yīng)用中，圖形應(yīng)用對(duì)處理系統(tǒng)有最高的要求。這些應(yīng)用需要非?？焖俚奶幚硭俣龋缑棵朐S多千兆位的數(shù)據(jù)。雖然某些處理系統(tǒng)使用單處理器實(shí)現(xiàn)快速處理速度，但是其它則使用多處理器體系結(jié)構(gòu)實(shí)現(xiàn)。在多處理器系統(tǒng)中，多個(gè)子處理器能夠并行(或至少一致)地操作以實(shí)現(xiàn)期望的處理結(jié)果。
在經(jīng)歷變化的等待時(shí)間數(shù)據(jù)路徑的深流水線SIMD處理器中，標(biāo)量和向量(SIMD)的存在操作可以復(fù)雜化數(shù)據(jù)相關(guān)性檢查。SIMD處理器可以執(zhí)行許多操作和/或指令，其中每個(gè)具有其自身的和可能不同的等待時(shí)間。例如，Intel IA-32 SSE指令集使用不同指令進(jìn)行標(biāo)量和SIMD計(jì)算/操作。標(biāo)量操作使用相同寄存器但是始終使用相同切片(slice)。如果目的寄存器的未使用切片字必須保持不變，則大大增加了適當(dāng)流水線操作和數(shù)據(jù)傳遞的復(fù)雜度。
此外，SIMD處理器包含多個(gè)級(jí)段，其中每個(gè)級(jí)段可以同時(shí)執(zhí)行其操作，并且設(shè)法在其目的寄存器中放置結(jié)果。當(dāng)流水線中的兩個(gè)或更多操作使相同目的寄存器具有不同未使用切片時(shí)，數(shù)據(jù)相關(guān)性檢查變得更加復(fù)雜。當(dāng)遇到寫后寫(WAW)或?qū)懞笞x(RAW)相關(guān)性時(shí)，停止條件可能惡化。由于每個(gè)切片具有不同相關(guān)性，所以RAW相關(guān)性尤其有問(wèn)題。
與未使用切片的相關(guān)性檢查相關(guān)的復(fù)雜度可以通過(guò)讀取要發(fā)出指令的目的寄存器(操作數(shù))(例如，源寄存器)及不經(jīng)修改地流水線化未使用切片的數(shù)據(jù)來(lái)解決。不幸的是，這需要讀取目的寄存器的附加硬件并且可能導(dǎo)致停止的增加。這是由于目的操作數(shù)(以及源操作數(shù))可能具有RAW相關(guān)性。此外，當(dāng)不經(jīng)修改地流水線化未使用切片的數(shù)據(jù)時(shí)，難以實(shí)現(xiàn)節(jié)能。
可以解決與未使用切片的相關(guān)性檢查相關(guān)的復(fù)雜度的另一種方式是把指令的發(fā)行延遲或停轉(zhuǎn)一段足夠時(shí)間以便流水線中的多數(shù)操作(具有相同目的寄存器)完成其寫回階段。不幸的是，這可能導(dǎo)致顯著的性能退化。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一或多個(gè)實(shí)施例，為分別使能和禁止SIMD切片而沒(méi)有性能退化，提供靈活性(例如，等待時(shí)間和/或吞吐率)。這個(gè)功能最好通過(guò)使能標(biāo)記來(lái)提供。存在可以實(shí)現(xiàn)使能標(biāo)志的若干方式，例如(i)在每個(gè)SIMD指令中嵌入使能標(biāo)志；(ii)由每個(gè)SIMD指令之前或之后加入的前綴或后綴控制指令指定使能標(biāo)志(如果沒(méi)有前綴/后綴控制指令存在，則使能全部切片)；(iii)提供存儲(chǔ)一組使能標(biāo)志的控制寄存器(使用嵌入指令代碼或前綴/后綴控制指令選擇標(biāo)志，并且使用加載或移動(dòng)指令動(dòng)態(tài)修改)；及(iv)上述的組合。
通過(guò)使用使能標(biāo)志控制針對(duì)SIMD切片的時(shí)鐘信號(hào)，實(shí)現(xiàn)節(jié)電?？梢匀缤率鰧?shí)現(xiàn)數(shù)據(jù)傳遞相關(guān)性檢查單元檢測(cè)要發(fā)出指令的源寄存器和每個(gè)流水線級(jí)段中操作的目的寄存器之間的數(shù)據(jù)相關(guān)性。如果相關(guān)性存在并且結(jié)果仍無(wú)效，則停止指令發(fā)出。如果相關(guān)性存在并且結(jié)果有效，則向要發(fā)出的指令的操作數(shù)傳遞結(jié)果。然而，最好單獨(dú)控制每個(gè)切片的結(jié)果的傳遞以便避免停轉(zhuǎn)。
根據(jù)本發(fā)明的一或多個(gè)實(shí)施例，方法和設(shè)備設(shè)置為響應(yīng)指定周期內(nèi)一或多個(gè)使能標(biāo)志，禁止SIMD處理流水線的至少某些數(shù)據(jù)路徑處理電路，該流水線中處理電路被組織成切片和級(jí)段的矩陣。最好是，禁止步驟包含響應(yīng)使能標(biāo)志中的相應(yīng)標(biāo)志獨(dú)立禁止處理電路。
例如，禁止步驟可以包含響應(yīng)使能標(biāo)志的狀態(tài)而中斷對(duì)相應(yīng)處理電路的時(shí)鐘信號(hào)。
可選地或另外，禁止步驟可以包含根據(jù)使能標(biāo)志阻止來(lái)自相應(yīng)處理電路的相應(yīng)數(shù)據(jù)結(jié)果被寫入到一或多個(gè)目的寄存器。禁止特征的另一個(gè)擴(kuò)展是使得能夠向流水線的源操作數(shù)傳遞處理電路的至少某些結(jié)果。
最好是，禁止和/或傳遞步驟在逐個(gè)周期地執(zhí)行。
在相關(guān)性檢查的情形中，禁止步驟最好基于相關(guān)性檢查電路的確定和使能標(biāo)志，相關(guān)性檢查電路可以確定仍進(jìn)入流水線的切片的指令的任何操作數(shù)是否取決于處理電路的任何數(shù)據(jù)結(jié)果。
當(dāng)結(jié)合附圖對(duì)本發(fā)明進(jìn)行描述時(shí)，本領(lǐng)域技術(shù)人員將明白其它方面，特征，優(yōu)點(diǎn)等等。


出于說(shuō)明本發(fā)明的各種方面的目的，以附圖形式示出當(dāng)前優(yōu)選的方式，然而，可以理解本發(fā)明不局限于示出的具體方案和手段。
圖1是說(shuō)明可以根據(jù)本發(fā)明的一或多個(gè)方面進(jìn)行調(diào)整的處理系統(tǒng)的結(jié)構(gòu)的模塊圖；圖2是說(shuō)明適用于圖1的處理系統(tǒng)和/或這里的其它實(shí)施例的SIMD處理流水線的模塊圖；圖3是說(shuō)明使能標(biāo)志和圖2的處理流水線和/或這里的其它實(shí)施例的操作之間的關(guān)系的真值表的框圖；圖4是說(shuō)明適用于圖1的處理系統(tǒng)和/或這里的其它實(shí)施例的可選SIMD處理流水線的模塊圖；圖5是說(shuō)明使能標(biāo)志可以通過(guò)解碼包含使能/禁止信息的SIMD指令來(lái)調(diào)用的模塊圖；圖6是說(shuō)明使能標(biāo)志可以通過(guò)解碼包含與SIMD指令相關(guān)的使能/禁止信息的SIMD控制指令來(lái)調(diào)用的模塊圖；圖7是說(shuō)明使能標(biāo)志可以通過(guò)解碼SIMD指令和使用其中使能/禁止信息選擇和/或改變預(yù)定位來(lái)調(diào)用的模塊圖；圖8是說(shuō)明使能標(biāo)志可以通過(guò)解碼SIMD指令和使用其中使能/禁止信息選擇預(yù)定使能標(biāo)志來(lái)調(diào)用的模塊圖；圖9是說(shuō)明適用于圖1的處理系統(tǒng)和/或這里的其它實(shí)施例的傳遞電路的模塊圖；圖10是說(shuō)明目的寄存器的內(nèi)容和使用圖9和/或這里的其它實(shí)施例的使能標(biāo)志和傳遞電路控制的傳遞操作數(shù)的表；圖11是說(shuō)明具有可以根據(jù)本發(fā)明的一或多個(gè)方面來(lái)調(diào)整的兩個(gè)或更多子處理器的多處理系統(tǒng)的結(jié)構(gòu)的模塊圖；圖12是說(shuō)明可以被用來(lái)實(shí)現(xiàn)本發(fā)明的一或多個(gè)其它方面的最優(yōu)處理器單元(PE)的框圖；圖13是說(shuō)明可以根據(jù)本發(fā)明的一或多個(gè)其它方面來(lái)調(diào)整的圖12的系統(tǒng)的示例性子處理單元(SPU)的結(jié)構(gòu)的框圖；及圖14是說(shuō)明可以根據(jù)本發(fā)明的一或多個(gè)其它方面來(lái)調(diào)整的圖12的系統(tǒng)的示例性處理單元(PU)的結(jié)構(gòu)的框圖。
具體實(shí)施例方式
參照附圖，其中類似附圖標(biāo)記指示類似單元，圖1中示出了適于執(zhí)行本發(fā)明的一或多個(gè)特征的處理系統(tǒng)100的至少一部分。出于簡(jiǎn)潔和清晰的目的，圖1的模塊圖在這里將被稱作和描述為如圖所示的設(shè)備100，然而，可以理解，描述可以容易地被應(yīng)用于具有相同作用的方法的各個(gè)方面。
裝置100最好包含處理器102，本地存儲(chǔ)器104，主存儲(chǔ)器106(例如，DRAM)和總線108。處理器102可以使用能向系統(tǒng)存儲(chǔ)器106請(qǐng)求數(shù)據(jù)，并且操作數(shù)據(jù)以實(shí)現(xiàn)期望結(jié)果的任何已知技術(shù)來(lái)實(shí)現(xiàn)。例如，處理器102可以使用能執(zhí)行軟件和/或固件、包含標(biāo)準(zhǔn)微處理器，分布式微處理器等等的任何已知微處理器實(shí)現(xiàn)。如下所述，處理器102最好使用處理流水線實(shí)現(xiàn)。例如，一或多個(gè)處理器102可以是能請(qǐng)求和操作包含灰度信息，色彩信息，紋理數(shù)據(jù)，多邊形信息，視頻幀信息等等，例如像素?cái)?shù)據(jù)的數(shù)據(jù)的圖形處理器。
本地存儲(chǔ)器104位于處理器102附近，使得處理器可以執(zhí)行程序代碼，以及另外在與系統(tǒng)存儲(chǔ)器106相對(duì)的本地存儲(chǔ)器104內(nèi)操作數(shù)據(jù)。本地存儲(chǔ)器104可以是或不是傳統(tǒng)硬件高速緩沖存儲(chǔ)器。因?yàn)槠瑑?nèi)空間受限制，所以本地存儲(chǔ)器104的大小可能比系統(tǒng)存儲(chǔ)器106小很多。處理器102最好提供數(shù)據(jù)訪問(wèn)請(qǐng)求，以通過(guò)總線108把系統(tǒng)存儲(chǔ)器106的數(shù)據(jù)(可包含程序數(shù)據(jù))復(fù)制到用于程序處理和數(shù)據(jù)操作的本地存儲(chǔ)器104。利于數(shù)據(jù)訪問(wèn)的機(jī)構(gòu)最好使用存儲(chǔ)器接口110內(nèi)的直接存儲(chǔ)器存取控制器DMAC實(shí)現(xiàn)。
根據(jù)本發(fā)明的一或多個(gè)實(shí)施例，處理器102可以通過(guò)把來(lái)自主存儲(chǔ)器106的可執(zhí)行代碼復(fù)制到本地存儲(chǔ)器104(通過(guò)MIF 110)來(lái)執(zhí)行軟件程序，并且運(yùn)行本地存儲(chǔ)器104內(nèi)的軟件程序。因?yàn)楸镜卮鎯?chǔ)器104可以相對(duì)較小(例如256KB)，所以可能期望允許部分軟件程序(與整個(gè)程序相反)和任何相關(guān)數(shù)據(jù)被復(fù)制到本地存儲(chǔ)器104并且被執(zhí)行。這需要某個(gè)機(jī)構(gòu)，其被用來(lái)控制和管理移動(dòng)部分軟件程序到本地存儲(chǔ)器，執(zhí)行部分程序，函數(shù)調(diào)用等等。
參照?qǐng)D2，處理器102最好使用處理流水線實(shí)現(xiàn)，其中邏輯指令以流水線方式處理。流水線可以被分成任何數(shù)量的切片(所示四個(gè))和處理指令的任何數(shù)量的級(jí)段(所示三個(gè)級(jí)段)。流水線通常包括獲取一或多個(gè)指令，解碼指令，檢查指令間的相關(guān)性，發(fā)出指令和執(zhí)行指令。在這點(diǎn)上，處理器102可以包含指令緩沖器，指令解碼電路，相關(guān)性檢查電路，指令發(fā)出電路及執(zhí)行級(jí)段。
處理流水線可以由組織成切片(切片0，切片1，切片2，切片3...)和級(jí)段(級(jí)段0，級(jí)段1，級(jí)段2...)的矩陣的多個(gè)數(shù)據(jù)路徑處理電路120組成。根據(jù)SIMD處理技術(shù)，切片從一或多個(gè)源寄存器122接收數(shù)據(jù)操作數(shù)，根據(jù)SIMD指令處理數(shù)據(jù)，并且把數(shù)據(jù)操作的結(jié)果寫入到一或多個(gè)目的寄存器124。應(yīng)當(dāng)注意，根據(jù)處理電路120內(nèi)的算術(shù)邏輯單元的結(jié)構(gòu)和流水線內(nèi)執(zhí)行的特定編程指令，可以把結(jié)果寫入到流水線的特定級(jí)段(或其特定周期)的目的寄存器124。如果特定級(jí)段的結(jié)果就緒(即，操作完成)，則結(jié)果穿過(guò)流水線中的任何剩余級(jí)段，直至寄存器寫回級(jí)段?？蛇x地，結(jié)果可以被臨時(shí)保存，直到寫回周期。
處理器102最好包含存儲(chǔ)部件，其包括多個(gè)存儲(chǔ)單元EF0，EF1，EF2...，其中每個(gè)處理級(jí)段均有一個(gè)單元與之相關(guān)。存儲(chǔ)單元保存多個(gè)使能標(biāo)志126，最好組織成相應(yīng)集合。因而，每組使能標(biāo)志126在特定處理周期內(nèi)與處理流水線的一個(gè)級(jí)段相關(guān)。例如，在指定處理周期中，EF0內(nèi)的使能標(biāo)志126可以與處理流水線的級(jí)段0相關(guān)，EF1內(nèi)的使能標(biāo)志126可以與處理流水線1的級(jí)段1相關(guān)，并且EF2內(nèi)的使能標(biāo)志126可以與處理流水線的級(jí)段2相關(guān)。在下一個(gè)處理周期中，EF2內(nèi)的使能標(biāo)志126將被丟棄或?qū)⑶斑M(jìn)到下一個(gè)處理級(jí)段(如果下一個(gè)級(jí)段存在)，EF1內(nèi)的使能標(biāo)志126將前進(jìn)到EF2并且EF0內(nèi)的使能標(biāo)志126將前進(jìn)到EF1。因?yàn)閷⒃谙挛闹懈敿?xì)地討論，所以新的使能標(biāo)志126組將結(jié)合發(fā)出到流水線的新SIMD指令被輸入到EF0。例如，單元EF0，EF1，EF2，...可以是能在流水線的指定級(jí)段保存切片的每個(gè)處理電路120的一或多個(gè)信息位的硬件寄存器，鎖存器等等。
根據(jù)本發(fā)明的一或多個(gè)實(shí)施例，至少某些處理電路120用以在指定周期內(nèi)響應(yīng)一或多個(gè)使能標(biāo)志126至少部分地禁止操作。
現(xiàn)在參考圖3，其是說(shuō)明使能標(biāo)志126和處理流水線的切片之間的關(guān)系的真值表。例如，假定EF0內(nèi)的使能標(biāo)志126為0，0，0，0，則級(jí)段0的切片0，切片1，切片2和切片3內(nèi)的處理電路120優(yōu)選地在指定周期內(nèi)被至少部分地禁止。如果使能標(biāo)志126為0，0，0，1，則優(yōu)選地，級(jí)段0的切片3的處理電路120被使能，而該級(jí)段的其它處理電路120優(yōu)選地被禁止。如果使能標(biāo)志126為0，0，1，0，則優(yōu)選地，級(jí)段0的切片2的處理電路120被使能，而該級(jí)段的其它處理電路120優(yōu)選地被禁止。關(guān)于其它使能標(biāo)志126的組合可以容易地確定類似關(guān)系。通過(guò)這種方式，響應(yīng)相應(yīng)使能標(biāo)志126，處理電路120可以被獨(dú)立禁止(至少部分地)。
參照?qǐng)D4，盡管響應(yīng)使能標(biāo)志126而進(jìn)行處理電路120的部分或全部禁止的數(shù)字硬件的適當(dāng)實(shí)現(xiàn)有許多，但是一個(gè)可能性是，處理電路120可以包含用于在指定周期內(nèi)響應(yīng)使能標(biāo)志126的狀態(tài)(例如，邏輯真，假)而部分或全部禁止處理電路120的禁止終端(或等價(jià)輸入單元)。在這點(diǎn)上，最好SIMD處理流水線包含控制邏輯和數(shù)據(jù)路徑邏輯?？刂七壿嫯a(chǎn)生響應(yīng)在指定處理電路120中執(zhí)行的操作類型，并且控制指定電路120的處理行為的一或多個(gè)控制信號(hào)。控制信號(hào)可以包含處理電路120的各個(gè)部分的時(shí)鐘選通信號(hào)，使能信號(hào)等等。使能標(biāo)志126可以用一或多個(gè)控制信號(hào)邏輯選通(例如，進(jìn)行與操作)以部分或完全禁止處理電路120。可選或另外地，處理電路120可以包含選通時(shí)鐘輸入，其中使能標(biāo)志126的狀態(tài)選通時(shí)鐘信號(hào)到該處理電路120以便在指定周期內(nèi)禁止處理。這可以通過(guò)用時(shí)鐘信號(hào)選通被選通使能標(biāo)志126與控制信號(hào)的結(jié)果來(lái)實(shí)現(xiàn)。
使能/禁止流水線的相應(yīng)切片的能力增加了用于某些操作，例如標(biāo)量操作的寄存器的表面數(shù)量，并且允許在指定級(jí)段使用相對(duì)少的SIMD指令在每個(gè)切片內(nèi)進(jìn)行不同操作。
如將在下文中更詳細(xì)地討論的，使能標(biāo)志126可以在指定工作周期內(nèi)使能或禁止特定處理電路120向目的寄存器124傳送處理結(jié)果的能力。
有利的是，選通單個(gè)處理電路120的時(shí)鐘的能力允許大量節(jié)電而無(wú)需消極影響處理吞吐率。
現(xiàn)在參考圖5，其是說(shuō)明使能標(biāo)志和SIMD指令之間的關(guān)系的模塊圖。最好是，每組使能標(biāo)志126與相應(yīng)SIMD指令相關(guān)。如圖5的圖解，一組使能標(biāo)志126可以被包含在SIMD指令內(nèi)并且在解碼操作期間被提取。一旦被提取，則使能標(biāo)志126可以在向處理流水線發(fā)出SIMD操作時(shí)被傳送到存儲(chǔ)單元EF0。此后，在后續(xù)處理周期內(nèi)，與該SIMD指令相關(guān)的使能標(biāo)志126最好前進(jìn)到相繼存儲(chǔ)單元EF1，EF2等等。
參照?qǐng)D6，使能標(biāo)志126可以被包含在與相應(yīng)SIMD指令相關(guān)的SIMD控制指令內(nèi)。SIMD控制指令可以在SIMD指令前面或后面(即，充當(dāng)前綴或后綴)?？梢栽诮獯a處理期間通過(guò)經(jīng)由提取邏輯激活使能標(biāo)志來(lái)由SIMD控制指令產(chǎn)生使能標(biāo)志126。例如，一部分SIMD控制指令可以包含表示使能標(biāo)志126的4位，其在解碼處理期間被輸入到提取邏輯。另一部分SIMD控制指令可以在解碼處理期間被用來(lái)激活或選通提取邏輯內(nèi)的位以產(chǎn)生使能標(biāo)志126。在可選實(shí)施例中，來(lái)自SIMD控制指令的使能標(biāo)志126的提取處理可以使用考慮在這里公開(kāi)內(nèi)容的本領(lǐng)域技術(shù)人員所知道的任何其它技術(shù)實(shí)現(xiàn)。
參照?qǐng)D7，可以響應(yīng)缺省位或來(lái)從SIMD指令解碼的信息來(lái)產(chǎn)生使能標(biāo)志126。例如，如果SIMD指令包含使能標(biāo)志126，則可以通過(guò)選擇邏輯選擇此。另一方面，如果SIMD指令不包含使能標(biāo)志126，則缺省位(例如，1，1，1，1)可產(chǎn)生使能標(biāo)志126。通過(guò)其它例子，如果存在與SIMD指令相關(guān)的SIMD控制指令，則使能標(biāo)志126可以從SIMD控制指令獲得。如果SIMD指令其中包含使能標(biāo)志126，則使能標(biāo)志126可以從SIMD指令自身獲得。另外，使能標(biāo)志126可以從缺省位獲得。
參照?qǐng)D8，可以響應(yīng)從SIMD控制指令或SIMD指令自身解碼的信息產(chǎn)生使能標(biāo)志126，其中信息被用來(lái)選擇使能標(biāo)志126N的預(yù)定組。例如，處理器102可以包含控制寄存器，其包含多組使能標(biāo)志126，例如組0，組1，組2，...組N。來(lái)自控制寄存器的使能標(biāo)志126組可以與選擇邏輯通信。從SIMD控制指令或SIMD指令獲得的信息可以被輸入到選擇邏輯，以便選擇N組使能標(biāo)志126中的一組。例如，選擇邏輯可以表示簡(jiǎn)單選通功能或復(fù)用器電路。
考慮這里的公開(kāi)的本領(lǐng)域的技術(shù)人員將理解，使能標(biāo)志可以根據(jù)任何一個(gè)以上討論的技術(shù)或其組合產(chǎn)生。
現(xiàn)在參考圖9，其是圖解適于實(shí)現(xiàn)使結(jié)果中所使用的切片字從處理電路120傳遞到一或多個(gè)源操作數(shù)的功能的電路結(jié)構(gòu)的例子的模塊圖。在本發(fā)明的這個(gè)實(shí)施例中，處理器102可以包含充當(dāng)傳遞電路以便根據(jù)使能標(biāo)志126把結(jié)果中所使用的切片字從相應(yīng)處理電路120傳遞到一或多個(gè)源操作數(shù)的控制電路132和/或數(shù)據(jù)路徑電路134。應(yīng)當(dāng)注意，傳遞電路可以單獨(dú)或結(jié)合圖2和/或4的結(jié)構(gòu)使用，使得禁止把結(jié)果中未使用切片字從處理電路120寫入到目的寄存器124的附加功能也可以被實(shí)現(xiàn)。
控制電路132最好從相關(guān)性檢查電路130接收使能標(biāo)志126和結(jié)果?？刂齐娐?32可以使用多個(gè)門實(shí)現(xiàn)，以便產(chǎn)生每個(gè)切片的相應(yīng)傳遞控制信號(hào)136。相應(yīng)傳遞控制信號(hào)136被輸入到專用于每個(gè)切片的數(shù)據(jù)路徑電路134的相應(yīng)部分。數(shù)據(jù)路徑電路134用以根據(jù)使能標(biāo)志126傳遞所使用的切片字到一或多個(gè)源操作數(shù)。例如，數(shù)據(jù)路徑電路134的每個(gè)部分可以使用一或多個(gè)復(fù)用器(或選擇器)實(shí)現(xiàn)，其中每個(gè)復(fù)用器的輸入(入)可以包含一或多個(gè)(i)流水線的每個(gè)(或至少一個(gè))級(jí)段的結(jié)果；及(ii)來(lái)自源寄存器122的數(shù)據(jù)。
相關(guān)性檢查電路130被用以確定仍進(jìn)入流水線的切片的指令的任何操作數(shù)是否依賴流水線內(nèi)處理電路120的任何數(shù)據(jù)結(jié)果。當(dāng)存在未使用切片字時(shí)，相關(guān)性為假，并且當(dāng)在指定處理電路120的結(jié)果中存在使用的切片字時(shí)，相關(guān)性是真。相關(guān)性檢查電路130通過(guò)處理流水線的每個(gè)級(jí)段(級(jí)段0結(jié)果，級(jí)段1結(jié)果等等)的相應(yīng)檢查結(jié)果，提供這個(gè)確定結(jié)果。這種檢查結(jié)果最好針對(duì)每個(gè)級(jí)段內(nèi)的使能標(biāo)志126選通，以便終止任何假相關(guān)性并且保持任何真相關(guān)性。選通結(jié)果最好被輸入到切片邏輯，以便產(chǎn)生傳遞控制信號(hào)136，其用于逐個(gè)周期地選擇每個(gè)切片的最早流水線級(jí)段中的最近有效結(jié)果。
數(shù)據(jù)路徑電路134(例如，選擇器或復(fù)用器)基于傳遞控制信號(hào)136選擇最近結(jié)果，并且把它傳送到每個(gè)切片的源操作數(shù)。如果在一或多個(gè)切片中不存在相關(guān)性(真)，則從源寄存器122讀取的數(shù)據(jù)被選擇，并且被傳送到該切片的源操作數(shù)。最好是，傳遞電路(控制電路132和/或數(shù)據(jù)路徑電路134)用以逐個(gè)切片地(換言之，針對(duì)每個(gè)切片獨(dú)立地)選擇數(shù)據(jù)并且將其傳送到源操作數(shù)。
參照?qǐng)D10，圖解了傳遞電路怎樣被用來(lái)控制向源操作數(shù)傳遞處理結(jié)果的例子。針對(duì)這個(gè)例子的目的，假定要發(fā)出到處理流水線的指令包含操作數(shù)，其與通過(guò)處理流水線內(nèi)的處理電路120執(zhí)行的一或多個(gè)操作的結(jié)果相關(guān)。也假定所圖解的情況涉及高度復(fù)雜數(shù)據(jù)相關(guān)性的情況，例如其中相同目的寄存器被用于在級(jí)段0，1，2和3中執(zhí)行的全部操作。
假定目的寄存器124的內(nèi)容最初是A，B，C，D。在級(jí)段3，使能標(biāo)志為0，0，0，1，其允許切片3(E)的處理電路120的結(jié)果被寫入目的寄存器124。在級(jí)段2，使能標(biāo)志為1，0，0，0，其允許切片0(F)的處理電路120的結(jié)果被寫入目的寄存器124。在級(jí)段1，使能標(biāo)志126為0，1，0，0，其允許切片1(G)的處理電路120的結(jié)果被寫入目的寄存器124。在級(jí)段0，使能標(biāo)志126為1，1，0，0，其允許切片0和切片1(H和I，分別地)中的處理電路120的結(jié)果被寫入目的寄存器124。
在每個(gè)周期的結(jié)束，每個(gè)級(jí)段的操作(和使能標(biāo)志)執(zhí)行到下一個(gè)級(jí)段(即，級(jí)段0-＞級(jí)段1-＞級(jí)段2-＞級(jí)段3等等)。
基于使能標(biāo)志126，結(jié)果的使用切片字在寫回階段則被寫入到目的寄存器124。結(jié)果中的未使用切片字是不確定的，并且在寫回階段期間不被寫入到目的寄存器124。
如果操作在這些或較早級(jí)段被完成(即，結(jié)果就緒)，則最好執(zhí)行下列操作(i)對(duì)于切片0，H被從級(jí)段0傳遞到源操作數(shù)，(ii)對(duì)于切片1，I被從級(jí)段0傳遞到源操作數(shù)；(iii)對(duì)于切片2，C被從源寄存器122讀取并且選擇用于源操作數(shù)；及(iv)對(duì)于切片3，E被從級(jí)段3傳遞到源操作數(shù)。如果在至少級(jí)段0和級(jí)段3中的操作未完成，則停止指令發(fā)出。在級(jí)段2(F)處的切片0的結(jié)果和在級(jí)段1(G)處的切片1的結(jié)果是傳遞的候選。實(shí)際上，由于在級(jí)段0的結(jié)果是最近的，所以在級(jí)段0(H，I)處而不是在級(jí)段1和級(jí)段2處的切片0和切片1的結(jié)果被傳遞到源操作數(shù)。把流水線的使用切片傳遞到源操作數(shù)(和不傳遞未使用切片)的能力避免不必要的停轉(zhuǎn)。
圖11是適于實(shí)現(xiàn)這里討論的特征和本發(fā)明的一或多個(gè)其它實(shí)施例的多處理系統(tǒng)100A的模塊圖。系統(tǒng)100A包含與本地存儲(chǔ)器104A-D相關(guān)的多個(gè)處理器102A-D，和通過(guò)總線108互連的共享存儲(chǔ)器106。這里共享存儲(chǔ)器106也可以被稱作主存儲(chǔ)器或系統(tǒng)存儲(chǔ)器。盡管通過(guò)例子圖解了四個(gè)處理器102，但是可以在不偏離本發(fā)明的宗旨和范圍的前提下使用任何數(shù)量。每個(gè)處理器102可以有相似構(gòu)造或不同構(gòu)造。
本地存儲(chǔ)器104最好位于與其相應(yīng)處理器102相同的芯片(相同半導(dǎo)體基底)上；然而，本地存儲(chǔ)器104最好不是其中不存在實(shí)現(xiàn)硬件高速緩沖存儲(chǔ)器功能的片上或芯片外硬件高速緩存電路，高速緩存寄存器，高速緩沖存儲(chǔ)器控制器等等的傳統(tǒng)硬件高速緩沖存儲(chǔ)器。
處理器102最好提供數(shù)據(jù)訪問(wèn)請(qǐng)求，以通過(guò)總線108把系統(tǒng)存儲(chǔ)器106的數(shù)據(jù)復(fù)制到其相應(yīng)的用于程序執(zhí)行和數(shù)據(jù)操作的本地存儲(chǔ)器104。利于數(shù)據(jù)訪問(wèn)的機(jī)構(gòu)最好使用未示出的直接存儲(chǔ)器存取控制器(DMAC)實(shí)現(xiàn)。每個(gè)處理器的DMAC最好與上文相對(duì)于本發(fā)明的其它特征所述的性能基本相同。
系統(tǒng)存儲(chǔ)器106最好是通過(guò)存儲(chǔ)器連接(未示出)連接到處理器102的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)。盡管系統(tǒng)存儲(chǔ)器106最好是DRAM，但是存儲(chǔ)器106可以使用其它器件實(shí)現(xiàn)，例如靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)，磁性隨機(jī)訪問(wèn)存儲(chǔ)器(MRAM)，光學(xué)存儲(chǔ)器，全息存儲(chǔ)器等等。
每個(gè)處理器102最好使用處理流水線實(shí)現(xiàn)，其中邏輯指令以流水線方式處理。盡管流水線可以被分成處理指令的任何數(shù)量的級(jí)段，但是流水線通常包括獲取一或多個(gè)指令，解碼指令，檢查指令間的相關(guān)性，發(fā)出指令及執(zhí)行指令。在這點(diǎn)上，處理器102可以包含指令緩沖器，指令解碼電路，相關(guān)性檢查電路，指令發(fā)出電路及執(zhí)行級(jí)段。
在一或多個(gè)實(shí)施例中，處理器102和本地存儲(chǔ)器104可以被布置在公共半導(dǎo)體基底上。在一或多個(gè)其它實(shí)施例中，共享存儲(chǔ)器106也可以被布置在公共半導(dǎo)體基底上或它可以被分別布置。
在一或多個(gè)可選實(shí)施例中，一或多個(gè)處理器102可以充當(dāng)在操作中連接其它處理器102并且能通過(guò)總線108被連接到共享存儲(chǔ)器106的主處理器。主處理器102可以安排和協(xié)調(diào)其它處理器102的數(shù)據(jù)的處理。然而，不同于其它處理器102，主處理器可以被連接到硬件高速緩沖存儲(chǔ)器，其用以高速緩存從至少一個(gè)共享存儲(chǔ)器106和處理器102的一或多個(gè)本地存儲(chǔ)器104獲得的數(shù)據(jù)。主處理器可以提供數(shù)據(jù)訪問(wèn)請(qǐng)求，以通過(guò)總線108，使用例如DMA技術(shù)的任何已知技術(shù)，把系統(tǒng)存儲(chǔ)器106的數(shù)據(jù)(其可以包含程序數(shù)據(jù))復(fù)制到用于程序執(zhí)行和數(shù)據(jù)操作的本地存儲(chǔ)器104。
現(xiàn)在描述多處理器系統(tǒng)的最優(yōu)計(jì)算機(jī)體系結(jié)構(gòu)，其適于執(zhí)行這里討論的一或多個(gè)特征。根據(jù)一或多個(gè)實(shí)施例，多處理器系統(tǒng)可以被實(shí)現(xiàn)成用于例如游戲系統(tǒng)，家庭終端，PC系統(tǒng)，服務(wù)器系統(tǒng)和工作站的媒體豐富應(yīng)用的獨(dú)立和/或分布式處理的單芯片解決方案。在例如游戲系統(tǒng)和家庭終端的某些應(yīng)用中，實(shí)時(shí)計(jì)算是必要的。例如，在實(shí)時(shí)，分布式游戲應(yīng)用中，一或多個(gè)網(wǎng)絡(luò)圖像解壓縮，3D計(jì)算機(jī)圖形，音頻生成，網(wǎng)絡(luò)通信，物理模擬及人工智能處理必須被足夠快速地執(zhí)行以為用戶提供實(shí)時(shí)經(jīng)歷的假象。因而，多處理器系統(tǒng)中的每個(gè)處理器必須在短并且可預(yù)測(cè)的時(shí)間內(nèi)完成任務(wù)。
因此，并且根據(jù)該計(jì)算機(jī)體系結(jié)構(gòu)，多處理計(jì)算機(jī)系統(tǒng)的全部處理器根據(jù)公共計(jì)算模塊(或單元)構(gòu)造。這個(gè)公共計(jì)算模塊具有一致的結(jié)構(gòu)并且最好使用相同指令集體系結(jié)構(gòu)。多處理計(jì)算機(jī)系統(tǒng)能夠由一或多個(gè)客戶端，服務(wù)器，PC，移動(dòng)計(jì)算機(jī)，游戲機(jī)，PDA，機(jī)頂盒，電器，數(shù)字電視和使用計(jì)算機(jī)處理器的其它設(shè)備構(gòu)成。
需要時(shí)，多個(gè)計(jì)算機(jī)系統(tǒng)也可以是網(wǎng)絡(luò)的構(gòu)件。一致模塊化結(jié)構(gòu)允許多處理計(jì)算機(jī)系統(tǒng)高效，高速處理應(yīng)用和數(shù)據(jù)，并且如果使用網(wǎng)絡(luò)，則通過(guò)網(wǎng)絡(luò)快速傳輸應(yīng)用和數(shù)據(jù)。這個(gè)結(jié)構(gòu)還簡(jiǎn)化了不同規(guī)模和處理能力的網(wǎng)絡(luò)成員的建立，及這些成員對(duì)處理應(yīng)用的準(zhǔn)備。
參照?qǐng)D12，基本處理模塊是處理器單元(PE)500。PE 500包括I/O接口502，處理單元(PU)504及多個(gè)子處理單元508，即子處理單元508A，子處理單元508B，子處理單元508C和子處理單元508D。本地(或內(nèi)部)PE總線512在PU 504，子處理單元508和存儲(chǔ)器接口511間發(fā)送數(shù)據(jù)和應(yīng)用。本地PE總線512可以具有例如傳統(tǒng)體系結(jié)構(gòu)或可以被實(shí)現(xiàn)成分組交換網(wǎng)。如果實(shí)現(xiàn)為分組交換網(wǎng)絡(luò)，雖然需要更多硬件，但增加了可用帶寬。
可以使用實(shí)現(xiàn)數(shù)字邏輯的不同方法構(gòu)造PE 500。然而，PE 500最好被構(gòu)造為在硅質(zhì)基底上使用互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)的單集成電路?；椎目蛇x材料包含砷化鎵(gallium arsinide)，砷化鎵鋁和使用各種摻雜劑的其它所謂III-B化合物。還可以使用例如快速單磁通量子(RSFQ)邏輯的超導(dǎo)材料來(lái)實(shí)現(xiàn)PE 500。
PE 500通過(guò)高帶寬存儲(chǔ)器連接516與共享(主)存儲(chǔ)器514緊密相關(guān)。盡管存儲(chǔ)器514最好是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)，但是存儲(chǔ)器514可以使用其它手段實(shí)現(xiàn)為例如靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)，磁性隨機(jī)訪問(wèn)存儲(chǔ)器(MRAM)，光學(xué)存儲(chǔ)器，全息存儲(chǔ)器等等。
PU 504和子處理單元508最好均連接到包含直接存儲(chǔ)器訪問(wèn)DMA功能的存儲(chǔ)流控制器(MFC)，其結(jié)合存儲(chǔ)器接口511，利于DRAM514和PE 500的子處理單元508和PU 504之間的數(shù)據(jù)傳送。應(yīng)當(dāng)注意，DMAC和/或存儲(chǔ)器接口511可以相對(duì)于子處理單元508和PU 504被集成或分別布置。實(shí)際上，DMAC功能和/或存儲(chǔ)器接口511功能可以與一或多個(gè)(最好全部)子處理單元508和PU 504集成。還應(yīng)當(dāng)注意，DRAM 514可以相對(duì)于PE 500被集成或分別布置。例如，DRAM 514可以如所示圖解隱含的那樣被布置在芯片外，或DRAM 514可以以集成方式被布置在芯片內(nèi)。
PU 504可以是例如能獨(dú)立處理數(shù)據(jù)和應(yīng)用的標(biāo)準(zhǔn)處理器。在操作中，PU 504最好安排和協(xié)調(diào)子處理單元對(duì)數(shù)據(jù)和應(yīng)用的處理。子處理單元最好是單指令，多數(shù)據(jù)(SIMD)處理器。在PU 504的控制下，子處理單元以并行和獨(dú)立的方式執(zhí)行這些數(shù)據(jù)和應(yīng)用的處理。最好使用PowerPC核心實(shí)現(xiàn)PU 504，其中PowerPC核心是使用縮減指令集計(jì)算(RISC)技術(shù)的微處理器體系結(jié)構(gòu)。RISC使用簡(jiǎn)單指令的組合執(zhí)行更多復(fù)雜指令。因而，處理器的時(shí)序可以基于更簡(jiǎn)單和更快速的操作，從而允許微處理器以指定時(shí)鐘速度執(zhí)行更多指令。
應(yīng)當(dāng)注意，PU 504可以通過(guò)子處理單元508之一實(shí)現(xiàn)，其作為安排和協(xié)調(diào)子處理單元508對(duì)數(shù)據(jù)和應(yīng)用的處理的主處理單元。此外，在處理器單元500內(nèi)可以有不止一個(gè)PU被實(shí)現(xiàn)。
根據(jù)這個(gè)模塊化結(jié)構(gòu)，特定計(jì)算機(jī)系統(tǒng)使用的PE 500的數(shù)量基于該系統(tǒng)所需的處理能力。例如，服務(wù)器可以使用四個(gè)PE 500，工作站可以使用兩個(gè)PE 500，并且PDA可以使用一個(gè)PE 500。分配處理特定軟件單元的PE 500的子處理單元的數(shù)量取決于單元內(nèi)程序和數(shù)據(jù)的復(fù)雜度和量。
圖13說(shuō)明子處理單元(SPU)508的優(yōu)選結(jié)構(gòu)和功能。SPU 508體系結(jié)構(gòu)優(yōu)選地填補(bǔ)通用處理器(其被設(shè)計(jì)為在大量應(yīng)用上實(shí)現(xiàn)高平均性能)和專用處理器(其被設(shè)計(jì)為在單個(gè)應(yīng)用上實(shí)現(xiàn)高性能)之間的空白。SPU 508被設(shè)計(jì)為實(shí)現(xiàn)游戲應(yīng)用，媒體應(yīng)用，寬帶系統(tǒng)等等的高性能，并且為實(shí)時(shí)應(yīng)用的程序員提供高度控制。SPU 508的某些性能包含圖形幾何流水線(graphics geometry pipelines)，表面子劃分，快速富立葉變換，圖像處理關(guān)鍵字，流處理，MPEG編碼/解碼，加密，解密，設(shè)備驅(qū)動(dòng)程序擴(kuò)展，模擬，游戲物理，內(nèi)容建立及音頻合成和處理。
子處理單元508包含兩個(gè)基本功能單元，即SPU核心510A和存儲(chǔ)流控制器(MFC)510B。SPU核心510A執(zhí)行程序處理，數(shù)據(jù)操作等等，而MFC 510B執(zhí)行涉及系統(tǒng)的SPU核心510A和DRAM 514之間的數(shù)據(jù)傳送的功能。
SPU核心510A包含本地存儲(chǔ)器，指令單元(IU)552，寄存器554，一個(gè)或多個(gè)浮點(diǎn)執(zhí)行級(jí)段556和一或多個(gè)定點(diǎn)執(zhí)行級(jí)段558。本地存儲(chǔ)器550最好使用例如SRAM的單端口隨機(jī)訪問(wèn)存儲(chǔ)器實(shí)現(xiàn)。鑒于多數(shù)處理器通過(guò)使用高速緩存減少對(duì)存儲(chǔ)器的等待時(shí)間，SPU核心510A實(shí)現(xiàn)相對(duì)較小的本地存儲(chǔ)器550而不是高速緩存。實(shí)際上，為了給實(shí)時(shí)應(yīng)用(和其它這里提及的應(yīng)用程序)的程序員提供一致和可預(yù)測(cè)的存儲(chǔ)器訪問(wèn)等待時(shí)間，SPU 508A內(nèi)的高速緩沖存儲(chǔ)器體系結(jié)構(gòu)不是優(yōu)選的。高速緩沖存儲(chǔ)器的高速緩存命中/命中失誤特性導(dǎo)致從少數(shù)周期到數(shù)百周期的易變存儲(chǔ)器訪問(wèn)時(shí)間。這種易變性削弱了例如實(shí)時(shí)應(yīng)用編程中期望的訪問(wèn)定時(shí)可預(yù)測(cè)性。可以通過(guò)把DMA傳送與數(shù)據(jù)計(jì)算重疊在本地存儲(chǔ)器SRAM 550中實(shí)現(xiàn)等待時(shí)間隱藏。這提供了實(shí)時(shí)應(yīng)用編程的高度控制。由于與DMA傳送相關(guān)的等待時(shí)間和指令開(kāi)銷超出服務(wù)于高速緩存命中失誤的等待時(shí)間的開(kāi)銷時(shí)，當(dāng)DMA傳送大小足夠大并且充分可預(yù)測(cè)時(shí)，SRAM本地存儲(chǔ)器方案得到優(yōu)勢(shì)(例如，DMA命令可以在需要數(shù)據(jù)之前發(fā)出)。
在一個(gè)指定子處理單元508上運(yùn)行的程序使用本地地址參考相關(guān)的本地存儲(chǔ)器550，然而，本地存儲(chǔ)器550的每個(gè)位置還在總的系統(tǒng)的存儲(chǔ)器映射內(nèi)被分配一個(gè)實(shí)地址(RA)。這允許特權(quán)軟件把本地存儲(chǔ)器550映射到進(jìn)程的有效地址(EA)以利于一個(gè)本地存儲(chǔ)器550和另一個(gè)本地存儲(chǔ)器550之間的DMA傳送。PU 504也可以使用有效地址直接訪問(wèn)本地存儲(chǔ)器550。在一個(gè)最優(yōu)實(shí)施例中，本地存儲(chǔ)器550包含556千字節(jié)的存儲(chǔ)，并且寄存器552的容量是128X128位。
SPU核心504A最好使用處理流水線實(shí)現(xiàn)，其中邏輯指令以流水線方式處理。盡管流水線可以被分成處理指令的任何數(shù)量的級(jí)段，但是流水線通常包括獲取一或多個(gè)指令，解碼指令，檢查指令間的相關(guān)性，發(fā)出指令及執(zhí)行指令。在這點(diǎn)上，IU 552包含指令緩沖器，指令解碼電路，相關(guān)性檢查電路，和指令發(fā)出電路。
指令緩沖器最好包含連接到本地存儲(chǔ)器550并且在其被獲取時(shí)臨時(shí)存儲(chǔ)指令的多個(gè)寄存器。指令緩沖器最好進(jìn)行操作，使得全部指令成組，即基本上同時(shí)離開(kāi)寄存器。盡管指令緩沖器可以具有任何大小，但是優(yōu)選的是它具有不大于大約兩個(gè)或三個(gè)寄存器的大小。
通常，解碼電路分解指令并且產(chǎn)生執(zhí)行相應(yīng)指令功能的邏輯微操作。例如，邏輯微操作可以指定算術(shù)和邏輯操作，本地存儲(chǔ)器550的加載和存儲(chǔ)操作，寄存器源操作數(shù)和/或立即數(shù)據(jù)操作數(shù)。解碼電路也可以指示指令使用哪些資源，例如目標(biāo)寄存器地址，結(jié)構(gòu)資源，功能單元和/或總線。解碼電路也可以提供指示需要資源的指令流水線級(jí)段的信息。指令解碼電路最好基本同時(shí)地解碼等于指令緩沖器的寄存器的數(shù)量的若干指令。
相關(guān)性檢查電路包含執(zhí)行測(cè)試以確定指定指令的操作數(shù)是否取決于流水線中其它指令的操作數(shù)的數(shù)字邏輯。如果是，則指定指令將不會(huì)被執(zhí)行，直到這些其它操作數(shù)被更新(例如，通過(guò)允許其它指令完成處理)。優(yōu)選地，相關(guān)性檢查電路同時(shí)確定解碼器電路112分配的多個(gè)指令的相關(guān)性。
指令發(fā)出電路可以向浮點(diǎn)執(zhí)行級(jí)段556和/或定點(diǎn)執(zhí)行級(jí)段558發(fā)出指令。
寄存器554最好被實(shí)現(xiàn)為相對(duì)較大的統(tǒng)一寄存器堆，例如128個(gè)條目的寄存器堆。這允許深流水線化高頻實(shí)現(xiàn)，而無(wú)需要寄存器重命名以避免寄存器資源缺乏。重命名硬件通常消耗處理系統(tǒng)的大量面積和功率。因此，在通過(guò)軟件循環(huán)展開(kāi)或其它交錯(cuò)技術(shù)覆蓋等待時(shí)間時(shí)，可實(shí)現(xiàn)有利操作。
最好，SPU核心510A具有超標(biāo)量體系結(jié)構(gòu)，使得每個(gè)時(shí)鐘周期發(fā)出不止一個(gè)指令。SPU核心510A最好超標(biāo)量化到對(duì)應(yīng)于來(lái)自指令緩沖器的同時(shí)指令分派數(shù)量，例如2和3之間的程度(意味著每個(gè)時(shí)鐘周期發(fā)出兩個(gè)或3個(gè)指令)。取決于所需的處理能力，可以使用更大或更小數(shù)量的浮點(diǎn)執(zhí)行級(jí)段556和定點(diǎn)執(zhí)行級(jí)段558。在一個(gè)最優(yōu)實(shí)施例中，浮點(diǎn)執(zhí)行級(jí)段556以每秒32兆兆浮點(diǎn)操作(32GFLOPS)的速度進(jìn)行操作，并且定點(diǎn)執(zhí)行級(jí)段558以每秒32兆兆操作(32GOPS)的速度進(jìn)行操作。
MFC 510B最好包含總線接口單元(BIU)564，存儲(chǔ)器管理單元(MMU)562，和直接存儲(chǔ)器存取控制器(DMAC)560。除了DMAC 560，與SPU核心510A和總線512相比，MFC 510B最好以半頻(半速)運(yùn)行以滿足低功耗設(shè)計(jì)目標(biāo)。MFC 510B處理從總線512進(jìn)入SPU 508的數(shù)據(jù)和指令，為DMAC提供地址轉(zhuǎn)換，及數(shù)據(jù)一致性的探聽(tīng)操作。BIU 564提供總線512及MMU 562和DMAC 560之間的接口。因而，SPU508(包含SPU核心510A和MFC 510B)和DMAC 560被物理和/或邏輯地連接到總線512。
MMU 562最好把有效地址(取自DMA命令)轉(zhuǎn)換成用于存儲(chǔ)器訪問(wèn)的實(shí)地址。例如，MMU 562可以把有效地址的高階位轉(zhuǎn)換成實(shí)地址位。然而，低階地址位最好不可翻譯，并且被認(rèn)為是邏輯和物理的，用于形成針對(duì)存儲(chǔ)器的實(shí)地址和請(qǐng)求訪問(wèn)。在一或多個(gè)實(shí)施例中，MMU 562可以基于64位存儲(chǔ)器管理模型實(shí)現(xiàn)，并且可以提供具有4K，64K，1M和16M字節(jié)頁(yè)面尺寸的264字節(jié)有效地址空間和256MB區(qū)段尺寸。優(yōu)選地，MMU 562支持高達(dá)265字節(jié)的虛擬存儲(chǔ)器，和242字節(jié)(4兆兆字節(jié))的物理存儲(chǔ)器，以用于DMA命令。MMU 562的硬件可以包含8條目完全關(guān)聯(lián)SLB，256條目4向組關(guān)聯(lián)TLB，和用于硬件TLB命中失誤處理的TLB的4x4替換管理表(RMT)。
DMAC 560優(yōu)選地管理來(lái)自SPU核心510A和例如PU 504和/或其它SPU的一或多個(gè)其它設(shè)備的DMA命令?？梢杂腥怐MA命令放置命令，其把數(shù)據(jù)從本地存儲(chǔ)器550移動(dòng)到共享存儲(chǔ)器514；獲取命令，其把數(shù)據(jù)從共享存儲(chǔ)器514移動(dòng)到本地存儲(chǔ)器550；及存儲(chǔ)控制命令，其包含SLI命令和同步命令。同步命令可以包含原子命令，發(fā)送信號(hào)命令，及專用屏蔽命令。響應(yīng)DMA命令，MMU 562把有效地址轉(zhuǎn)換成實(shí)地址并且實(shí)地址被傳遞到BIU 564。
SPU核心510A最好使用通道接口和數(shù)據(jù)接口與DMAC 560內(nèi)的接口通信(發(fā)送DMA命令，狀態(tài)等等)。SPU核心510A通過(guò)通道接口向DMAC 560中的DMA隊(duì)列分配DMA命令。一旦DMA命令處于DMA隊(duì)列中，通過(guò)DMAC 560內(nèi)的發(fā)出和完成邏輯來(lái)處理它。當(dāng)DMA命令的全部總線事務(wù)處理結(jié)束時(shí)，完成信號(hào)通過(guò)通道接口被回送到SPU核心510A。
圖14說(shuō)明PU 504的優(yōu)選結(jié)構(gòu)和功能。PU 504包含兩個(gè)基本功能單元，PU核心504A和存儲(chǔ)流控制器(MFC)504B。PU核心504A執(zhí)行程序處理，數(shù)據(jù)操作，多處理器管理功能等等，MFC 504B執(zhí)行涉及系統(tǒng)100的PU核心504A和存儲(chǔ)器空間之間的數(shù)據(jù)傳送的功能。
PU核心504A可以包含L1高速緩存570，指令單元572，寄存器574，一或多個(gè)浮點(diǎn)執(zhí)行級(jí)段576和一或多個(gè)定點(diǎn)執(zhí)行級(jí)段578。L1高速緩存提供對(duì)通過(guò)MFC 504B從共享存儲(chǔ)器106，處理器102，或存儲(chǔ)器空間的其它部分接收的數(shù)據(jù)的數(shù)據(jù)高速緩存功能。由于PU核心504A最好被實(shí)現(xiàn)為超流水線，指令單元572最好被實(shí)現(xiàn)為具有包含獲取，解碼，相關(guān)性檢查，發(fā)出等等的多個(gè)級(jí)段的指令流水線。為了實(shí)現(xiàn)高處理能力，浮點(diǎn)執(zhí)行級(jí)段576和定點(diǎn)執(zhí)行級(jí)段578包含流水線結(jié)構(gòu)的多個(gè)級(jí)段。取決于所需的處理能力，可以使用更大或更小數(shù)量的浮點(diǎn)執(zhí)行級(jí)段576和定點(diǎn)執(zhí)行級(jí)段578。
MFC 504B包含總線接口單元(BIU)，L2高速緩沖存儲(chǔ)器，非高速緩存單元(NCU)584，核心接口單元(CIU)586和存儲(chǔ)器管理單元(MMU)588。與PU核心504A和總線108相比，大部分MFC 504B以半頻(半速)運(yùn)行以滿足低功耗設(shè)計(jì)目標(biāo)。
BIU 580提供總線108和L2高速緩存582及NCU 584邏輯塊之間的接口。因此，BIU 580可以充當(dāng)總線108上的主以及從設(shè)備以便執(zhí)行完全相干的存儲(chǔ)器操作。作為主設(shè)備，它可以代表L2高速緩存582和NCU 584發(fā)起載入/存儲(chǔ)請(qǐng)求到總線108以得到服務(wù)。BIU 580也可以實(shí)現(xiàn)限制能夠被發(fā)送到總線108的命令的總數(shù)的命令流控制機(jī)構(gòu)?？偩€108上的數(shù)據(jù)操作可以被設(shè)計(jì)為采取8拍，并且因此最好圍繞128字節(jié)高速緩存線設(shè)計(jì)BIU 580，并且一致性和同步粒度是128KB。
L2高速緩沖存儲(chǔ)器582(和支持硬件邏輯)最好被設(shè)計(jì)成高速緩存512KB數(shù)據(jù)。例如，L2高速緩存582可以處理可高速緩存的載入/存儲(chǔ)，數(shù)據(jù)預(yù)取，指令獲取，指令預(yù)取，高速緩存操作和屏蔽操作。L2高速緩存582最好是一個(gè)8向組關(guān)聯(lián)系統(tǒng)。L2高速緩存582可以包含與六(6)個(gè)逐出隊(duì)列(例如，6個(gè)RC機(jī)器)匹配的6個(gè)重新加載隊(duì)列和8個(gè)(64字節(jié)寬)存儲(chǔ)隊(duì)列。L2高速緩存582可以提供L1高速緩存570中的某些或所有數(shù)據(jù)的備份復(fù)制。有利的是，這在處理節(jié)點(diǎn)被熱切換時(shí)用于恢復(fù)狀態(tài)。這個(gè)結(jié)構(gòu)還允許L1高速緩存570以較少端口更快速操作，并且允許更快速的高速緩存到高速緩存的傳送(由于請(qǐng)求可以在L2高速緩存582終止)。這個(gè)結(jié)構(gòu)還提供傳遞高速緩存一致性管理到L2高速緩沖存儲(chǔ)器582的機(jī)構(gòu)。
NCU 584與CIU 586，L2高速緩存存儲(chǔ)器582和BIU 580接口，并且通常充當(dāng)PU核心504A和存儲(chǔ)器系統(tǒng)之間非可高速緩存操作的隊(duì)列/緩沖電路。NCU 584最好處理L2高速緩存582不處理的與PU核心504A的全部通信，例如禁止高速緩存的載入/存儲(chǔ)，屏蔽操作和高速緩存一致性操作。NCU 584最好以半速運(yùn)行以滿足上述功耗目標(biāo)。
CIU 586被布置在MFC 504B和PU核心504A的邊界上，并且充當(dāng)針對(duì)來(lái)自執(zhí)行級(jí)段576，578，指令單元572和MMU單元588并且到L2高速緩存582和NCU 584的請(qǐng)求的路由，仲裁和流控制點(diǎn)。在L2高速緩存582和NCU 584以2∶1速度比操作時(shí)，PU核心504A和MMU 588最好以全速運(yùn)行。因而，頻率邊界存在于CIU 586，并且當(dāng)它在兩個(gè)頻域之間傳遞請(qǐng)求和重新加載數(shù)據(jù)時(shí)，其功能中的一個(gè)是正確處理頻率交叉。
CIU 586包括三個(gè)功能模塊加載單元，存儲(chǔ)單元和重新加載單元。另外，數(shù)據(jù)預(yù)取功能由CIU 586執(zhí)行，并且最好是加載單元的功能部分。CIU 586最好(i)從PU核心504A和MMU 588接受加載和存儲(chǔ)請(qǐng)求；(ii)把請(qǐng)求從全速時(shí)鐘頻率轉(zhuǎn)換到半速(2∶1時(shí)鐘頻率轉(zhuǎn)換)；(iii)路由可高速緩存請(qǐng)求到L2高速緩存582，并且路由非可高速緩存請(qǐng)求到NCU 584；(iv)在針對(duì)L2高速緩存582和NCU 584的請(qǐng)求之間公平仲裁；(v)對(duì)到L2高速緩存582和NCU 584的分派提供流控制，使得在目標(biāo)窗口接收請(qǐng)求并且避免溢出；(vi)接受加載返回?cái)?shù)據(jù)并且將其路由到執(zhí)行級(jí)段576，578，指令單元572或MMU 588；(viii)傳遞探聽(tīng)請(qǐng)求到執(zhí)行級(jí)段576，578，指令單元572，或MMU 588；(viii)把加載返回?cái)?shù)據(jù)和探聽(tīng)傳輸從半速轉(zhuǎn)換到全速。
MMU 588最好提供PU核心540A的地址轉(zhuǎn)換，例如通過(guò)第二級(jí)地址轉(zhuǎn)換設(shè)施。通過(guò)可比MMU 588小得多和更快速的分立指令和數(shù)據(jù)ERAT(用于實(shí)地址轉(zhuǎn)換)陣列，在PU核心504A中優(yōu)選提供第一級(jí)轉(zhuǎn)換。
在一個(gè)最優(yōu)實(shí)施例中，PU 504工作在4-6GHz，10F04，具有64位實(shí)現(xiàn)。寄存器最好是64位長(zhǎng)(盡管一或多個(gè)專用寄存器可更小)并且有效地址是64位長(zhǎng)。指令單元570，寄存器572和執(zhí)行級(jí)段574最好使用實(shí)現(xiàn)(RISC)計(jì)算技術(shù)的PowerPC技術(shù)來(lái)實(shí)現(xiàn)。
涉及該計(jì)算機(jī)系統(tǒng)的模塊化結(jié)構(gòu)的其它詳細(xì)資料可以在美國(guó)專利No.6,526,491中找到，其中這里參考引用了整個(gè)公開(kāi)。
根據(jù)本發(fā)明的至少一個(gè)其它方面，如上所述的方法和設(shè)備可以使用例如附圖中說(shuō)明的適當(dāng)硬件實(shí)現(xiàn)。這些硬件可以使用任何已知技術(shù)實(shí)現(xiàn)，例如標(biāo)準(zhǔn)數(shù)字電路，任何可以執(zhí)行軟件和/或固件程序的已知處理器，一或多個(gè)可編程數(shù)字設(shè)備或系統(tǒng)，例如可編程只讀存儲(chǔ)器(PROM)，可編程陣列邏輯設(shè)備(PAL)等等。此外，盡管附圖中說(shuō)明的設(shè)備被表示為被分成某些功能模塊，這些塊可以通過(guò)分立電路實(shí)現(xiàn)，和/或合并成一或多個(gè)功能單元。此外，本發(fā)明的不同方面可以通過(guò)可被存儲(chǔ)在適當(dāng)存儲(chǔ)介質(zhì)(例如軟盤，存儲(chǔ)器芯片等等)的軟件和/或固件程序?qū)崿F(xiàn)，以進(jìn)行傳送和/或發(fā)布。
盡管這里已經(jīng)參照特定實(shí)施例描述了本發(fā)明，但是應(yīng)當(dāng)理解，這些實(shí)施例僅僅是本發(fā)明的原理和應(yīng)用程序的圖解。因此，應(yīng)當(dāng)理解，可以在不偏離如所附權(quán)利要求限定的本發(fā)明的宗旨和范圍的前提下，對(duì)圖解的實(shí)施例進(jìn)行許多修改。
權(quán)利要求
1.一種設(shè)備，包括具有組織成切片和級(jí)段的矩陣的多個(gè)數(shù)據(jù)路徑處理電路的SIMD處理流水線，其中至少一些處理電路用以在指定周期內(nèi)響應(yīng)一或多個(gè)使能標(biāo)志至少部分地禁止操作。
2.如權(quán)利要求1所述的設(shè)備，其中處理電路用以響應(yīng)使能標(biāo)志中的相應(yīng)標(biāo)志而獨(dú)立地禁止操作。
3.如權(quán)利要求1所述的設(shè)備，還包括通過(guò)中斷相應(yīng)處理電路的時(shí)鐘信號(hào)來(lái)響應(yīng)使能標(biāo)志的狀態(tài)的時(shí)鐘中斷電路。
4.如權(quán)利要求1所述的設(shè)備，還包括一或多個(gè)控制電路，用以以下中的至少之一(i)根據(jù)使能標(biāo)志禁止來(lái)自相應(yīng)處理電路的相應(yīng)數(shù)據(jù)結(jié)果被寫入到一或多個(gè)目的寄存器；和(ii)使能來(lái)自處理電路的結(jié)果到流水線的一或多個(gè)源操作數(shù)的傳遞。
5.如權(quán)利要求4所述的設(shè)備，其中以下中的至少之一一或多個(gè)控制電路用以禁止來(lái)自處理電路的結(jié)果中的未使用切片字被寫入到目的寄存器；一或多個(gè)控制電路用以使能來(lái)自處理電路的結(jié)果中的使用切片字到一或多個(gè)源操作數(shù)的傳遞；及一或多個(gè)控制電路用以逐個(gè)周期地執(zhí)行禁止和/或使能功能。
6.如權(quán)利要求4所述的設(shè)備，還包括相關(guān)性檢查電路，用以確定仍進(jìn)入流水線的切片的指令的任何操作數(shù)是否依賴處理電路的任何數(shù)據(jù)結(jié)果，其中一或多個(gè)控制電路用以基于相關(guān)性檢查電路的確定結(jié)果和使能標(biāo)志禁止或使能相應(yīng)處理電路的傳遞功能。
7.如權(quán)利要求1所述的設(shè)備，還包括存儲(chǔ)電路，用以存儲(chǔ)各組使能標(biāo)志，每個(gè)組對(duì)于相應(yīng)一個(gè)級(jí)段中的每個(gè)處理電路具有相應(yīng)使能標(biāo)志。
8.如權(quán)利要求7所述的設(shè)備，其中存儲(chǔ)電路用以每個(gè)周期傳送來(lái)自一個(gè)級(jí)段、用于下一個(gè)級(jí)段的處理電路的使能標(biāo)志組。
9.如權(quán)利要求7所述的設(shè)備，其中每組使能標(biāo)志與相應(yīng)SIMD指令相關(guān)。
10.如權(quán)利要求7所述的設(shè)備，其中各組使能標(biāo)志被進(jìn)行以下處理中的至少之一包含在每個(gè)SIMD指令內(nèi)并且被提取和傳送到存儲(chǔ)電路；包含在相應(yīng)SIMD控制指令內(nèi)，每個(gè)控制指令與相應(yīng)SIMD指令相關(guān)，并且由SIMD控制指令產(chǎn)生使能標(biāo)志并且傳送到存儲(chǔ)電路；通過(guò)選擇預(yù)定位組，響應(yīng)于SIMD指令內(nèi)不存在使能標(biāo)志和SIMD控制指令不存在中的至少一種情況而被產(chǎn)生；及響應(yīng)于從SIMD控制指令和SIMD指令的至少一個(gè)解碼出的信息而被產(chǎn)生，并且用于選擇使能標(biāo)志的預(yù)定組。
11.如權(quán)利要求10所述的設(shè)備，其中在以下時(shí)機(jī)的至少一個(gè)處理SIMD控制指令在SIMD指令之前，期間和之后。
12.如權(quán)利要求10所述的設(shè)備，還包括存儲(chǔ)電路，用以存儲(chǔ)使能標(biāo)志的多個(gè)預(yù)定組，從SIMD控制指令和SIMD指令的至少一個(gè)解碼出的信息被用于選擇使能標(biāo)志的一個(gè)預(yù)定組。
13.一種方法，包括在指定周期內(nèi)響應(yīng)一或多個(gè)使能標(biāo)志而禁止其中處理電路被組織成切片和級(jí)段的矩陣的SIMD處理流水線的至少一些數(shù)據(jù)路徑處理電路。
14.如權(quán)利要求13所述的方法，其中禁止步驟包含響應(yīng)使能標(biāo)志中的相應(yīng)標(biāo)志而獨(dú)立地禁止操作。
15.如權(quán)利要求13所述的方法，其中禁止步驟包含響應(yīng)使能標(biāo)志的狀態(tài)而中斷相應(yīng)處理電路的時(shí)鐘信號(hào)。
16.如權(quán)利要求13所述的方法，其中以下中的至少之一禁止步驟根據(jù)使能標(biāo)志防止來(lái)自相應(yīng)處理電路的相應(yīng)數(shù)據(jù)結(jié)果被寫入到一或多個(gè)目的寄存器；并且該方法還包括使能來(lái)自處理電路的結(jié)果到流水線的一或多個(gè)源操作數(shù)的傳遞。
17.如權(quán)利要求16所述的方法，其中以下中的至少之一禁止步驟包含禁止來(lái)自處理電路的結(jié)果中的未使用切片字被寫入到目的寄存器；傳遞步驟包含使能來(lái)自處理電路的結(jié)果中的使用切片字到一或多個(gè)源操作數(shù)的傳遞；及逐個(gè)周期地執(zhí)行禁止和/或使能的步驟。
18.如權(quán)利要求16所述的方法，其中禁止和/或使能的步驟基于相關(guān)性檢查電路的確定和使能標(biāo)志，相關(guān)性檢查電路用以確定仍進(jìn)入流水線的切片的指令的任何操作數(shù)是否依賴處理電路的任何數(shù)據(jù)結(jié)果。
19.如權(quán)利要求13所述的方法，還包括存儲(chǔ)各組使能標(biāo)志，每個(gè)組對(duì)于相應(yīng)一個(gè)級(jí)段中的每個(gè)處理電路具有相應(yīng)使能標(biāo)志。
20.如權(quán)利要求19所述的方法，還包括每個(gè)周期傳送來(lái)自一個(gè)級(jí)段、用于下一個(gè)級(jí)段的處理電路的使能標(biāo)志組。
21.如權(quán)利要求20所述的方法，其中每組使能標(biāo)志與相應(yīng)SIMD指令相關(guān)。
22.如權(quán)利要求20所述的方法，還包括以下中的至少之一在相應(yīng)SIMD指令內(nèi)提供各組使能標(biāo)志，并且提取使能標(biāo)志以供存儲(chǔ)；在相應(yīng)SIMD控制指令內(nèi)提供各組使能標(biāo)志，使每個(gè)控制指令與相應(yīng)一個(gè)SIMD指令相關(guān)，并且從SIMD控制指令產(chǎn)生使能標(biāo)志以供存儲(chǔ)；當(dāng)指定SIMD指令不包含使能標(biāo)志和不存在SIMD控制指令中的至少一個(gè)情況時(shí)，解碼相應(yīng)SIMD指令并且選擇預(yù)定位組以產(chǎn)生各組使能標(biāo)志；及從SIMD控制指令和SIMD指令的至少一個(gè)解碼出信息，并且使用該信息選擇使能標(biāo)志的預(yù)定組。
23.一種存儲(chǔ)介質(zhì)，包含可執(zhí)行程序，該可執(zhí)行程序用以使得處理系統(tǒng)執(zhí)行包含如下的操作在指定周期內(nèi)響應(yīng)一或多個(gè)使能標(biāo)志而禁止其中處理電路被組織成切片和級(jí)段的矩陣的SIMD處理流水線的至少一些數(shù)據(jù)路徑處理電路。
24.如權(quán)利要求23所述的存儲(chǔ)介質(zhì)，其中禁止步驟包含響應(yīng)使能標(biāo)志中的相應(yīng)標(biāo)志而獨(dú)立地禁止處理電路。
25.如權(quán)利要求23所述的存儲(chǔ)介質(zhì)，其中禁止步驟包含響應(yīng)使能標(biāo)志的狀態(tài)而中斷相應(yīng)處理電路的時(shí)鐘信號(hào)。
26.如權(quán)利要求23所述的存儲(chǔ)介質(zhì)，其中以下中的至少之一禁止步驟根據(jù)使能標(biāo)志防止來(lái)自相應(yīng)處理電路的相應(yīng)數(shù)據(jù)結(jié)果被寫入到一或多個(gè)目的寄存器；并且該方法還包括使能來(lái)自處理電路的結(jié)果到流水線的一或多個(gè)源操作數(shù)的傳遞。
27.如權(quán)利要求26所述的存儲(chǔ)介質(zhì)，其中以下中的至少之一禁止步驟包含禁止來(lái)自處理電路的結(jié)果中的未使用切片字被寫入到目的寄存器；傳遞步驟包含使能來(lái)自處理電路的結(jié)果中的使用切片字到一或多個(gè)源操作數(shù)的傳遞；及逐個(gè)周期地執(zhí)行禁止和/或使能的步驟。
28.一種設(shè)備，包括具有被組織成切片和級(jí)段的矩陣的多個(gè)數(shù)據(jù)路徑處理電路的SIMD處理流水線；和傳遞電路，用以在指定周期內(nèi)響應(yīng)一或多個(gè)使能標(biāo)志而使能或禁止結(jié)果從處理電路到流水線的一或多個(gè)源操作數(shù)的傳遞。
29.如權(quán)利要求28所述的設(shè)備，其中以下中的至少之一傳遞電路用以使能來(lái)自處理電路的結(jié)果中的使用切片字到一或多個(gè)源操作數(shù)的傳遞；傳遞電路用以禁止來(lái)自處理電路的結(jié)果中的未使用切片字到一或多個(gè)源操作數(shù)的傳遞；傳遞電路用以逐個(gè)周期地執(zhí)行禁止和/或使能功能；傳遞電路用以逐個(gè)周期基地行禁止和/或使能功能。
30.如權(quán)利要求28所述的設(shè)備，還包括相關(guān)性檢查電路，用以確定仍進(jìn)入流水線的切片的指令的任何操作數(shù)是否依賴處理電路的任何數(shù)據(jù)結(jié)果，其中傳遞電路用以基于相關(guān)性檢查電路的確定結(jié)果和使能標(biāo)志禁止或使能相應(yīng)處理電路的傳遞功能。
31.如權(quán)利要求28所述的設(shè)備，其中每組使能標(biāo)志與相應(yīng)SIMD指令相關(guān)。
32.如權(quán)利要求31所述的設(shè)備，其中各組使能標(biāo)志被進(jìn)行以下處理中的至少之一包含在每個(gè)SIMD指令內(nèi)并且被提取和傳送到存儲(chǔ)電路；包含在相應(yīng)SIMD控制指令內(nèi)，每個(gè)控制指令與相應(yīng)SIMD指令相關(guān)，并且由SIMD控制指令產(chǎn)生使能標(biāo)志并且傳送到存儲(chǔ)電路；通過(guò)選擇預(yù)定位組，響應(yīng)于SIMD指令內(nèi)不存在使能標(biāo)志和SIMD控制指令不存在中的至少一種情況而被產(chǎn)生；及響應(yīng)于從SIMD控制指令和SIMD指令的至少一個(gè)解碼出的信息而被產(chǎn)生，并且用于選擇使能標(biāo)志的預(yù)定組。
全文摘要
方法和設(shè)備設(shè)置為在指定周期內(nèi)響應(yīng)一或多個(gè)使能標(biāo)志而禁止其中處理電路被組織成切片和級(jí)段的矩陣的SIMD處理流水線的至少一些數(shù)據(jù)路徑處理電路。
文檔編號(hào)G06F15/80GK1811745SQ20061000513
公開(kāi)日2006年8月2日 申請(qǐng)日期2006年1月12日 優(yōu)先權(quán)日2005年1月13日
發(fā)明者戶塚米太郎 申請(qǐng)人:索尼計(jì)算機(jī)娛樂(lè)公司