專利名稱：一種異核可重構(gòu)soc動(dòng)態(tài)系統(tǒng)切換結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
一種異核可重構(gòu)soc動(dòng)態(tài)系統(tǒng)切換結(jié)構(gòu)
技術(shù)領(lǐng)域：
本實(shí)用新型涉及嵌入式系統(tǒng)的可重構(gòu)soc技術(shù)領(lǐng)域，尤其涉及可重構(gòu) soc的異核動(dòng)態(tài)切換技術(shù)。
背錄技術(shù)
SOC (System On a Chip)運(yùn)用現(xiàn)代計(jì)算機(jī)和微電子學(xué)的高技術(shù)，把整個(gè)系 統(tǒng)集成到一片半導(dǎo)體芯片上，減小了體積、提高了運(yùn)行效率、增強(qiáng)了可靠性、 降低了功耗、減少了成本，因此被稱作嵌入式系統(tǒng)應(yīng)用的理想結(jié)構(gòu)和高端形式。 由于SOC技術(shù)的先進(jìn)性、性能的優(yōu)越性，其研究與開發(fā)越來越受到重視。
采用可重構(gòu)技術(shù)實(shí)現(xiàn)的SOC是可重構(gòu)SOC (RS0C: ReconfigurableSOC)?？?重構(gòu)技術(shù)可以使S0C在應(yīng)用環(huán)境變化時(shí)，更新自身的系統(tǒng)參數(shù)與配置來適應(yīng)新 的系統(tǒng)要求?？删幊唐骷LD (Programmable Logic Device)是S0C重構(gòu)技術(shù) 實(shí)現(xiàn)的硬件支持。PLD的主要應(yīng)用形式包括FPGA (Field Programmable Gate Arrays)和CPLD (Complex Programmable Logic Device )。 目前基于PLD的可 重構(gòu)技術(shù)都以靜態(tài)重構(gòu)為主，其采用系統(tǒng)停運(yùn)、系統(tǒng)重構(gòu)、重新運(yùn)行的工作方 式。
但在航天、軍事、智能機(jī)器等領(lǐng)域，要求在系統(tǒng)不停機(jī)運(yùn)行的情況下能夠完 成S0C的重構(gòu)，即動(dòng)態(tài)重構(gòu)，并切換運(yùn)行。但是，目前的異核可重構(gòu)SOC都只 能實(shí)現(xiàn)靜態(tài)重構(gòu)，不能滿足航天、軍事、智能機(jī)器等領(lǐng)域的需求。
發(fā)明內(nèi)容
本實(shí)用新型的目的就是解決現(xiàn)有技術(shù)中的問題，提出一種異核可重構(gòu)SOC 動(dòng)態(tài)系統(tǒng)切換結(jié)構(gòu)，能夠?qū)芍貥?gòu)SOC實(shí)現(xiàn)動(dòng)態(tài)重構(gòu)。
為實(shí)現(xiàn)上述目的，本實(shí)用新型提出了一種異核可重構(gòu)soc動(dòng)態(tài)系統(tǒng)切換結(jié)
構(gòu)，分別連接控制指令接口和被控對象，包括監(jiān)控器、兩個(gè)或兩個(gè)以上Mf)核和
動(dòng)態(tài)切換電路，監(jiān)控器與外部的控制指令接口連接，監(jiān)控器與兩個(gè)或兩個(gè)以上
MP核分別連接，監(jiān)控器與動(dòng)態(tài)切換電路的控制端連接，動(dòng)態(tài)切換電路的輸入端 與兩個(gè)或兩個(gè)以上MP核分別連接，動(dòng)態(tài)切換電路的輸出端與外部的被控對象連 接。
作為優(yōu)選，采用第一MP核和第二MP核兩個(gè)MP核，第一MP核和第二MP核 的輸入端分別與監(jiān)控器連接，第一 MP核和第二 MP核的輸出端分別與動(dòng)態(tài)切換 電路連接。
作為優(yōu)選，所述監(jiān)控器、兩個(gè)或兩個(gè)以上MP核和動(dòng)態(tài)切換電路在同一PLD 芯片上構(gòu)成。
作為優(yōu)選，所述PLD芯片為可編程邏輯器件半導(dǎo)體芯片。 本實(shí)用新型的有益效果本實(shí)用新型在同一 PLD芯片上構(gòu)造兩個(gè)或兩個(gè)以上 MP核，通過監(jiān)控器對兩個(gè)或兩個(gè)以上MP核進(jìn)行管理、控制。在不停機(jī)的情 況下在同一 PLD芯片上重新構(gòu)造一個(gè)新的微處理器MP核，新MP核的內(nèi)部特性 和參數(shù)與原MP核不同，但外部特征與原MP核一致，通過動(dòng)態(tài)切換電路完成新 舊系統(tǒng)的轉(zhuǎn)換，在不停機(jī)的情況下完成S0C系統(tǒng)的動(dòng)態(tài)重構(gòu)。異核可重構(gòu)動(dòng) 態(tài)系統(tǒng)切換結(jié)構(gòu)使S0C系統(tǒng)適用范圍更寬、技術(shù)含量更高、更適于進(jìn)行深層次 開發(fā)。本實(shí)用新型對于異核SOC動(dòng)態(tài)可重構(gòu)的研究、設(shè)計(jì)和應(yīng)用具有重要意 義。本實(shí)用新型結(jié)構(gòu)簡單，易于實(shí)現(xiàn)，適用于S0C動(dòng)態(tài)可重構(gòu)的研究、設(shè) 計(jì)和應(yīng)用領(lǐng)域。
本實(shí)用新型的特征及優(yōu)點(diǎn)將通過實(shí)施例結(jié)合附圖進(jìn)行詳細(xì)說明。

圖1是本實(shí)用新型一種異核可重構(gòu)soc動(dòng)態(tài)系統(tǒng)切換結(jié)構(gòu)的結(jié)構(gòu)示意圖。
具體實(shí)施方式
圖1是本實(shí)用新型一種異核可重構(gòu)soc動(dòng)態(tài)系統(tǒng)切換結(jié)構(gòu)的結(jié)構(gòu)示意圖。 分別連接控制指令接口 5和被控對象6，包括監(jiān)控器1、兩個(gè)或兩個(gè)以上MP核 和動(dòng)態(tài)切換電路4，監(jiān)控器1與外部的控制指令接口 5連接.監(jiān)控器l與兩個(gè)
或兩個(gè)以上MP核分別連接，監(jiān)控器1與動(dòng)態(tài)切換電路4的控制端連接，動(dòng)態(tài)切 換電路4的輸入端與兩個(gè)或兩個(gè)以上MP核分別連接，動(dòng)態(tài)切換電路4的輸出端 與外部的被控對象6連接。在同一PLD芯片上構(gòu)造兩個(gè)或兩個(gè)以上MP核，通過 監(jiān)控器1對兩個(gè)或兩個(gè)以上MP核進(jìn)行管理、控制。在不停機(jī)的情況下在同一 PLD芯片上重新構(gòu)造一個(gè)新的微處理器MP核，新MP核的內(nèi)部特性和參數(shù)與原 MP核不同，但外部特征與原MP核一致，通過動(dòng)態(tài)切換電路完成新舊系統(tǒng)的轉(zhuǎn)換， 在不停機(jī)的情況下完成SOC系統(tǒng)的動(dòng)態(tài)重構(gòu)。采用第一 MP核2和第二 MP核3 兩個(gè)MP核，第一 MP核2和第二 MP核3的輸入端分別與監(jiān)控器1連接，第一 MP 核2和第二MP核3的輸出端分別與動(dòng)態(tài)切換電路4連接。所述監(jiān)控器l、兩個(gè) 或兩個(gè)以上MP核和動(dòng)態(tài)切換電路4在同一 PLD芯片上構(gòu)成。所述PLD芯片為 可編程邏輯器件半導(dǎo)體芯片。監(jiān)控器1通過控制指令接口 5接受重構(gòu)指令， 并通過對SOC系統(tǒng)輸出信號(hào)的作用反饋、相關(guān)MP核配置與輸出信號(hào)的監(jiān)測， 來控制切換所涉及的各個(gè)MP核的信號(hào)匹配，并控制動(dòng)態(tài)切換電路4的操作， 實(shí)現(xiàn)SOC中MP核的新舊替換，完成系統(tǒng)的動(dòng)態(tài)重構(gòu)。
微處理器MP (Microprocessor)核是S0C的核心，系統(tǒng)運(yùn)行時(shí)，在同一芯 片上重新構(gòu)造一個(gè)新的微處理器MP核，新的微處理器MP核的內(nèi)部特性和參數(shù) 與原MP核不同，但外部特征與原MP核一致，再通過動(dòng)態(tài)切換電路4由原MP核 轉(zhuǎn)換到新MP核，實(shí)現(xiàn)SOC系統(tǒng)的動(dòng)態(tài)重構(gòu)，在重構(gòu)和切換過程中不影響SOC 對被控對象6的操控。
通過控制指令接口 5發(fā)出重構(gòu)指令，采用電路設(shè)計(jì)和硬件描述語言 HDL的程序設(shè)計(jì)，利用PLD芯片中的LE構(gòu)成所需的S0C硬件。監(jiān)控器1、 第一MP核2、第二MP核3和動(dòng)態(tài)切換電路4硬件被設(shè)計(jì)在同 -個(gè)PLD芯片 上。
本實(shí)用新型中異核表示SOC內(nèi)有不同的MP核，有運(yùn)行MP核與備用MP核。 本實(shí)施例中初始狀態(tài)時(shí)，第一MP核2為運(yùn)行MP核，第二MP核3為備用MP核。 當(dāng)監(jiān)控器1收到外部的換核指令后，按照指令參數(shù)控制第二 MP核3調(diào)整S粒和
配置，第二MP核3成為準(zhǔn)備投用的新MP核；第二MP核3的設(shè)置調(diào)整好后，監(jiān) 控器l檢測采集SOC的輸出狀態(tài)；監(jiān)控器1控制調(diào)整第二MP核3的輸出，使之 與當(dāng)前的SOC輸出相匹配；監(jiān)控器1對比第二MP核3輸出和S0C輸出，確定匹 配后，控制動(dòng)態(tài)切換電路4將SOC的輸出端從原運(yùn)行的第一 MP核2轉(zhuǎn)換到第二 MP核3的輸出引腳，第二MP核3成為SOC的運(yùn)行MP核；SOC系統(tǒng)實(shí)現(xiàn)新舊MP 核的不停機(jī)平穩(wěn)變換，完成了SOC的動(dòng)態(tài)重構(gòu)，系統(tǒng)在第二MP核3的操控下運(yùn) 行；第一 MP核2進(jìn)入備用狀態(tài)，在需要的時(shí)候，可經(jīng)重新設(shè)置，再將第一 MP 核2切換為SOC的運(yùn)行MP核。
上述實(shí)施例是對本實(shí)用新型的說明，不是對本實(shí)用新型的限定，任何對本 實(shí)用新型簡單變換后的結(jié)構(gòu)均屬于本實(shí)用新型的保護(hù)范圍。
權(quán)利要求1.一種異核可重構(gòu)SOC動(dòng)態(tài)系統(tǒng)切換結(jié)構(gòu)，分別連接控制指令接口(5)和被控對象(6)，其特征在于包括監(jiān)控器(1)、兩個(gè)或兩個(gè)以上MP核和動(dòng)態(tài)切換電路(4)，監(jiān)控器(1)與外部的控制指令接口(5)連接，監(jiān)控器(1)與兩個(gè)或兩個(gè)以上MP核分別連接，監(jiān)控(1)與動(dòng)態(tài)切換電路(4)的控制端連接，動(dòng)態(tài)切換電路(4)的輸入端與兩個(gè)或兩個(gè)以上MP核分別連接，動(dòng)態(tài)切換電路(4)的輸出端與外部的被控對象(6)連接。
2. 如權(quán)利要求l所述的一種異核可重構(gòu)SOC動(dòng)態(tài)系統(tǒng)切換結(jié)構(gòu)，其特征在于 采用第一 MP核(2)和第二MP核(3)兩個(gè)MP核，第一MP核(2)和第二 MP核(3)的輸入端分別與監(jiān)控器(1)連接，第一MP核(2)和第二MP核(3)的輸出端分別與動(dòng)態(tài)切換電路(4)連接。
3. 如權(quán)利要求1所述的一種異核可重構(gòu)S0C動(dòng)態(tài)系統(tǒng)切換結(jié)構(gòu)，其特征在于 所述監(jiān)控器(1)、兩個(gè)或兩個(gè)以上MP核和動(dòng)態(tài)切換電路(4)在同一PLD芯 片上構(gòu)成。
4. 如權(quán)利要求3所述的一種異核可重構(gòu)SOC動(dòng)態(tài)系統(tǒng)切換結(jié)構(gòu)，其特征在于 所述PLD芯片為可編程邏輯器件半導(dǎo)體芯片。
專利摘要本實(shí)用新型公開了一種異核可重構(gòu)SOC動(dòng)態(tài)系統(tǒng)切換結(jié)構(gòu)，分別連接控制指令接口和被控對象，包括監(jiān)控器、兩個(gè)或兩個(gè)以上MP核和動(dòng)態(tài)切換電路，監(jiān)控器與外部的控制指令接口連接，監(jiān)控器與兩個(gè)或兩個(gè)以上MP核分別連接，監(jiān)控器與動(dòng)態(tài)切換電路的控制端連接，動(dòng)態(tài)切換電路的輸入端與兩個(gè)或兩個(gè)以上MP核分別連接，動(dòng)態(tài)切換電路的輸出端與外部的被控對象連接。本實(shí)用新型在同一PLD芯片上構(gòu)造兩個(gè)或兩個(gè)以上MP核，新MP核的內(nèi)部特性和參數(shù)與原MP核不同，但外部特征與原MP核一致，通過動(dòng)態(tài)切換電路完成新舊系統(tǒng)的轉(zhuǎn)換，在不停機(jī)的情況下完成SOC系統(tǒng)的動(dòng)態(tài)重構(gòu)。異核可重構(gòu)動(dòng)態(tài)系統(tǒng)切換結(jié)構(gòu)使SOC系統(tǒng)適用范圍更寬、技術(shù)含量更高、更適于進(jìn)行深層次開發(fā)。
文檔編號(hào)G06F15/76GK201004225SQ20062014095
公開日2008年1月9日 申請日期2006年12月11日 優(yōu)先權(quán)日2006年12月11日
發(fā)明者劉利民 申請人:劉利民