專利名稱：：當(dāng)處理器處于低功率狀態(tài)時(shí)可為后臺(tái)dma裝置提供數(shù)據(jù)的小型高功效高速緩沖存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
：需要在微處理器系統(tǒng)DRAM存取以及微處理器系統(tǒng)DMA處理方面的進(jìn)步以提供性能、功率效率和使用效用上的改進(jìn)?，F(xiàn)有技術(shù)在此提及的技術(shù)和概念(包括為了說明前后關(guān)系、定義或比較的目的)，除非特別地被識(shí)別為公知或者熟知，不應(yīng)被解釋為承認(rèn)這些技術(shù)或概念是先前已經(jīng)公知或現(xiàn)有技術(shù)的一部分。在此引用的所有參考文件(如有)(包括專利、專利申請(qǐng)以及出版物)，無論是否明確地被結(jié)合，都是以其整體為任何目的^f皮結(jié)合參考。在此，不應(yīng)理解為承-〖人任何所述參考文件是相關(guān)的現(xiàn)有技術(shù)，也不構(gòu)成承認(rèn)這些文件的實(shí)際出版內(nèi)容或日期。在一些微處理器系統(tǒng)中，當(dāng)系統(tǒng)中的其它處理被最小化或暫停時(shí)，在DMA操作(諸如GPU引用幀緩沖器信息)期間執(zhí)行DRAM存取，并且每次DRAM存取消耗很多功率。類似地，在一些微處理器系統(tǒng)中，所有或一部分另外的斷電的處理器和相關(guān)的高速緩沖存儲(chǔ)器子系統(tǒng)被上電(或防止被斷電)，以處理相關(guān)的DMA操作(諸如USB裝置事務(wù)(transaction))。需要更有效地執(zhí)行DRAM存取和處理DMA存取的技術(shù)，由此使得能夠提高性能、功率效率和使用效用。在ACPI適用的系統(tǒng)中，由于不存在監(jiān)聽(snooping),所以對(duì)于低功率的ACPI適用的狀態(tài)C3、C4、C5等不允許相關(guān)的DMA,而在高速緩沖存儲(chǔ)器被監(jiān)聽時(shí)，對(duì)于相對(duì)較高功率的ACPI適用狀態(tài)C2、Cl和CO允許相關(guān)的DMA。在下文中，術(shù)語C0、Cl、C2、C3、C4和C5指的是類似命名的ACPI適用功率狀態(tài)。概要可以以多種方式實(shí)現(xiàn)本發(fā)明，包括作為處理、加工的產(chǎn)品、設(shè)備、系統(tǒng)、物質(zhì)的合成、以及如計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)或計(jì)算機(jī)網(wǎng)絡(luò)(其中通過光學(xué)或電子通信鏈路傳送程序指令)的計(jì)算機(jī)可讀介質(zhì)。在本說明書中，可將這些實(shí)現(xiàn)方式或任何其他本發(fā)明可形成的形式稱為技術(shù)。一般地說，在本發(fā)明的范圍內(nèi)，可以改變公開的處理步驟的次序。詳細(xì)描述提供在上述提及的領(lǐng)域中實(shí)現(xiàn)性能、效率和使用效用上的改進(jìn)的本發(fā)明的一個(gè)或多個(gè)實(shí)施例的公開。詳細(xì)描述包括便于更快理解詳細(xì)描述的其余部分的介紹。所述介紹包括筒短地總結(jié)根據(jù)在此教導(dǎo)的構(gòu)思的示意性系統(tǒng)和方法的示意性組合。正如在結(jié)論中更詳細(xì)討論的，本發(fā)明涵蓋在頒布的本專利的結(jié)尾附帶的權(quán)利要求的范圍內(nèi)的所有可能的修改和變形。圖1示出了系統(tǒng)的幾個(gè)實(shí)施例的選擇的細(xì)節(jié)，該系統(tǒng)實(shí)現(xiàn)了用于滿足選擇的非可高速緩沖存取和用于滿足一些后臺(tái)DMA裝置存取的一個(gè)或多個(gè)緩沖器/小型高速緩沖存儲(chǔ)器的透明使用。圖2示出了圖1中的緩沖器/小型高速緩沖存儲(chǔ)器中的任一個(gè)的實(shí)施例的選擇的方面。圖3示出了狀態(tài)機(jī)的實(shí)施例的選擇的方面，該狀態(tài)機(jī)適用于控制圖2中的緩沖器/小型高速緩沖存儲(chǔ)器的例子以滿足選擇的非可高速緩沖存取。圖4示出了存儲(chǔ)器范圍信息的實(shí)施例，該存儲(chǔ)器范圍信息用于確定選擇的匹配非可高速緩沖存取和選擇的匹配DMA存取，以通過圖2中的緩沖器/小型高速緩沖存儲(chǔ)器的例子來進(jìn)行處理。圖5示出了通過實(shí)現(xiàn)用于滿足后臺(tái)DMA裝置存取的相關(guān)的緩沖器/小型高速緩沖存儲(chǔ)器的實(shí)施例而執(zhí)行的選擇的操作。圖6示出了通過實(shí)現(xiàn)用于滿足后臺(tái)DMA裝置存取的不相關(guān)的緩沖器/小型高速緩沖存儲(chǔ)器的實(shí)施例而執(zhí)行的選擇的操作。圖7A-7F示出了包括在處理器中的緩沖器/小型高速緩沖存儲(chǔ)器的前后關(guān)系的各種實(shí)施例。詳細(xì)描述下面結(jié)合示出了本發(fā)明的原理的附圖來提供對(duì)本發(fā)明的一個(gè)或多個(gè)實(shí)施例的詳細(xì)描述。一些實(shí)施例或其變形的特征可以是"顯著的"。結(jié)合實(shí)施例來描述本發(fā)明，這些實(shí)施例應(yīng)被理解為僅僅是示意性的，而不是限制性的。(顯著地或相反)本發(fā)明不限于這里的一個(gè)或所有實(shí)施例。本發(fā)明的范圍僅由已頒布的本專利的結(jié)尾附帶的權(quán)利要求限定，并且本發(fā)明包含多種選擇、修改和等同物。在下面的描述中闡述許多特定細(xì)節(jié)，以提供對(duì)本發(fā)明的透徹理解。提供這些細(xì)節(jié)是為了舉例的目的，并且本發(fā)明可根據(jù)權(quán)利要求來實(shí)施，而不需要一些或所有這些特定細(xì)節(jié)。為清楚起見，與本發(fā)明相關(guān)的
技術(shù)領(lǐng)域：
中公知的技術(shù)資料沒有被詳細(xì)描述，從而使得本發(fā)明不被不必要地模糊。介紹包括本介紹僅僅是有利于更快地理解詳細(xì)描述。由于任何介紹的段落是對(duì)整個(gè)主題必要的簡(jiǎn)化而不是旨在窮盡或限制性描述，所以本發(fā)明不限于在本介紹中呈現(xiàn)的構(gòu)思。例如，下面本介紹僅對(duì)特定實(shí)施例提供受篇幅和組織結(jié)構(gòu)限制的綜述信息。實(shí)際上有多個(gè)其它實(shí)施例，包括最終推出權(quán)利要求的實(shí)施例，在整個(gè)說明書前后將討論這些實(shí)施例?？s寫詞這里，在別處的各種簡(jiǎn)寫的略語或縮寫用于表示特定的元素?？s寫的說明如下。縮寫詞描述ACPI高級(jí)配置和電源接口CPU中央處理單元CRT陰極射線管DMA直接存儲(chǔ)器存取DRAM動(dòng)態(tài)隨機(jī)存取(讀/寫)存儲(chǔ)器FIFO先進(jìn)先出GPU圖形處理單元I/O輸入/輸出U第一級(jí)高速緩沖存儲(chǔ)器第二級(jí)高速緩沖存儲(chǔ)器第三級(jí)高速緩沖存儲(chǔ)器LRU最近最少使用<table>tableseeoriginaldocumentpage7</column></row><table>通過用緩沖器/小型高速緩沖存儲(chǔ)器滿足選擇的非可高速緩沖存取來消除一些DRAM存取，從而對(duì)處理器系統(tǒng)中的內(nèi)部小型的和功率高效的緩沖器/小型高速緩沖存儲(chǔ)器的透明使用使得功耗能夠降低。通過用緩沖器/小型高速緩沖存儲(chǔ)器滿足一些后臺(tái)DMA裝置存取，來降低微處理器系統(tǒng)的CPU或高速緩沖存儲(chǔ)器子系統(tǒng)必須被上電的情況的發(fā)生，緩沖器/小型高速緩沖存儲(chǔ)器使得功耗能夠進(jìn)一步降低。在一些實(shí)施例中，微處理器系統(tǒng)實(shí)現(xiàn)了多個(gè)處理器(或多個(gè)CPU),每個(gè)處理器(或CPU)具有相關(guān)聯(lián)的高速緩沖存儲(chǔ)器子系統(tǒng)(例如，第一級(jí)、第二級(jí)、第三級(jí)和更高級(jí)高速緩沖存儲(chǔ)器的各種布置)。緩沖器/小型高速緩沖存儲(chǔ)器提供經(jīng)由DRAM存取降低的功率節(jié)省，緩沖器/小型高速緩沖存儲(chǔ)器在正常模式和緩沖模式下選擇性地可操作。在緩沖模式下(當(dāng)CPU開始在低功率狀態(tài)下操作時(shí)進(jìn)入緩沖模式)，匹配規(guī)定的物理地址范圍的非可高速緩沖存取(諸如由DMA裝置產(chǎn)生的非可高速緩沖存取)由緩沖器/小型高速緩沖存儲(chǔ)器處理，而不是由存儲(chǔ)器控制和DRAM處理。緩沖器/小型高速緩沖存儲(chǔ)器處理包括當(dāng)引用失敗(referencemiss)時(shí)分配行(lme)，當(dāng)引用成功(referencehit)時(shí)從緩沖器/小型高速緩沖存儲(chǔ)器返回高速緩沖的數(shù)據(jù)。根據(jù)多個(gè)替換策略(包括當(dāng)沒有空閑行時(shí)停止替換)中的一個(gè)，在緩沖器/小型高速緩沖存儲(chǔ)器中替換多個(gè)行。在正常模式下(當(dāng)CPU開始在高功率狀態(tài)下操作時(shí)進(jìn)入正常模式)，緩沖器/小型高速緩沖存儲(chǔ)器與傳統(tǒng)的高速緩沖存儲(chǔ)器類似地進(jìn)行操作，并且在其中不對(duì)非可高速緩沖存取進(jìn)行處理。在一種使用情況下，保留在緩沖器/小型高速緩沖存儲(chǔ)器中的數(shù)據(jù)是以壓縮格式保持的圖形更新數(shù)據(jù)。在一些實(shí)施方式中，緩沖器/小型高速緩沖存儲(chǔ)器是連接到一個(gè)或多個(gè)CPU的高速緩沖存儲(chǔ)器(諸如第一級(jí)、第二級(jí)和第三級(jí)高速緩沖存儲(chǔ)器中的任何一個(gè))的一部分。在一些實(shí)施方式中，緩沖器/小型高速緩沖存儲(chǔ)器是連接到一個(gè)或多個(gè)CPU的高速緩沖存儲(chǔ)器子系統(tǒng)中的最高級(jí)高速緩沖存儲(chǔ)器(或"外級(jí)"(outerlevel)高速緩沖存儲(chǔ)器)的一部分。例如，在僅具有第一級(jí)高速緩沖存儲(chǔ)器的高速緩沖存儲(chǔ)器子系統(tǒng)中，緩沖器/小型高速緩沖存儲(chǔ)器可以是第一級(jí)高速緩沖存儲(chǔ)器(或者如果有多個(gè)第一級(jí)高速緩沖存儲(chǔ)器時(shí)可選的高速緩沖存儲(chǔ)器)的一部分。又例如，在具有第一級(jí)和第二級(jí)高速緩沖存儲(chǔ)器的高速緩沖存儲(chǔ)器子系統(tǒng)中，緩沖器/小型高速緩沖存儲(chǔ)器可以是第二級(jí)高速緩沖存儲(chǔ)器(或者如果有多個(gè)第二級(jí)高速緩沖存儲(chǔ)器時(shí)可選的高速緩沖存儲(chǔ)器)的一部分。又例如，在具有第一級(jí)、第二級(jí)和第三級(jí)高速緩沖存儲(chǔ)器的高速緩沖存儲(chǔ)器子系統(tǒng)中，緩沖器/小型高速緩沖存儲(chǔ)器可以是第三級(jí)高速緩沖存儲(chǔ)器(或者如果有多個(gè)第三級(jí)高速緩沖存儲(chǔ)器時(shí)多個(gè)高速緩沖存儲(chǔ)器)的一部分。當(dāng)由于任何或所有CPU(或相關(guān)聯(lián)的微處理器系統(tǒng))處于不支持監(jiān)聽的低功率狀態(tài)下使得CPU中的高速緩沖的數(shù)據(jù)不可被存取時(shí)，通過緩沖器/小型高速緩沖存儲(chǔ)器送出(sourcing)和吸收(sinkmg)選擇的指向包括在CPU的相關(guān)域中的存儲(chǔ)空間的DMA存取，通過減少CPU和/或高速緩沖存儲(chǔ)器子系統(tǒng)上電來提供功率節(jié)省。通過允許微處理器系統(tǒng)(或其一部分)保持在低功率狀態(tài)，經(jīng)由緩沖器/小型高速緩沖存儲(chǔ)器滿足選擇的DMA存取使得功耗能夠被降低。緩沖器/小型高速緩沖存儲(chǔ)器可針對(duì)在微處理器系統(tǒng)中高速緩沖的數(shù)據(jù)在(臨時(shí))不相關(guān)方式下進(jìn)行操作，并且當(dāng)微處理器(或其一部分)轉(zhuǎn)換到能夠進(jìn)行監(jiān)聽的高功率狀態(tài)時(shí)，在失活之前，緩沖器/小型高速緩沖存儲(chǔ)器被清洗(flush)以與高速緩沖的數(shù)據(jù)同步?；蛘?，緩沖器/小型高速緩沖存儲(chǔ)器可針對(duì)高速緩沖的數(shù)據(jù)在(增量)相關(guān)方式下進(jìn)行操作?？刹捎冒↙RU、MRU的分配策略(或其變形)來將緩沖器/小型高速緩沖存儲(chǔ)器作為直接、完全相關(guān)聯(lián)或設(shè)置的相關(guān)聯(lián)的存儲(chǔ)器進(jìn)行管理。分配策略可包括當(dāng)空閑行在緩沖器/小型高速緩沖存儲(chǔ)器中不再可用時(shí)停止分配。分配狀態(tài)(諸如LRU或MRU狀態(tài))可獨(dú)立于或取決于微處理器系統(tǒng)(或在其中選擇的元件)的功率狀態(tài)而進(jìn)展?？芍笇?dǎo)緩沖器/小型高速緩沖存儲(chǔ)器處理所有DMA事務(wù)，或者基于事務(wù)地址范圍或哪個(gè)DMA裝置正發(fā)起事務(wù)來選擇DMA事務(wù)以進(jìn)行處理。僅當(dāng)微處理器系統(tǒng)(或其一部分)在低功率狀態(tài)或監(jiān)聽禁止?fàn)顟B(tài)下操作時(shí)，緩沖器/小型高速緩沖存儲(chǔ)器可選擇性地處理DMA事務(wù)。當(dāng)微處理器系統(tǒng)(或其一部分)在高功率狀態(tài)或監(jiān)聽啟用狀態(tài)下操作時(shí)，緩沖器/小型高速緩沖存儲(chǔ)器可處理DMA事務(wù)。當(dāng)微處理器轉(zhuǎn)換為非監(jiān)聽操作時(shí)，在微處理器中的高速緩沖的數(shù)據(jù)變?yōu)椴豢捎弥?，?shù)據(jù)可被存儲(chǔ)(或"預(yù)填充")在緩沖器/小型高速緩沖存儲(chǔ)器中(出于將來DMA引用時(shí)使用的期望)?？筛鶕?jù)編程的地址范圍或動(dòng)態(tài)地根據(jù)先前觀測(cè)的DMA事務(wù)進(jìn)4亍預(yù)填充。示意性組合該介紹以段落集來得出結(jié)論，這些段落筒要地總結(jié)了根據(jù)這里所教導(dǎo)的構(gòu)思的示意性系統(tǒng)和方法。每個(gè)段落使用非正式的偽權(quán)利要求格式來突出顯示了特征的各種組合。這些精練的描述并不意味是互相排斥、窮盡或限制性的，本發(fā)明不限于這些突出顯示的組合。正如在結(jié)論章節(jié)中所詳細(xì)討論的，本發(fā)明包含在發(fā)布的權(quán)利要求的范圍內(nèi)的所有可能的修改和變化，所述權(quán)利要求附在專利的最后。該介紹以段落集來得出結(jié)論，這些段落簡(jiǎn)要地總結(jié)了根據(jù)這里所教導(dǎo)的構(gòu)思的示意性系統(tǒng)和方法。每個(gè)段落使用非正式的偽權(quán)利要求格式來突出顯示了特征的各種組合。這些濃縮的描述并不意味是互相排斥、窮盡或限制性的，本發(fā)明不限于這些突出顯示的組合。正如在結(jié)論章節(jié)中所詳細(xì)討論的，本發(fā)明包含在發(fā)布的權(quán)利要求的范圍內(nèi)的所有可能的^f奮改和變化，所述權(quán)利要求附在專利的最后。一種方法的第一示意性組合包括以下步驟通過引用區(qū)別于相關(guān)域的數(shù)據(jù)結(jié)構(gòu)響應(yīng)DMA存?。划?dāng)相關(guān)域在相關(guān)模式之間轉(zhuǎn)換(transition)時(shí)，將所述數(shù)據(jù)結(jié)構(gòu)與所述相關(guān)域同步；其中，所述相關(guān)模式包括不相關(guān)模式和相關(guān)模式。在所述第一示意性組合中，所述同步包括以下操作的至少一個(gè)將修改的數(shù)據(jù)從所述數(shù)據(jù)結(jié)構(gòu)清洗(flush)到所述相關(guān)域，將所述數(shù)據(jù)結(jié)構(gòu)中不需要的數(shù)據(jù)標(biāo)記為可用的以便從所述相關(guān)域預(yù)填充，并且將所述數(shù)據(jù)從所述相關(guān)域預(yù)填充到所述數(shù)據(jù)結(jié)構(gòu)。在所述第一示意性組合中，所述數(shù)據(jù)結(jié)構(gòu)包括緩沖器和高速緩沖存儲(chǔ)器的至少一個(gè)。在所述第一示意性組合中，DMA存取是可高速緩沖的存取。在所述第一示意性組合中，DMA存取是非可高速緩沖的存取。在所述第一示意性組合中，DMA存取是第一DMA存取，并且還包括通過引用所述相關(guān)i或來響應(yīng)第二DMA存^F又。在前述示意性組合中，對(duì)大于或者等于下限(lowerlimit)物理地址的第一物理地址4丸行所述第一DMA存取。在前述示意性組合中，所述第一物理地址小于或等于上限(upperlimit)物理地址。在前述示意性組合中，對(duì)小于所述下限物理地址的第二物理地址執(zhí)行所述第二DMA存取。前述示意性組合還包括通過引用所述相關(guān)域來響應(yīng)第三DMA存取，其中，對(duì)大于所述上限物理地址的第三物理地址執(zhí)行所述第三DMA存取。在所述第一示意性組合中，根據(jù)預(yù)定的替換策略操作所述數(shù)據(jù)結(jié)構(gòu)。在所述第一示意性組合中，根據(jù)動(dòng)態(tài)替換策略操作所述數(shù)據(jù)結(jié)構(gòu)。在所述第一示意性組合中，根據(jù)LRU替換策略操作所述數(shù)據(jù)結(jié)構(gòu)。在所述第一示意性組合中，根據(jù)MRU替換策略操作所述數(shù)據(jù)結(jié)構(gòu)。在所述第一示意性組合中，根據(jù)引用替換策略狀態(tài)的替換策略操作所述數(shù)據(jù)結(jié)構(gòu)。在前述示意性組合中，所述替換策略狀態(tài)獨(dú)立于相關(guān)域的當(dāng)前相關(guān)模式地進(jìn)展。在所述第一示意性組合中，根據(jù)引用替換策略狀態(tài)的替換策略操作所述數(shù)據(jù)結(jié)構(gòu)，并且所述替換策略狀態(tài)依賴于相關(guān)域的當(dāng)前相關(guān)模式地進(jìn)展。在所述第一示意性組合中，根據(jù)直接映射高速緩沖管理技術(shù)來管理所述數(shù)據(jù)結(jié)構(gòu)。在所述第一示意性組合中，根據(jù)集合相關(guān)聯(lián)管理技術(shù)管理所述數(shù)據(jù)結(jié)構(gòu)。在所述第一示意性組合中，根據(jù)完全相關(guān)聯(lián)管理技術(shù)管理所述數(shù)據(jù)結(jié)構(gòu)。一種方法的第二示意性組合包括以下步驟響應(yīng)于對(duì)相關(guān)域由相關(guān)模式轉(zhuǎn)換到非相關(guān)模式的請(qǐng)求，啟用存儲(chǔ)器結(jié)構(gòu)以響應(yīng)裝置的存儲(chǔ)器存?。缓驮谒鰡⒂弥?，允許所述相關(guān)域轉(zhuǎn)換到非相關(guān)模式。在所述第二示意性組合中，所述裝置是DMA裝置。在前述示意性組合中，所述啟用步驟包括確定物理地址值，所述物理地址值被與跟所述存儲(chǔ)器存取的每個(gè)相關(guān)聯(lián)的各物理地址相比較。在前述示意性組合中，如果所述物理地址之一大于或等于所述物理地址值，則各存儲(chǔ)器存取被所述存儲(chǔ)器結(jié)構(gòu)處理。在前述示意性組合中，如果所述物理地址之一小于所述物理地址值，則各存儲(chǔ)器存取被相關(guān)域處理。在所述第二示意性組合中，所述裝置是DMA裝置。在前述示意性組合中，所述啟用步驟包括確定物理地址值，所述物理地址值被與跟所述存儲(chǔ)器存取的每個(gè)相關(guān)Jf關(guān)的各物理地址相比較。在前述示意性組合中，如果所述物理地址之一大于或等于所述物理地址值，則各存儲(chǔ)器存取被所述存儲(chǔ)器結(jié)構(gòu)處理。在前述示意性組合中，如果所述物理地址之一小于所述物理地址值，則各存儲(chǔ)器存取被相關(guān)域處理。在所述第二示意性組合中，具有大于或等于物理地址值的各物理地址的存儲(chǔ)器存取的每個(gè)被所述存儲(chǔ)器結(jié)構(gòu)處理。在前述示意性組合中，所述物理地址值被保留于通過在相關(guān)域中實(shí)現(xiàn)的處理器可編程的寄存器。在前述示意述處理器處理。在所述第二示意性組合中，具有介于下限物理地址值和上限物理地址值性組合中，所述物理地址值被保留于通過在相關(guān)域中實(shí)現(xiàn)的處理器可編程的寄存器。在前述示意性組合中，具有在下限物理地址值和上限物理地址值范圍以外的各物理地址的存儲(chǔ)器存取的每個(gè)被所述處理器處理。在所述第二示意性組合中，所述啟用步驟包括向所述存儲(chǔ)器結(jié)構(gòu)的至少一部分預(yù)填充數(shù)據(jù)。在前述示意性組合中，所述存儲(chǔ)器存取的至少一個(gè)是讀取，并且還包括，響應(yīng)于所述讀取請(qǐng)求提供一些數(shù)據(jù)。在所述第二示意性組合中，所述啟用步驟包括向所述存儲(chǔ)器結(jié)構(gòu)的至少一部分預(yù)填充數(shù)據(jù)。在前述示意性組合中，所述存儲(chǔ)器存取的至少一個(gè)是寫入，并且還包括，響應(yīng)于所述寫入請(qǐng)求^修改一些數(shù)據(jù)。在所述第二示意性組合中，所述啟用步驟包括向所述存儲(chǔ)器結(jié)構(gòu)的至少一部分預(yù)填充數(shù)據(jù)；并且還包括響應(yīng)于對(duì)從非相關(guān)模式轉(zhuǎn)換到相關(guān)模式的相關(guān)域的請(qǐng)求，將所述存儲(chǔ)器結(jié)構(gòu)的部分的至少一子部分標(biāo)記為可用于預(yù)填充。前述示意性組合還包括在所述標(biāo)記之后，允許所述相關(guān)域轉(zhuǎn)換到相關(guān)模式。在所述第二示意性組合中，所述啟用步驟包括向所述存儲(chǔ)器結(jié)構(gòu)的至少一個(gè)子區(qū)域預(yù)填充數(shù)據(jù)，所述子區(qū)域至少部分基于可編程寄存器值被確定。在所述第二示意性組合中，所述啟用步驟包括向所述存儲(chǔ)器結(jié)構(gòu)的至少一確定的動(dòng)態(tài)范圍被確定。在所述第二示意性組合中，當(dāng)所述相關(guān)域處于相關(guān)模式時(shí)，所述相關(guān)域響應(yīng)存儲(chǔ)器存取，而當(dāng)所述相關(guān)域處于非相關(guān)模式時(shí)，所述相關(guān)域不響應(yīng)存儲(chǔ)器存取。在所述第二示意性組合中，當(dāng)所述相關(guān)域處于相關(guān)模式時(shí)，所述相關(guān)域響應(yīng)存儲(chǔ)器存取，而當(dāng)所述相關(guān)域處于非相關(guān)模式時(shí)，所述存儲(chǔ)器結(jié)構(gòu)響應(yīng)存儲(chǔ)器存取。在所述第一和第二示意性組合的任一個(gè)中，所述相關(guān)域包括處理器、高速緩沖存儲(chǔ)器和與高速緩沖存儲(chǔ)器子系統(tǒng)連接的鏈路中的至少一個(gè)。在所述第一和第二示意性組合的任一個(gè)中，所述相關(guān)模式包括高功率模式、高性能模式和啟用監(jiān)聽(snoop-enabled)模式中的至少一個(gè)。在所述第一和第二示意性組合的任一個(gè)中，所述非相關(guān)模式包括低功率模式、低性能模式和禁止監(jiān)聽模式中的至少一個(gè)。所述第二ic的所述第三示意性組合還包括通過對(duì)所述存儲(chǔ)器結(jié)構(gòu)進(jìn)行存取來響應(yīng)至少一個(gè)存儲(chǔ)器存取。在所述第三示意性組合中，所述至少一個(gè)存儲(chǔ)器存取是讀取。在前述示意性組合中，所述存取包括確定所述存儲(chǔ)器結(jié)構(gòu)中是否存在用于讀取的讀取數(shù)據(jù)。在前述示意性組合中，如果所述存儲(chǔ)器結(jié)構(gòu)中沒有讀取數(shù)據(jù)，則向所述相關(guān)域請(qǐng)求讀取數(shù)據(jù)。在所述第三示意性組合中，所述存儲(chǔ)器存取的至少一個(gè)是寫入。在前述示意性組合中，所述存取包括確定所述存儲(chǔ)器結(jié)構(gòu)是否具有為了所述寫入而分配的用于寫入數(shù)據(jù)的位置。前述示意性組合還包括，如果所述存儲(chǔ)器結(jié)構(gòu)不具有分配的用于寫入數(shù)據(jù)的位置，則在所述存儲(chǔ)器結(jié)構(gòu)中分配用于寫入數(shù)據(jù)的新位置。前述示意性組合還包括將寫入數(shù)據(jù)存儲(chǔ)在所述新位置中。在所述第三示意性組合中，響應(yīng)于對(duì)相關(guān)域從非相關(guān)模式轉(zhuǎn)換到相關(guān)模式的請(qǐng)求，禁止所述存儲(chǔ)器結(jié)構(gòu)響應(yīng)所述存儲(chǔ)器存取。前述示意性組合還包括在所述禁止之后，允許所述相關(guān)域轉(zhuǎn)換到相關(guān)模式。在所述第三示意性組合中，響應(yīng)于對(duì)相關(guān)域從非相關(guān)模式轉(zhuǎn)換到相關(guān)模式的請(qǐng)求，將自所述存儲(chǔ)器結(jié)構(gòu)被啟用后存儲(chǔ)的修改的數(shù)據(jù)清洗所述存儲(chǔ)器結(jié)構(gòu)。前述示意性組合還包括，在所述清洗后，允許所述相關(guān)域轉(zhuǎn)換到相關(guān)模式。一種系統(tǒng)的第四示意性組合包括微處理器；與所述微處理器連接的存儲(chǔ)結(jié)構(gòu)；其中，響應(yīng)于使所述微處理器進(jìn)入啟用監(jiān)聽狀態(tài)的請(qǐng)求，所述存儲(chǔ)結(jié)構(gòu)中的修改的數(shù)據(jù)被清洗到所述微處理器，然后所述微處理器被允許進(jìn)入啟用監(jiān)聽狀態(tài)。在前述示意性組合的第五示意性組合中，在所述請(qǐng)求之后、修改數(shù)據(jù)被清洗之前，所述存儲(chǔ)結(jié)構(gòu)被禁止響應(yīng)裝置的存取。一種系統(tǒng)的第六示意性組合包括微處理器；與所述微處理器連接的存儲(chǔ)結(jié)構(gòu)；其中，響應(yīng)于使所述微處理器進(jìn)入啟用監(jiān)聽狀態(tài)的請(qǐng)求，所述存儲(chǔ)結(jié)構(gòu)中未經(jīng)修改的數(shù)據(jù)被標(biāo)記為不需要，然后微處理器被允許進(jìn)入啟用監(jiān)聽狀態(tài)。在前述示意性組合的第七示意性組合中，在所述請(qǐng)求之后、未經(jīng)修改的數(shù)據(jù)被標(biāo)記之前，所述存儲(chǔ)結(jié)構(gòu)被禁止響應(yīng)裝置的存取。在前述示意性組合中，響應(yīng)于微處理器進(jìn)入啟用監(jiān)聽狀態(tài)的請(qǐng)求，部分被標(biāo)記為不需要的數(shù)據(jù)被預(yù)填充數(shù)據(jù)替換。在前述示意性組合中，在所述部分被替換之后，微處理器被允許進(jìn)入禁止監(jiān)聽狀態(tài)。在前述示意性組合中，在所述部分被替換之后，所述存儲(chǔ)結(jié)構(gòu)被啟用以響應(yīng)裝置的存取。在前述示意性組合中，所述存取的至少一個(gè)存取是由一些所述預(yù)填充數(shù)據(jù)滿足的讀取。在前述示意性組合中，所述存取的至少其他的一個(gè)是用于修改部分所述預(yù)填充數(shù)據(jù)的寫入。一種系統(tǒng)的第八示意性組合包括微處理器；與所述微處理器連接的存儲(chǔ)結(jié)構(gòu)；其中，響應(yīng)于使所述微處理器進(jìn)入禁止監(jiān)聽狀態(tài)的請(qǐng)求，所述存儲(chǔ)結(jié)構(gòu)被預(yù)填充數(shù)據(jù)，然后微處理器被允許進(jìn)入禁止監(jiān)聽狀態(tài)。在所述第八ic的第九示意性組合中，當(dāng)所述^L預(yù)填充之后，所述存儲(chǔ)結(jié)構(gòu)被啟用以響應(yīng)裝置的存取。在前述示意性組合中，所述存取包括讀取和寫入。在前述示意性組合中，所述處理讀取包括提供部分?jǐn)?shù)據(jù)。在前述示意性組合中，所述處理寫入包括修改部分?jǐn)?shù)據(jù)。一種系統(tǒng)的第十示意性組合包括微處理器；與所述^:處理器連接的存儲(chǔ)結(jié)構(gòu)；其中，響應(yīng)于使微處理器進(jìn)入禁止監(jiān)聽狀態(tài)的請(qǐng)求，所述存儲(chǔ)結(jié)構(gòu)被啟用以響應(yīng)裝置的存取，然后微處理器被允許進(jìn)入禁止監(jiān)聽狀態(tài)。所述第五、第七、第九和第十示意性組合還包括所述裝置。在前述示意性組合中，所述裝置是DMA裝置。綜述在各種微處理器系統(tǒng)中，可經(jīng)常通過DMA事務(wù)，由裝置使用非可高速緩沖和可高速緩沖存儲(chǔ)器存取來傳送數(shù)據(jù)。一些DMA事務(wù)是"后臺(tái)"存取，即使當(dāng)微處理器系統(tǒng)不繁忙時(shí)，也需要"后臺(tái)"存取。由于不需要監(jiān)聽，導(dǎo)致降低的監(jiān)聽?zhēng)捫枨蠛徒档偷墓?，所以非可高速緩沖存取是有利的。在傳統(tǒng)系統(tǒng)中，通過DRAM(而不是高速緩沖存儲(chǔ)器)來滿足非可高速緩沖存取。但是，在這里所描述的實(shí)施例中，在一些情況下，通過緩沖器/小型高速緩沖存儲(chǔ)器(而不是DRAM)來滿足所有或部分非可高速緩沖存取，并且根據(jù)非可高速緩沖語義來執(zhí)行所有或部分非可高速緩沖存取，因此透明地消除(或減少)了DRAM存取。緩沖器/小型高速緩沖存儲(chǔ)器的操作對(duì)于其它代理是不可見的(而不是減少DRAM存取)，并且不需要對(duì)現(xiàn)有的OS和相關(guān)的裝置驅(qū)動(dòng)程序代碼進(jìn)行改變。由于對(duì)緩沖器/小型高速緩沖存儲(chǔ)器進(jìn)行存取比對(duì)DRAM進(jìn)行存取使用較少的能量，所以DRAM存取的消除降低了功耗。例如，考慮到增強(qiáng)的單片微處理器系統(tǒng)具有一個(gè)或多個(gè)CPU、嵌入的存儲(chǔ)器控制器(用于例如與DRAM進(jìn)行接口連接)以及用于滿足(在此描述的)非可高速緩沖存取的緩沖器/小型高速緩沖存儲(chǔ)器。即使當(dāng)緩沖器/小型高速緩沖存儲(chǔ)器滿足來自其它代理的非可高速緩沖請(qǐng)求時(shí)，所有的CPU和存儲(chǔ)器控制器也可保持在低功率狀態(tài)下。在一些實(shí)施例中，低功率狀態(tài)包括可兼容ACPI的低功率狀態(tài)(諸如ACPI狀態(tài)C3、C4、C5等)，這些狀態(tài)不提供高速緩沖存儲(chǔ)器的監(jiān)聽。當(dāng)執(zhí)行較少的DRAM存取時(shí)(或當(dāng)不執(zhí)行DRAM存取時(shí))，也可滿足非可高速緩沖請(qǐng)求。因此，當(dāng)增強(qiáng)的微處理器系統(tǒng)處于空閑時(shí)，諸如當(dāng)?shù)却I盤輸入以及正由GPU顯示的數(shù)據(jù)不變而被重復(fù)存取以用于顯示更新時(shí)，可使用緩沖器/小型高速緩沖存儲(chǔ)器來實(shí)現(xiàn)大量功率節(jié)省。在一些方面，緩沖器/小型高速緩沖存儲(chǔ)器與高速緩沖存儲(chǔ)器類似，并且包括存儲(chǔ)器結(jié)構(gòu)，該存儲(chǔ)器結(jié)構(gòu)具有多個(gè)行，每個(gè)行具有數(shù)據(jù)和狀態(tài)(諸如有效比特)并與地址或地址范圍相關(guān)聯(lián)。響應(yīng)于對(duì)事件集合中的一個(gè)的檢測(cè)，在一個(gè)或多個(gè)狀態(tài)機(jī)的控制下，做出緩沖器/小型高速緩沖存儲(chǔ)器的操作模式的改變(諸如，進(jìn)入低功率CPU狀態(tài)使得緩沖器/小型高速緩沖存儲(chǔ)器能夠響應(yīng)于非可高速緩沖存取)。與狀態(tài)機(jī)相關(guān)聯(lián)的所有控制邏輯或任何一部分控制邏輯還提供在選擇的非可高速緩沖存取和緩沖器/小型高速緩沖存儲(chǔ)器之間的雙向連接?？捎稍谝粋€(gè)或多個(gè)程序可存取模式寄存器中指定的物理地址范圍(例如，相應(yīng)于DRAM)來部分確定選擇的非可高速緩沖存取。由于不需要有時(shí)與非可高速緩沖存取相關(guān)聯(lián)的特殊處理(諸如，對(duì)整個(gè)高速緩沖存儲(chǔ)器或高速緩沖存儲(chǔ)器的一部分的顯式清洗)，所以可高速緩沖存取是有利的。在傳統(tǒng)系統(tǒng)中，由形成相關(guān)域的相關(guān)聯(lián)的高速緩沖存儲(chǔ)器子系統(tǒng)或CPU來滿足可高速緩沖存取。不利的是，CPU或相關(guān)聯(lián)的高速緩沖存儲(chǔ)器子系統(tǒng)的一部分必須被上電，以執(zhí)行可高速緩沖存取(即，處理器邏輯必須退出任何監(jiān)聽禁用狀態(tài))。但是，在這里所描述的實(shí)施例中，在一些情況下，由緩沖器/小型高速緩沖存儲(chǔ)器(而不是由CPU或高速緩沖存儲(chǔ)器子系統(tǒng))來滿足所有或部分可高速緩沖存取。因此，否則，如果處于空閑(即，處于監(jiān)聽禁用狀態(tài))，則CPU和高速緩沖存儲(chǔ)器子系統(tǒng)可保持?jǐn)嚯?，以很大程度地降低功耗。系統(tǒng)圖1示出了系統(tǒng)的幾個(gè)實(shí)施例的選擇的細(xì)節(jié)，該系統(tǒng)實(shí)現(xiàn)了用于滿足選擇的非可高速緩沖存取和用于滿足一些后臺(tái)DMA裝置存取的一個(gè)或多個(gè)緩沖器/小型高速緩沖存儲(chǔ)器的透明使用。用多個(gè)緩沖器/小型高速緩沖存儲(chǔ)器中的一個(gè)滿足選擇的非可高速緩沖存取使得DRAM存取能夠被降低，因此降低功耗。滿足一些DMA存取使得能夠減少CPU和/或高速緩沖存儲(chǔ)器子系統(tǒng)上電，因此降低功耗。在一些情況下，該系統(tǒng)包括在可兼容PC的機(jī)器(諸如筆記本式或桌上型計(jì)算機(jī)，或者嵌入式應(yīng)用裝置)中。在一些情況下，該系統(tǒng)包括在PDA類裝置或者其它類似的移動(dòng)手持或便攜式單元中。該系統(tǒng)包括幾個(gè)實(shí)線框部件，這些實(shí)線框元素根據(jù)各種情況被劃分為各種獨(dú)特的集成電路(或芯片)，如通過幾個(gè)虛線框部件所示。圖中顯示了3種變形。第一變形具有包括在處理器中的緩沖器/小型高速緩沖存儲(chǔ)器(諸如緩沖器/小型高速緩沖存儲(chǔ)器112A),以滿足選擇的非可高速緩沖存取。第一變形還具有位于處理器外部的緩沖器/小型高速緩沖存儲(chǔ)器(諸如緩沖器/小型高速緩沖存儲(chǔ)器112B)，以滿足一些后臺(tái)DMA裝置存取。第二變形具有包括在處理器中的緩沖器/小型高速緩沖存儲(chǔ)器，但不具有位于處理器外部的緩沖器/小型高速緩沖存儲(chǔ)器。第三變形具有位于處理器外部的緩沖器/小型高速緩沖存儲(chǔ)器，但不具有包括在處理器中的緩沖器/小型高速緩沖存儲(chǔ)器。在一些使用情況下，緩沖器/小型高速緩沖存儲(chǔ)器112A也可滿足一些后臺(tái)DMA裝置存取。在一些使用情況下，緩沖器/小型高速緩沖存儲(chǔ)器112B也可滿足選擇的非可高速緩沖存取。具有一個(gè)或多個(gè)CPU以及相關(guān)聯(lián)的高速緩沖存儲(chǔ)器和/或高速緩沖存儲(chǔ)器子系統(tǒng)的CPU和高速緩沖存儲(chǔ)器部件110連接到(處理器)控制單元130A，處理器控制單元130A根據(jù)第一變形和第二變形具有緩沖器/小型高速緩沖存儲(chǔ)器112A。處理器控制單元通過鏈路120連接到(芯片組)控制單元130B,芯片組控制單元130B根據(jù)第一變形和第三變形具有緩沖器/小型高速緩沖存儲(chǔ)器112B。芯片組控制單元連接到GPU/DMA裝置115、(內(nèi)置)DMA裝置132和(外置)DMA裝置133。示出了對(duì)DRAM進(jìn)行接口連接的兩種技術(shù)。在第一種技術(shù)中，處理器位于中央的DRAM控制器113A連接到(處理器)控制單元130A和DRAM114A。在第二種技術(shù)中，芯片組位于中央的DRAM控制器113B連接到芯片組控制單元130B和DRAM114B。各種實(shí)施例可實(shí)現(xiàn)DRAM接口連接技術(shù)的任何組合。劃分的情況包括被實(shí)現(xiàn)為單個(gè)集成電路的處理器芯片102,處理器芯片102具有CPU和高速緩沖存儲(chǔ)器部件110、控制單元130A(可選地根據(jù)變形包括緩沖器/小型高速緩沖存儲(chǔ)器112A)以及可選的DRAM控制器113A。劃分的情況還包括被實(shí)現(xiàn)為另一單個(gè)集成電路的芯片組103,芯片組103具有控制單元130B(可選地根據(jù)變形包括緩沖器/小型高速緩沖存儲(chǔ)器112B)、(內(nèi)置)DMA裝置132以及可選的DRAM控制器113B。劃分的情況還包括被實(shí)現(xiàn)為單個(gè)芯片的集成圖形芯片組104,集成圖形芯片組104具有芯片組103和GPU/DMA裝置115。劃分的情況還包括被實(shí)現(xiàn)為單個(gè)芯片的處理器系統(tǒng)IOI，處理器系統(tǒng)101包括處理器芯片102和芯片組103的所有元件。在一些使用情況下，(單片)處理器系統(tǒng)101結(jié)合作為單獨(dú)的芯片的GPU/DMA裝置115、(外置)DMA裝置133以及DRAM114A或114B來進(jìn)行操作。劃分的情況還包括以單片、多小片(multi-die)或多片才莫塊實(shí)現(xiàn)的處理器和DRAM芯片100,處理器和DRAM芯片100包括處理器芯片102的所有部件以及整個(gè)DRAM114A或DRAM114A的任何一部分。劃分的情況還包括以單片、多小片或多片模塊實(shí)現(xiàn)的集成圖形和DRAM芯片組105,集成圖形和DRAM芯片組105包括集成圖形芯片104的所有部件以及整個(gè)DRAM114B或DRAM114B的任何一部分。上述劃分的情況僅僅是示意性的，并不是限制性的，這是由于其它劃分的情況是可能的并且可被預(yù)期。例如，所述以單片被實(shí)現(xiàn)的部件可被實(shí)現(xiàn)為包括在單模塊封裝或多模塊封裝中的單個(gè)集成電路小片。示出的單元和方框邊界不是限制性的，這是因?yàn)榭墒褂闷渌考澐帧＠?，可在任何一個(gè)DMA裝置中實(shí)現(xiàn)整個(gè)或一部分芯片組控制單元和位于處理器外部的緩沖器/小型高速緩沖存儲(chǔ)器。又例如，包括在處理器中的緩沖器/小型高速緩沖存儲(chǔ)器可與(所示的)CPU和高速緩沖存儲(chǔ)器單獨(dú)實(shí)現(xiàn)，或者整個(gè)或部分被包括在CPU和高速緩沖存儲(chǔ)器中。又例如，可在多個(gè)DMA裝置的每個(gè)中實(shí)現(xiàn)芯片組控制單元(或其任何一部分)以及位于處理器外部的緩沖器/小型高速緩沖存儲(chǔ)器的例子。在第一變形和第三變形(至少具有位于處理器外部的緩沖器/小型高速緩沖存儲(chǔ)器)的實(shí)施例中，即使當(dāng)所有CPU、高速緩沖存儲(chǔ)器、處理器控制單元以及將處理器連接到芯片組的鏈路被斷電，或者在不提供例如監(jiān)聽的低功率狀態(tài)下操作時(shí)，也使得該系統(tǒng)能夠執(zhí)行選擇的非可高速緩沖存取和一些DMA作，并且(通過位于處理器外部的緩沖器/小型高速緩沖存儲(chǔ)器)滿足選擇的非可高速緩沖存取以及相對(duì)于芯片組內(nèi)部或外部產(chǎn)生的一些DMA請(qǐng)求。當(dāng)這些存取和請(qǐng)求被滿足時(shí)，芯片組的其它部件可以保持?jǐn)嚯姡虼诉M(jìn)一步降低了整個(gè)功耗。或者，芯片組控制單元(包括位于處理器外部的緩沖器/小型高速緩沖存儲(chǔ)器)在這些存取和請(qǐng)求沒有正被處理時(shí)保持在低功率狀態(tài)或斷電狀態(tài)，當(dāng)接收到這些存取和請(qǐng)求時(shí)，臨時(shí)轉(zhuǎn)換為可操作狀態(tài)足夠長(zhǎng)，以處理這些存取和請(qǐng)求。與至少具有位于處理器外部的緩沖器/小型高速緩沖存儲(chǔ)器的實(shí)施例類似，在第一變形和第二變形(至少具有位于處理器內(nèi)部的緩沖器/小型高速緩沖存儲(chǔ)器)的實(shí)施例中，即使當(dāng)所有CPU、高速緩沖存儲(chǔ)器和部分芯片組被斷電，或者在不提供例如監(jiān)聽的低功率狀態(tài)下操作時(shí)，也使得該系統(tǒng)能夠執(zhí)行選擇的非可高速緩沖存取和一些DMA操作。處理器控制單元當(dāng)其它部件被斷電(或處于各種低功率狀態(tài))時(shí)保持可操作，并且(通過位于處理器內(nèi)部的緩沖器/小型高速緩沖存儲(chǔ)器)滿足非可高速緩沖存取以及通過鏈路從芯片組傳遞的DMA請(qǐng)求。為了識(shí)別這些對(duì)處理器的存取和請(qǐng)求并與這些對(duì)處理器的存取和請(qǐng)求進(jìn)行通信，當(dāng)滿足這些存取和請(qǐng)求時(shí)，芯片組控制單元和鏈路保持可操作，而芯片組的其它部件可保持?jǐn)嚯?，因此降低了整個(gè)功耗?；蛘?，處理器控制單元(包括位于處理器內(nèi)部的緩沖器/小型高速緩沖存儲(chǔ)器)、鏈路和芯片態(tài)，當(dāng)接收到這些存取和請(qǐng)求時(shí)，臨時(shí)轉(zhuǎn)換為可操作狀態(tài)足夠長(zhǎng)，以處理這些存取和請(qǐng)求。在一些實(shí)施例中，緩沖器/小型高速緩沖存儲(chǔ)器(無論對(duì)于處理器是內(nèi)置還是外置)分別與在處理器中實(shí)現(xiàn)的任何高速緩沖結(jié)構(gòu)(諸如第一級(jí)高速緩沖存儲(chǔ)器Ll和第二級(jí)高速緩沖存儲(chǔ)器L2)同步(或相關(guān))。在一些實(shí)施例中，當(dāng)處理器正執(zhí)行存取時(shí)，緩沖器/小型高速緩沖存儲(chǔ)器被保持增量地相關(guān)，即，緩沖器/小型高速緩沖存儲(chǔ)器根據(jù)需要被監(jiān)聽。在一些實(shí)施例中，由于處理器從非監(jiān)聽功率狀態(tài)轉(zhuǎn)換為監(jiān)聽功率狀態(tài)，所以緩沖器/小型高速緩沖存儲(chǔ)器通過顯式清洗被保持相關(guān)。在一些實(shí)施例中，不執(zhí)行顯式操作來使緩沖器/小型高速緩沖存儲(chǔ)器同步，即，對(duì)于任何處理器實(shí)現(xiàn)的高速緩沖存儲(chǔ)器不相關(guān)地操作。在一些實(shí)施例中，當(dāng)緩沖器/小型高速緩沖存儲(chǔ)器被不相關(guān)地操作時(shí)，系統(tǒng)軟件確保在緩沖器/小型高速緩沖存儲(chǔ)器中沒有保留過期數(shù)據(jù)。在第二變形(具有包括在處理器中的緩沖器/小型高速緩沖存儲(chǔ)器，但不具有位于處理器外部的緩沖器/小型高速緩沖存儲(chǔ)器)的一些實(shí)施例中，芯片組控制用作芯片組的鏈路接口。在第三變形(具有位于處理器外部的緩沖器/小型高速緩沖存儲(chǔ)器，但不具有包括在處理器中的緩沖器/小型高速緩沖存儲(chǔ)器)的一些實(shí)施例中，處理器控制用作處理器的鏈路接口。緩沖器/小型高速緩沖存儲(chǔ)器圖2示出了圖1中的作為緩沖器/小型高速緩沖存儲(chǔ)器112的緩沖器/小型高速緩沖存儲(chǔ)器112A-B中的任一個(gè)的實(shí)施例的選擇的方面。緩沖器/小型高速緩沖存儲(chǔ)器包括存儲(chǔ)器結(jié)構(gòu)201，存儲(chǔ)器結(jié)構(gòu)201在狀態(tài)機(jī)202以及根據(jù)來自模式寄存器221的信息的相關(guān)聯(lián)控制邏輯的控制下進(jìn)行操作，并且通過狀態(tài)機(jī)201被存取。存儲(chǔ)器結(jié)構(gòu)被組織為如行201.0...201.N所示的多個(gè)相同條目(或根據(jù)實(shí)施例的多組相同條目)。每行包括如行201.0所舉例的一個(gè)或多個(gè)比特的一個(gè)或多個(gè)字段，行201.0具有可選標(biāo)簽字段211、數(shù)據(jù)字段212、有效比特213、臟比特(dirtybit)214和可選可高速緩沖比特215。在一些實(shí)施例中，臟比特和可選可高速緩沖比特的任何組合被實(shí)現(xiàn)為單個(gè)字段(下文中稱為狀態(tài)字段)。狀態(tài)字段在寬度上不限于兩個(gè)比特，可包括三個(gè)或更多個(gè)比特來對(duì)多種行狀態(tài)條件進(jìn)行編碼。在一些實(shí)施例中，存儲(chǔ)器結(jié)構(gòu)與高速緩沖存儲(chǔ)器類似，并且可按照直接映射方式(即，沒有標(biāo)簽字段)或完全相關(guān)聯(lián)方式(即，具有用于匹配整個(gè)行地址的標(biāo)簽字段)被組織。在一些實(shí)施例中，存儲(chǔ)器結(jié)構(gòu)與集合相關(guān)聯(lián)高速緩沖存儲(chǔ)器(標(biāo)簽字段匹配整個(gè)地址的一部分)類似，具有作為各個(gè)集合操作的兩組或更多組行。在各種實(shí)施例中，存儲(chǔ)器結(jié)構(gòu)響應(yīng)于狀態(tài)機(jī)提供的緩沖器/小型高速緩沖存儲(chǔ)器控制信息和根據(jù)模式寄存器的相關(guān)聯(lián)控制邏輯，在多種模式的任何組合下進(jìn)行操作，多種模式包括直接映射模式、完全相關(guān)聯(lián)模式和集合相關(guān)聯(lián)模式。模式寄存器不限于緩沖器/小型高速緩沖存儲(chǔ)器中的實(shí)施方式，也不限于單個(gè)寄存器的實(shí)施方式。在一些實(shí)施例中，模式寄存器(或其一部分)可在處理器系統(tǒng)或芯片組的任何一個(gè)部件(包括與處理器或CPU中的一個(gè)相關(guān)聯(lián)的一個(gè)或多個(gè)MSR、緩沖器/小型高速緩沖存儲(chǔ)器(圖2所示)和DRAM控制器)中實(shí)現(xiàn)。在一些實(shí)施例中，存儲(chǔ)器結(jié)構(gòu)與傳統(tǒng)高速緩沖存儲(chǔ)器(即，不存在可高速緩沖比特215)相同。在一些實(shí)施例中，存儲(chǔ)器結(jié)構(gòu)從傳統(tǒng)高速緩沖存儲(chǔ)器修改而來。在一些實(shí)施例中，傳統(tǒng)高速緩沖存儲(chǔ)器的分配和替換功能被部分使用以管理存儲(chǔ)器結(jié)構(gòu)。在一些實(shí)施例中，存儲(chǔ)器結(jié)構(gòu)與CPU高速緩沖存儲(chǔ)器的一部分組合，或者與外級(jí)高速緩沖存儲(chǔ)器集成，所述外級(jí)高速緩沖存儲(chǔ)器諸如L2或L3高速緩沖存儲(chǔ)器(參見本文中其它地方的"包括在處理器中的緩沖器/小型高速緩沖存儲(chǔ)器"實(shí)施例章節(jié)，以獲得更多信息)。狀態(tài)機(jī)圖3示出了狀態(tài)機(jī)202的實(shí)施例的選擇的方面(狀態(tài)圖)，狀態(tài)機(jī)202適合于控制緩沖器/小型高速緩沖存儲(chǔ)器112(圖2)的例子以滿足選擇的非可高速緩沖存取(諸如根據(jù)前述具有位于處理器外部的緩沖器/小型高速緩沖存儲(chǔ)器的第一變形和第三變形)。如虛線橢圓所示，狀態(tài)機(jī)實(shí)現(xiàn)了根據(jù)正常操作模式("正常模式"301)和緩沖器操作模式("緩沖器模式"302)的兩組狀態(tài)。在正常模式下，緩沖器/小型高速緩沖存儲(chǔ)器不處理非可高速緩沖存取，在緩沖器模式下，可由緩沖器/小型高速緩沖存儲(chǔ)器處理選擇的非可高速緩沖存取。正常模式響應(yīng)于多個(gè)正常模式到緩沖器模式事件中的一個(gè)而轉(zhuǎn)換為緩沖器模式。緩沖器模式響應(yīng)于多個(gè)緩沖器模式到正常模式事件中的一個(gè)而轉(zhuǎn)換為正常模式。在轉(zhuǎn)換為正常模式之后，狀態(tài)機(jī)在"正常操作，，狀態(tài)312下開始操作，其中，緩沖器/小型高速緩沖存儲(chǔ)器112不對(duì)非可高速緩沖存取事務(wù)進(jìn)行處理。直到檢測(cè)到多個(gè)正常模式到緩沖器模式事件中的一個(gè)時(shí)，才退出正常操作狀態(tài)。然后，狀態(tài)機(jī)通過"緩沖器模式進(jìn)入事件"311轉(zhuǎn)換為"(正常)清洗緩沖器/小型高速緩沖存儲(chǔ)器"狀態(tài)313,其中，所有臟行(dirtyline)(如果存在的話)從緩沖器/小型高速緩沖存儲(chǔ)器被清洗到存儲(chǔ)器(諸如圖1的DRAM114A或114B中的一個(gè))。當(dāng)完成清洗后，狀態(tài)機(jī)通過"(正常)清洗完成"303轉(zhuǎn)換為"緩沖器操作"狀態(tài)323，其中，可由緩沖器/小型高速緩沖存儲(chǔ)器處理選擇的非可高速緩沖事務(wù)。直到檢測(cè)到多個(gè)緩沖器模式到正常模式事件中的一個(gè)時(shí)，才退出緩沖器操作狀態(tài)。然后，狀態(tài)機(jī)通過"正常模式進(jìn)入事件"321轉(zhuǎn)換為"(緩沖器)清洗緩沖器/小型高速緩沖存儲(chǔ)器"狀態(tài)322,其中，所有臟行(如果有的話)從緩沖器/小型高速緩沖存儲(chǔ)器被清洗。當(dāng)完成清洗后，狀態(tài)機(jī)通過"(緩沖器)清洗完成"304轉(zhuǎn)換為"正常操作"312,其中，緩沖器/小型高速緩沖存儲(chǔ)器不再處理非可高速緩沖事務(wù)。正常模式到緩沖器模式事件包括各種可編程事件，諸如一個(gè)或多個(gè)CPU在降低功率狀態(tài)(例如，可兼容ACPI的C3、C4、C5狀態(tài)等中的一個(gè))或較低性能模式下搡作所用的時(shí)間?？蓹z測(cè)狀態(tài)/模式、在各個(gè)狀態(tài)/模式下所需的時(shí)間以及被觀測(cè)以用于各個(gè)狀態(tài)/模式下的操作的CPU通過存儲(chǔ)在模式寄存器221(圖2)中的模式信息是可被編程的。緩沖器模式到正常模式事件包括各種可編程事件，諸如一個(gè)或多個(gè)CPU退出降低的功率狀態(tài)中的一個(gè)、返回在較高性能模式下操作(即，退出較低性能模式)或產(chǎn)生核心通信量?？蓹z測(cè)狀態(tài)/模式以及被觀測(cè)以用于各個(gè)狀態(tài)/模式下的操作的CPU通過模式寄存器中的模式信息是可被編程的。一些可編程事件也可與監(jiān)聽?zhēng)掗熤迪嚓P(guān)，當(dāng)超過該闊值時(shí)，被識(shí)別為緩沖器模式到正常模式事件(參見本文中其它地方的"通過非可高速緩沖存取的DRAM存取的減少"章節(jié)，以獲得更多信息)。在一些實(shí)施例中，通過來自模式寄存器221(諸如存儲(chǔ)在模式寄存器的比特或字段編碼中)的啟用/禁用信息來禁止轉(zhuǎn)換到緩沖器模式狀態(tài)。在一些實(shí)施例中，緩沖器模式到正常模式事件中的一個(gè)包括指示緩沖器模式將被禁用的啟用/禁用信息。在一些實(shí)施例中，正常模式到緩沖器模式事件中的一個(gè)包括指示緩沖器模式將被啟用的啟用/禁用信息。在一些實(shí)施例中，啟用/禁用信息被在多個(gè)CPU中的一個(gè)上執(zhí)行的軟件(諸如寫入到MSR的比特或字段的驅(qū)動(dòng)程序)編程，并且在一些實(shí)施例中，啟用/禁用信息由狀態(tài)機(jī)(例如，結(jié)合緩沖器模式到正常模式事件和正常模式到緩沖器模式事件的識(shí)別)而操縱。在一些實(shí)施例中，即使當(dāng)一個(gè)或所有CPU沒有在降低的功率狀態(tài)、監(jiān)聽禁用狀態(tài)或較低性能狀態(tài)操作時(shí)，諸如當(dāng)一個(gè)或所有CPU在可兼容ACPI的C0、Cl或C2狀態(tài)或較高性能狀態(tài)操作時(shí)，緩沖器模式也可以是可操作的。存儲(chǔ)器范圍圖4示出了存儲(chǔ)器范圍信息的實(shí)施例，該存儲(chǔ)器范圍信息用于確定選擇的匹配非可高速緩沖存取和選擇的匹配DMA存取，以通過緩沖器/小型高速緩沖存儲(chǔ)器112的例子來進(jìn)行處理。全物理地址空間401示出了由該系統(tǒng)實(shí)現(xiàn)的整個(gè)物理;也址空間，全物理地址空間401具有可^皮編程地指定的可編程存儲(chǔ)器范圍402。當(dāng)緩沖器/小型高速緩沖存儲(chǔ)器在緩沖器模式下操作以處理選擇的非可高速緩沖存取時(shí)，落入到可編程存儲(chǔ)器范圍402中的非可高速緩沖存取被緩沖器/小型高速緩沖存儲(chǔ)器處理(其它非可高速緩沖存取不被緩沖器/小型高速緩沖存儲(chǔ)器處理)。當(dāng)緩沖器/小型高速緩沖存儲(chǔ)器(以相關(guān)或非相關(guān)方式)進(jìn)行操作以滿足選擇的匹配DMA存取時(shí)，落入到可編程存儲(chǔ)器范圍402中的DMA存取被緩沖器/小型高速緩沖存儲(chǔ)器處理(其它DMA存取不被緩沖器/小型高速緩沖存儲(chǔ)器處理)。在一些實(shí)施例中，可編程存儲(chǔ)器范圍被指定為范圍403，范圍403具有被模式地址字段22U和221.3的內(nèi)容分別定義的最高和最低物理地址。在一些實(shí)施例中，僅有緩沖器/小型高速緩沖存儲(chǔ)器的一部分被分配為在緩沖器模式下處理非可高速緩沖存取，如模式地址字段221.2的內(nèi)容所定義的子范圍404概念性所示。在一些實(shí)施例中，分配的一部分可^^皮其它^/L制(諸如多種方式或這些方式中的特定選擇)指定，并且沒有必要受限于單個(gè)連續(xù)的物理地址范圍的規(guī)范。在一些實(shí)施例中，模式地址字段221.1-221.3的任何組合被實(shí)現(xiàn)為圖2的模式寄存器221的字段。在一些實(shí)施例中，這些模式地址字段的任何組合可在單獨(dú)的模式寄存器中被實(shí)現(xiàn)。在一些實(shí)施例中，這些模式地址字段的任何組合可MSR中被實(shí)現(xiàn)，MSR位于在圖1的CPU和高速緩沖存儲(chǔ)器部件110、處理器芯片102、處理器系統(tǒng)101以及處理器和DRAM芯片100中實(shí)現(xiàn)的一個(gè)或多個(gè)CPU中。雖然針對(duì)單個(gè)存儲(chǔ)器范圍描述了上述存儲(chǔ)器范圍，但是多種實(shí)施例可提供多個(gè)范圍(以及子范圍)。這些范圍(以及子范圍)中的每個(gè)可相對(duì)于彼此被獨(dú)立指定。例如，第一多個(gè)可編程存儲(chǔ)器范圍可被指定為用于非可高速緩沖存取緩沖器操作，第二多個(gè)可編程存儲(chǔ)器范圍可被指定為用于DMA存取相關(guān)操作，第三多個(gè)可編程存儲(chǔ)器范圍可被指定為用于DMA存取非相關(guān)操作。在具有多個(gè)緩沖器/小型高速緩沖存儲(chǔ)器的實(shí)施例中，單獨(dú)的可編程存儲(chǔ)器范圍可被指定為用于每個(gè)緩沖器/小型高速緩沖存儲(chǔ)器，或者一個(gè)或多個(gè)緩沖器/小型高速緩沖存儲(chǔ)器可共享所述范圍中的一個(gè)或多個(gè)。在一些實(shí)施例中，所有或一部分所述范圍可通過地址-觀測(cè)邏輯被編程，地址-觀測(cè)邏輯#皮實(shí)現(xiàn)為在時(shí)間上對(duì)DMA傳遞地址進(jìn)4亍監(jiān)一見(參見本文中其它地方的"降低的功率DMA存取"章節(jié)，以獲得更多信息)。通過非可高速緩沖存取的DRAM存取的減少通過由緩沖器/小型高速緩沖存儲(chǔ)器(諸如根據(jù)具有位于處理器外部的緩沖器/小型高速緩沖存儲(chǔ)器的前述第一變形和第三變形)處理選擇的非可高速緩沖存取來減少DRAM存取的操作如下。在系統(tǒng)重置后，包括在CPU和高速緩沖存儲(chǔ)器部件110中的CPU執(zhí)行軟件，以對(duì)模式寄存器221(圖2)中的存儲(chǔ)器范圍和操作模式信息進(jìn)行編程，從而指定非可高速緩沖存取以達(dá)到優(yōu)化。緩沖器/小型高速緩沖存儲(chǔ)器(諸如圖1中的緩沖器/小型高速緩沖存儲(chǔ)器112B)根據(jù)"正常操作"狀態(tài)312(圖3)開始處理，并且緩沖器/小型高速緩沖存儲(chǔ)器不處理(諸如由圖1中的GPU/DMA裝置115產(chǎn)生的)非可高速緩沖存取。在已經(jīng)發(fā)生了可編程事件(諸如在低功率/性能狀態(tài)下花費(fèi)的時(shí)間)之后，狀態(tài)機(jī)202(圖2)通過清洗緩沖器/小型高速緩沖存儲(chǔ)器中的臟行(如果有的話)并將緩沖器/小型高速緩沖存儲(chǔ)器的所有行標(biāo)記為無效(諸如通過未證實(shí)的有效比特213),開始使得對(duì)緩沖器/小型高速緩沖存儲(chǔ)器中的匹配非可高速緩沖事務(wù)能夠進(jìn)行高速緩沖。在緩沖器/小型高速緩沖存儲(chǔ)器被完全清洗后，緩沖器/小型高速緩沖存儲(chǔ)器在緩沖器模式下操作，并且緩沖器/小型高速緩沖存儲(chǔ)器對(duì)匹配非可高速緩沖事務(wù)進(jìn)行處理。GPU/DMA裝置產(chǎn)生的非可高速緩沖事務(wù)與(諸如由圖4中的可編程存儲(chǔ)器范圍402所描述的)范圍進(jìn)行比較，如果非可高速緩沖事務(wù)的地址與所述范圍中的一個(gè)匹配，則用緩沖器/小型高速緩沖存儲(chǔ)器來處理非可高速緩沖事務(wù)(例如用圖1中的DRAM114A或114B在別處處理非匹配事務(wù))。與通過具有分配、替換和監(jiān)聽策略的傳統(tǒng)高速緩沖存儲(chǔ)器的處理類似，匹配非可高速緩沖(在一些實(shí)施例中，可選地為匹配可高速緩沖)事務(wù)被緩沖器/小型高速緩沖存儲(chǔ)器進(jìn)行處理。在一些實(shí)施例中，分配策略通常被設(shè)置為分配讀取，從而當(dāng)行已經(jīng)從DRAM被讀取一次之后，該行駐留在緩沖器/小型高速緩沖存儲(chǔ)器中。在一些實(shí)施例中，分配策略包括對(duì)寫入的分配或全部寫入(writethrough)。替換策略可以是隨機(jī)、LRU、FIFO、固定次序、循環(huán)、貪婪或任何其它策略，這些策略在當(dāng)非可高速緩沖存取范圍超過緩沖器/小型高速緩沖存儲(chǔ)器容量時(shí)避免低性能的同時(shí)能夠(或容易適合于能夠)高效利用緩沖器/小型高速緩沖存儲(chǔ)器容量。在一些實(shí)施例中，替換策略被調(diào)整，從而DRAM存取被及時(shí)減少、最小化或分組，以通過消除DRAM存取而使得各種系統(tǒng)部件(諸如CPU、存儲(chǔ)器控制器和DRAM)能夠達(dá)到較低功率狀態(tài)。在一些實(shí)施方式中，調(diào)整的替換策略包括只有當(dāng)存在"空閑"行(或條目)時(shí)，才進(jìn)行分配，否則不進(jìn)行分配，即，僅當(dāng)空閑行可用時(shí)，分配才繼續(xù)，當(dāng)不再有空閑行留下時(shí)，分配停止。空閑行可以是無效條目，或者可以是在當(dāng)使用固定次序替換策略(例如從方式0至方式N-l)時(shí)進(jìn)入緩沖器模式之前分配的任何條目。規(guī)則地掃描完全適合于緩沖器/小型高速緩沖存儲(chǔ)器的地址范圍的通信量被優(yōu)化地管理，同時(shí)由于緩沖器/小型高速緩沖存儲(chǔ)器的整個(gè)容量將被存取，所以使緩沖器/小型高速緩沖存儲(chǔ)器溢出的掃描將被優(yōu)化地管理，因此減少了DRAM存取和相關(guān)聯(lián)的功耗。由于溢出掃描部分是結(jié)合的整體(coalescedwhole)，所以DRAM存取還將被及時(shí)成塊，因此使得DRAM(以及存儲(chǔ)器控制器)能夠進(jìn)入低功率狀態(tài)。在一些使用情況下，當(dāng)監(jiān)聽?zhēng)挒楦邥r(shí)，非可高速緩沖的數(shù)據(jù)不被保留在緩沖器/小型高速緩沖存儲(chǔ)器中(即使處于緩沖器模式)，另一方面，僅當(dāng)?shù)弥枰母郊颖O(jiān)聽?zhēng)拰?huì)很小和/或通過匹配范圍(諸如用于圖形更新通信量)被很好控制時(shí)，非可高速緩沖的數(shù)據(jù)被保留在緩沖器/小型高速緩沖存儲(chǔ)器中。在一些使用情況下，當(dāng)監(jiān)聽壓力接近峰值或超過編程的閾值時(shí)，退出緩沖器模式(參見本文中其它地方的"狀態(tài)機(jī)"章節(jié)，以獲得更多信息)。在一些實(shí)施例中，緩沖器/小型高速緩沖存儲(chǔ)器與直接映射高速緩沖存儲(chǔ)器類似地操作，僅覆蓋與緩沖器/小型高速緩沖存儲(chǔ)器的容量所允許的一樣多的匹配地址范圍。標(biāo)簽字段(諸如圖2中的具有地址的標(biāo)簽字段211)不被使用，而有效比特(諸如圖2中的有效比特213)被使用。由于與所述范圍中的一個(gè)匹配的非可高速緩沖讀取被接收，所以緩沖器/小型高速緩沖存儲(chǔ)器的有效比特被存取。如果讀取失敗(即，相應(yīng)的有效比特被清除)，則讀取的數(shù)據(jù)從DRAM被取出，被復(fù)制到緩沖器/小型高速緩沖存儲(chǔ)器(諸如圖2中的數(shù)據(jù)字段212)中，并且有效比特被設(shè)置。如果讀取成功(即，有效比特:帔設(shè)置)，則從緩沖器/小型高速緩沖存儲(chǔ)器(諸如數(shù)據(jù)字段212)提供數(shù)據(jù)。在一些使用情況下，在直接映射模式下操作的緩沖器/小型高速緩沖存儲(chǔ)器可對(duì)寫入進(jìn)行分配或全部寫入。在發(fā)生了另一可編程事件(諸如退出低功率/性能狀態(tài))后，狀態(tài)機(jī)通過在處理非可高速緩沖存取的同時(shí)禁用緩沖器/小型高速緩沖存儲(chǔ)器中的行的分配，對(duì)緩沖器/小型高速緩沖存儲(chǔ)器中的所有臟行(如果有的話)進(jìn)行清洗，并使得所有行無效，來開始禁用非可高速緩沖存取的高速緩沖。在緩沖器/小型高速緩沖存儲(chǔ)器被完全清洗之后，緩沖器/小型高速緩沖存儲(chǔ)器在正常模式下操作，并且緩沖器/小型高速緩沖存儲(chǔ)器不對(duì)非可高速緩沖事務(wù)進(jìn)行處理。在一些操作模式下，緩沖器/小型高速緩沖存儲(chǔ)器在處于正常模式的同時(shí)用作傳統(tǒng)的高速緩沖存儲(chǔ)器。在一些實(shí)施例或操作模式中，緩沖器/小型高速緩沖存儲(chǔ)器(在緩沖器模式下)被完全保留，以用于(匹配)非可高速緩沖存取的處理。在一些實(shí)施例或操作模式中，緩沖器/小型高速緩沖存儲(chǔ)器在正常模式以及緩沖器模式下對(duì)可高速緩沖存取進(jìn)行處理，并且圖2中的可高速緩沖比特215用于區(qū)分為可高速緩沖存取(諸如證實(shí)的(asserted)可高速緩沖比特215)分配的行以及為非可高速緩沖存取(諸如未證實(shí)的(deasserted)可高速緩沖比特215)分配的行。在一些操作模式下，行的清洗(諸如當(dāng)緩沖器模式和正常模式之間轉(zhuǎn)換時(shí))在區(qū)分時(shí)是有條件的，諸如當(dāng)轉(zhuǎn)換時(shí)僅有非可高速緩沖行被清洗。在一些實(shí)施例中，只有緩沖器/小型高速緩沖存儲(chǔ)器的一部分在緩沖器模式下被操作以處理非可高速緩沖事務(wù)，而剩余部分在正常模式下被操作以處理可高速緩沖事務(wù)。在一些實(shí)施方式中，所述部分可被模式信息配置，或者當(dāng)進(jìn)入緩沖器模式時(shí)，可被動(dòng)態(tài)配置。動(dòng)態(tài)配置使得能夠了解工作組以及確定(和優(yōu)化)在緩沖器模式下使用的緩沖器/小型高速緩沖存儲(chǔ)器的一部分。在一些實(shí)施方式中，如果所述剩余部分被清洗，則所述剩余部分被停用，如果所述剩余部分沒有被清洗，則所述剩余部分在僅保留數(shù)據(jù)狀態(tài)(即，未被證實(shí))下被操作，從而降低功耗。在一些操作模式下，緩沖器/小型高速緩沖存儲(chǔ)器的一部分始終在緩沖器模式下操作，從而匹配非可高速緩沖存取總是被該部分處理。在緩沖器模式下沐條件地)操作的緩沖器/小型高速緩沖存儲(chǔ)器的一部分的規(guī)范以及始終在緩沖器模式下操作的部分的規(guī)范可以是通過標(biāo)識(shí)多種方式或?yàn)槊糠N方式設(shè)置一比特，以在緩沖器/小型高速緩沖存儲(chǔ)器的每一個(gè)中使用。在多個(gè)CPU中的一個(gè)上執(zhí)行的軟件通過實(shí)現(xiàn)整個(gè)模式寄存器或模式寄存器的一部分的一個(gè)或多個(gè)MSR可對(duì)多種方式的設(shè)置或比特進(jìn)行存取。與緩沖器/小型高速緩沖存儲(chǔ)器結(jié)合使用的替換、分配和監(jiān)聽策略的任何組合可根據(jù)正常模式和緩沖器模式下的操作而變化。例如，在緩沖器模式下，分配策略被增強(qiáng)，以將非可高速緩沖引用識(shí)別為緩沖存儲(chǔ)器區(qū)域，并對(duì)識(shí)別的引用進(jìn)行高速緩沖。又例如，在一些實(shí)施例(其中，在正常模式和緩沖器模式期間，可高速緩沖的數(shù)據(jù)和非可高速緩沖的數(shù)據(jù)共存于緩沖器/小型高速緩沖存儲(chǔ)器中)中，非可高速緩沖的數(shù)據(jù)分配可被限制為只讀存取。這種限制使得通過替換處理在正常模式下的操作期間能夠淘汰非可高速緩沖行。又例如，在一些實(shí)施例中，只有用于對(duì)圖形和/或幀緩沖器通信量進(jìn)行緩沖的緩沖器/小型高速緩沖存儲(chǔ)器的行被監(jiān)聽。降低的功率DMA存取對(duì)選4奪的DMA存耳又進(jìn)4亍處理而不用對(duì)整個(gè)或部分CPU或相關(guān)聯(lián)的高速緩沖存儲(chǔ)器子系統(tǒng)上電(或監(jiān)聽啟用)的緩沖器/小型高速緩沖存儲(chǔ)器的操作可以根據(jù)相關(guān)的流程或非相關(guān)的流程。圖5是針對(duì)相關(guān)的流程，圖6是針對(duì)非相關(guān)的流程。相關(guān)的流程和非相關(guān)的流程的任何組合可用于具有位于處理器內(nèi)部或位于處理器外部的緩沖器/小型高速緩沖存儲(chǔ)器的第一變形、第二變形和第三變形的任何一個(gè)。只要緩沖器/小型高速緩沖存儲(chǔ)器服務(wù)于DMA請(qǐng)求，實(shí)施例(在所述實(shí)施例中，緩沖器/小型高速緩沖存儲(chǔ)器在處理器之外或包括在芯片組中(諸如圖1中的位于處理器外部的緩沖器/小型高速緩沖存儲(chǔ)器112B))的操作使得連接處理器和芯片組的鏈路保持?jǐn)嚯?，并且即使?dāng)DMA請(qǐng)求被服務(wù)時(shí)，處理器中的總線和監(jiān)聽邏輯可保持在低功率狀態(tài)下，導(dǎo)致高的功率節(jié)省。在緩沖器/小型高速緩沖存儲(chǔ)器被清洗的使用情況下，處理器臨時(shí)"突然跳到"較高功率狀態(tài)(諸如從C3、C4、C5等轉(zhuǎn)換為C2、C1或C0),以與所述清洗相關(guān)4關(guān)地服務(wù)于回寫。集合處理器而進(jìn)行操作的芯片組推遲處理存儲(chǔ)器通信量，直到所有的緩沖器/小型高速緩沖存儲(chǔ)器修改狀態(tài)(例如，臟行)被清洗到處理器和相關(guān)聯(lián)的相關(guān)域?yàn)橹?。在一些?shí)施例中，使得芯片組能夠完全參與到相關(guān)域(諸如所謂的由一些可兼容X86的系統(tǒng)實(shí)現(xiàn)的"前端，，總線系統(tǒng))中。在芯片組完全參與到相關(guān)域中的一些實(shí)施例中，緩沖器/小型高速緩沖存儲(chǔ)器可用作相關(guān)的高速緩沖存儲(chǔ)器并一皮監(jiān)聽，避免顯式清洗。緩沖器/小型高速緩沖存儲(chǔ)器包括在處理器中(諸如圖1中的位于處理器內(nèi)部的緩沖器/小型高速緩沖存儲(chǔ)器112A)的實(shí)施例的操作每當(dāng)DMA活動(dòng)將被處理時(shí)對(duì)連接處理器和芯片組的鏈路上電，以將DMA活動(dòng)從芯片組通信到緩沖器/小型高速緩沖存儲(chǔ)器存在于其中的處理器。因此，處理器保持處理器控制單元的至少一部分被上電，以響應(yīng)DMA活動(dòng)。在緩沖器/小型高速緩沖存儲(chǔ)器在非相關(guān)方式下操作的實(shí)施例中，當(dāng)與處理器相關(guān)聯(lián)的高速緩沖存儲(chǔ)器系統(tǒng)變?yōu)榭刹僮鲿r(shí)(諸如當(dāng)處理器退出低功率狀態(tài)或非監(jiān)聽狀態(tài)而處于全操作狀態(tài)或監(jiān)聽狀態(tài)時(shí))，緩沖器/小型高速緩沖存儲(chǔ)器被顯式清洗。在緩沖器/小型高速緩沖存儲(chǔ)器在相關(guān)方式下操作的實(shí)施例中，盡管增量地保持相關(guān)導(dǎo)致另外的功耗，也不使用顯式清洗。當(dāng)緩沖器/小型高速緩沖存儲(chǔ)器用于處理DMA存取時(shí)，可采用任何適合的替換策略來搡作緩沖器/小型高速緩沖存儲(chǔ)器。在一些實(shí)施例中，替換策略選擇新的(或未使用的)高速緩沖存儲(chǔ)器行(而不是使用的行)，或者選擇具有比使用的行高的優(yōu)先級(jí)的新行，以允許緩沖器/小型高速緩沖存儲(chǔ)器在請(qǐng)求回寫之前對(duì)另外的修改數(shù)據(jù)進(jìn)行緩沖。在傳送的數(shù)據(jù)量適合于緩沖器/小型高速緩沖存儲(chǔ)器的使用情況下，選擇未使用的行而不是使用的行，使得整個(gè)數(shù)據(jù)傳送能夠同時(shí)存在于緩沖器/小型高速緩沖存儲(chǔ)器中。在傳送的數(shù)據(jù)集對(duì)于緩沖器/小型高速緩沖存儲(chǔ)器太大或者與地址相關(guān)聯(lián)的數(shù)據(jù)隨時(shí)間改變的使用情況下，那么在一些實(shí)施例中，取決于操作前后使用幾個(gè)替換策略。例如，如果數(shù)據(jù)集為"固定，，但是太大(即，不用將全部數(shù)據(jù)寫入緩沖器/小型高速緩沖存儲(chǔ)器中就使緩沖器/小型高速緩沖存儲(chǔ)器溢出)，則只有未使用的行被分配，并且當(dāng)所有未使用的行被使用時(shí)，分配停止。作。如果數(shù)據(jù)集連續(xù)變化(即，將所有數(shù)據(jù)寫入緩沖器/小型高速緩沖存儲(chǔ)器)，則當(dāng)緩沖器/小型高速緩沖存儲(chǔ)器被充滿時(shí)，分配可停止?；蛘?，分配可取決于舊數(shù)據(jù)是否被繼續(xù)存取而遵循LRU或MRU策略。在一些實(shí)施例中，替換策略狀態(tài)(諸如LRU或MRU狀態(tài))被更新，而不考慮功率狀態(tài)處理器正被操作。在一些實(shí)施例中，僅當(dāng)處理器在C3或更深的功率狀態(tài)下操作時(shí)，才更新替換策略狀態(tài)。緩沖器/小型高速緩沖存儲(chǔ)器的行中的有效比特(諸如圖2中的有效比特213)在系統(tǒng)重置時(shí)被清除為"無效"編碼，并且行中的狀態(tài)字段(諸如圖2中的結(jié)合可選可高速緩沖比特215由臟比特214實(shí)現(xiàn)的狀態(tài)字段)被寫為"空閑"編碼。通過重置剩余的有效比特并寫入剩余的狀態(tài)字段來繼續(xù)系統(tǒng)重置處理，直到緩沖器/小型高速緩沖存儲(chǔ)器中的所有行被標(biāo)記"無效"和"空閑"。在一些實(shí)施例中，所有行被同時(shí)處理，在一些實(shí)施例中，所述行中的一些行被順序處理。在完成了系統(tǒng)重置處理之后，由于行被帶入緩沖器/小型高速緩沖存儲(chǔ)器，所以相應(yīng)的有效比特被寫為"有效"編碼。相應(yīng)的狀態(tài)字段被設(shè)置為"清楚"編碼以用于DMA讀取操作，或者被設(shè)置為"臟，，編碼以用于DMA寫入操作。當(dāng)行被清洗時(shí)，狀態(tài)字段被寫為"空閑"，而有效比特保持"有效"。當(dāng)請(qǐng)求DMA操作時(shí)，包括緩沖器/小型高速緩沖存儲(chǔ)器的控制單元被上電，并且緩沖器/小型高速緩沖存儲(chǔ)器被存取以處理DMA操作。如果緩沖器/小型高速緩沖存儲(chǔ)器包含用于所述操作的讀取的數(shù)據(jù)(即，"成功")，或者具有用于存儲(chǔ)所述操作的寫入的數(shù)據(jù)的空間，則緩沖器/小型高速緩沖存儲(chǔ)器服務(wù)于該DMA操作，而不使用任何處理器高速緩沖存儲(chǔ)器系統(tǒng)的任何部分。如果緩沖器/小型高速緩沖存儲(chǔ)器不包含讀取的數(shù)據(jù)(即，"失敗")，或者不具有用于寫入的數(shù)據(jù)的空間，則處理器"突然跳到"或轉(zhuǎn)換為監(jiān)聽狀態(tài)(諸如C2或更高)(在該狀態(tài)下，使得處理器能夠響應(yīng)相關(guān)通信量)，并且處理器被請(qǐng)求服務(wù)于該DMA操作。然后，用處理器提供的數(shù)據(jù)來更新緩沖器/小型高速緩沖存儲(chǔ)器。當(dāng)可編程的時(shí)間量之后(特別地，例如，通過來自圖2中的模式寄存器221的信息)，允許處理器返回到較低功率狀態(tài)。當(dāng)功率狀態(tài)轉(zhuǎn)換(或"突發(fā)")事件被檢測(cè)到時(shí)(這與緩沖器/小型高速緩沖存儲(chǔ)器滿足的DMA操作不相關(guān))，通過清洗首先將緩沖器/小型高速緩沖存儲(chǔ)器與處理器(或任何相關(guān)聯(lián)的高速緩沖存儲(chǔ)器)同步，然后允許進(jìn)行存儲(chǔ)器操作(包括DMA操作)。在一些實(shí)施例中，只有在低功率狀態(tài)(諸如C3、C4、C5中的任何一個(gè)以及更深的狀態(tài))下，緩沖器/小型高速緩沖存儲(chǔ)器才被激活，在低功率狀態(tài)下，相關(guān)的DMA不被支持，與(處于低功率狀態(tài)的)處理器相關(guān)聯(lián)的高速緩沖存儲(chǔ)器系統(tǒng)不可操作。在實(shí)現(xiàn)了可兼容X-86的一些實(shí)施例中，緩沖器/小型高速緩沖存儲(chǔ)器在C3功率狀態(tài)下不被激活，但是在C4以及更深的功率狀態(tài)下被激活。在一些實(shí)施例中，緩沖器/小型高速緩沖存儲(chǔ)器在更高的功率狀態(tài)(諸如C2、Cl和C0中的任何一個(gè))下被激活。在一些實(shí)施例中，只有DMA請(qǐng)求的一部分被緩沖器/小型高速緩沖存儲(chǔ)器處理，被一個(gè)或多個(gè)物理地址范圍過濾(參見本文中其它地方的"存儲(chǔ)器范圍"章節(jié))。在一些實(shí)施例中，所有或一部分地址范圍被處理器或CPU編程。在一些實(shí)施例中，根據(jù)各種實(shí)施方式，當(dāng)處理器高速緩沖存儲(chǔ)器狀態(tài)由于低功率狀態(tài)下的操作而不能被存取時(shí)，或者當(dāng)處理器高速緩沖存儲(chǔ)器狀態(tài)可被存取時(shí)，或者當(dāng)上述兩種情況都發(fā)生時(shí)，經(jīng)由在選擇的時(shí)間段對(duì)DMA傳送的動(dòng)態(tài)觀測(cè)，通過地址觀測(cè)邏輯來對(duì)所有或一部分所述范圍進(jìn)行編程。在一些實(shí)施例(諸如在芯片組中具有緩沖器/小型高速緩沖存儲(chǔ)器的一些實(shí)施方式)中，根據(jù)DMA裝置標(biāo)識(shí)符(而不是地址范圍或除了地址范圍之外)來進(jìn)行過濾。例如，模式信息可被編程以標(biāo)識(shí)即使當(dāng)處理器被斷電或休眠也繼續(xù)運(yùn)行的裝置(諸如網(wǎng)絡(luò)和USB接口)，只有來自標(biāo)識(shí)的裝置的DMA存取-陂緩沖器/小型高速緩沖存儲(chǔ)器處理(而不考慮與存取相關(guān)聯(lián)的地址)。在一些實(shí)施例中，處理器可在進(jìn)入低功率(諸如非監(jiān)聽)狀態(tài)之前"預(yù)填充"整個(gè)緩沖器/小型高速緩沖存儲(chǔ)器或緩沖器/小型高速緩沖存儲(chǔ)器的一部分。處理器將"有效"行定位在緩沖器/小型高速緩沖存儲(chǔ)器中，并且根據(jù)相應(yīng)標(biāo)簽字段中的地址信息填充相應(yīng)的數(shù)據(jù)。在一些使用情況下(即，對(duì)與緩沖器/小型高速緩沖存儲(chǔ)器操作的先前間隔相同的行來進(jìn)行在處理器處于低功率狀態(tài)的同時(shí)發(fā)生的DMA操作)，預(yù)填充減少了處理緩沖器/小型高速緩沖存儲(chǔ)器失敗另外所需的處理器功率狀態(tài)突然跳變。在一些實(shí)施例中，在處理器處于低功率狀態(tài)的同時(shí)，處理器可用與DMA裝置相關(guān)聯(lián)的裝置驅(qū)動(dòng)程序提供的數(shù)據(jù)預(yù)填充整個(gè)緩沖器/小型高速緩沖存儲(chǔ)器或緩沖器/小型高速緩沖存儲(chǔ)器的一部分，其中，DMA裝置將潛在地產(chǎn)生DMA存取。裝置驅(qū)動(dòng)程序確定(或能夠得知)與從DMA裝置發(fā)起的請(qǐng)求相關(guān)聯(lián)的地址。來自與請(qǐng)求相關(guān)聯(lián)的地址的數(shù)據(jù)被復(fù)制到緩沖器/小型高速緩沖存儲(chǔ)器中，并且標(biāo)簽信息被相應(yīng)設(shè)置。在一些實(shí)施例中，緩沖器/小型高速緩沖存儲(chǔ)器與處理器高速緩沖存儲(chǔ)器系統(tǒng)的相對(duì)細(xì)粒度功率控制相結(jié)合地操作。例如，當(dāng)所有或任何一部分處理器中的所有或任何一部分高速緩沖存儲(chǔ)器不包括有效數(shù)據(jù)(即，被完全斷電而不用保持狀態(tài))并因此不能進(jìn)行監(jiān)聽，或者包括有效數(shù)據(jù)(即，被充分上電以保持?jǐn)?shù)據(jù))但不能進(jìn)行監(jiān)聽時(shí)，緩沖器/小型高速緩沖存儲(chǔ)器是激活的。又例如，當(dāng)高速緩沖存儲(chǔ)器系統(tǒng)的"內(nèi)"部分(諸如一個(gè)或多個(gè)第一級(jí)高速緩沖存儲(chǔ)器)不能進(jìn)行監(jiān)聽，并且高速緩沖存儲(chǔ)器系統(tǒng)的"外"部分(諸如一個(gè)或多個(gè)第二級(jí)或第三級(jí)高速緩沖存儲(chǔ)器)能夠進(jìn)行監(jiān)聽時(shí)，緩沖器/小型高速緩沖存儲(chǔ)器是激活的，并因此可響應(yīng)相關(guān)事務(wù)。又例如，當(dāng)內(nèi)部分不能進(jìn)行監(jiān)聽，外部分的一部分(諸如第二級(jí)高速緩沖存儲(chǔ)器)已經(jīng)被清除并禁止監(jiān)聽，并且外部分的剩余部分(諸如第三級(jí)高速緩沖存儲(chǔ)器)能夠進(jìn)行監(jiān)聽時(shí)，緩沖器/小型高速緩沖存儲(chǔ)器是激活的。可通過硬件和軟件代理的任何組合來執(zhí)行清除。降低的功率DMA存耳又相關(guān)操作圖5示出了通過實(shí)現(xiàn)用于滿足后臺(tái)DMA裝置存取的相關(guān)的緩沖器/小型高速緩沖存儲(chǔ)器(包括在處理器中的諸如圖1的緩沖器/小型高速緩沖存儲(chǔ)器112A或位于處理器外部的諸如圖1的緩沖器/小型高速緩沖存儲(chǔ)器112B)的實(shí)施例而執(zhí)行的選擇的操作。根據(jù)兩個(gè)主流程來進(jìn)行處理，一個(gè)主流程是DMA讀取存取，另一個(gè)主流程是DMA寫入存取。每個(gè)流程的處理從DMA裝置("接收到DMA"502)以DMA存取而開始("空閑，，501),該處理才艮據(jù)存取的類型(即，讀取或?qū)懭?而繼續(xù)。通過確定讀取是否可被已經(jīng)存在于緩沖器/小型高速緩沖存儲(chǔ)器(諸如圖1中的緩沖器/小型高速緩沖存儲(chǔ)器112A-B中的一個(gè))中的數(shù)據(jù)滿足("成功？"503R),來開始DMA讀取的處理("讀取，，502R)。如果為否("否，，503RN),則處理繼續(xù)，以確定緩沖器/小型高速緩沖存儲(chǔ)器是否具有可用于分配的任何剩余行("空間可用？"504R)。如果為否("否，，504RN),則從緩沖器/小型高速緩沖存儲(chǔ)器選擇用于淘汰的行("選擇處理對(duì)象"505R)。如果選擇的行具有任何修改的數(shù)據(jù)("臟"505RD),則該行被存儲(chǔ)在相關(guān)域中("回寫到處理器"506R)。然后，該行^皮分配為用于正^皮處理的DMA讀取("保留行"507R)。如果該行先前不是臟的("清潔"505RC),則不執(zhí)行回寫，并且該行立即被分配("保留行"5(X7R)。如果存在可用的剩余行("是"5(MRY),則不選擇處理對(duì)象(因此也沒有回寫)，并且選擇的行立即被分配("保留行"507R)。在行^皮分配為用于DMA讀取數(shù)據(jù)之后，DMA存取傳遞到相關(guān)域以用于進(jìn)一步處理("對(duì)處理器的DMA請(qǐng)求"508R)。(諸如在突然跳到監(jiān)聽啟用狀態(tài)之后)數(shù)據(jù)由相關(guān)域提供，存儲(chǔ)在分配的緩沖器/小型高速緩沖存儲(chǔ)器行中，并被標(biāo)記為"清除"和"有效"("寫入；標(biāo)記'清潔，和'有效，"509R)。數(shù)據(jù)還被提供給DMA裝置("數(shù)據(jù)到裝置"510R),DMA存取的處理完成，并且等待新的DMA存取的開始("空閑"501)。如果緩沖器/小型高速緩沖存儲(chǔ)器已經(jīng)具有必要的數(shù)據(jù)以滿足DMA讀取存取("是"503RY)，則不需要失敗處理，并且數(shù)據(jù)被立即給傳送到DMA裝置("數(shù)據(jù)到裝置"510R),省略了行分配和填充操作。通過確定在緩沖器/小型高速緩沖存儲(chǔ)器中是否已經(jīng)分配用于寫入的行("成功？"503W)，來開始DMA寫入("寫入"502W)的處理。如果為否("否"503WN),則處理繼續(xù)，以確定緩沖器/小型高速緩沖存儲(chǔ)器是否具有可用于分配的任何剩余行("空間可用？"504W)。如果為否("否"504WN)，則從緩沖器/小型高速緩沖存儲(chǔ)器選擇用于淘汰的行("選擇處理對(duì)象，，505W)。如果選擇的行具有任何修改的數(shù)據(jù)("臟，，505WD),則該行被存儲(chǔ)在相關(guān)域中("回寫到處理器"506W)。然后，該行被分配為用于正被處理的DMA寫入("保留行"507W)。如果該行先前不是臟的("清潔"505WC),則不執(zhí)行回寫，并且該行立即被分配("保留行"507W)。如果存在可用的剩余行("是"504WY),則不選擇處理對(duì)象(因此也沒有回寫)，并且選擇的行立即被分配("保留行"507W)。在行被分配為用于DMA寫入數(shù)據(jù)之后，DMA寫入數(shù)據(jù)被存儲(chǔ)在其中，并且被標(biāo)記為非清潔("寫入；標(biāo)記'臟，"508W)。然后完成DMA存取的處理，并且等待新的DMA存取的開始("空閑，，501)。如果緩沖器/小型高速緩沖存儲(chǔ)器已經(jīng)具有被分配為用于DMA寫入的行("是"503WY),則不需要失敗處理，并且DMA寫入數(shù)據(jù)立即被存儲(chǔ)在緩沖器/小型高速緩沖存儲(chǔ)器中("寫入；標(biāo)記'臟，"508W)，省略了行分配操作。降低的功率DMA存取非相關(guān)操作圖6示出了通過實(shí)現(xiàn)用于滿足后臺(tái)DMA裝置存取的不相關(guān)的緩沖器/小型高速緩沖存儲(chǔ)器(位于處理器內(nèi)部的諸如圖1的緩沖器/小型高速緩沖存儲(chǔ)器112A或位于處理器外部的諸如圖1的緩沖器/小型高速緩沖存儲(chǔ)器112B)的實(shí)施例而執(zhí)行的選擇的操作。根據(jù)兩個(gè)主流程來進(jìn)行處理，一個(gè)主流程是進(jìn)入較低功率狀態(tài)("較低C狀態(tài)"600L),另一個(gè)主流程是進(jìn)入較高功率狀態(tài)("較高C狀態(tài)"600H)。對(duì)于進(jìn)入較低功率狀態(tài)的處理用于以來自相關(guān)域的盡可能多的數(shù)據(jù)來填充(或"預(yù)填充")緩沖器/小型高速緩沖存儲(chǔ)器，從而盡可能多的DMA可由緩沖器/小型高速緩沖存儲(chǔ)器滿足，而不用對(duì)相關(guān)域部件(諸如CPU或相關(guān)聯(lián)的高速緩沖存儲(chǔ)器子系統(tǒng))上電。進(jìn)入較低功率狀態(tài)取決于填充的完成，而不考慮整個(gè)緩沖器/小型高速緩沖存儲(chǔ)器是否被填充或者是否沒有緩沖器/小型高速緩沖存儲(chǔ)器被填充。以期望轉(zhuǎn)換為較低功率C狀態(tài)("進(jìn)入較低C狀態(tài)"601L)(諸如當(dāng)進(jìn)入深C狀態(tài)(例如，C3、C4等)時(shí))的通知來開始較低功率狀態(tài)進(jìn)入處理("空閑"601)。確定在緩沖器/小型高速緩沖存儲(chǔ)器中是否存在可用于接收系統(tǒng)數(shù)據(jù)(即，具有"有效"標(biāo)簽并具有"空閑"狀態(tài))的任何剩余行("更多行？"602L)。如果為是("是"602LY)，則處理繼續(xù)，以選擇"有效"和"空閑"行中的一個(gè)("選擇行，，603L)。然后，從相關(guān)域獲得數(shù)據(jù)以被存儲(chǔ)到選擇的行中("來自系統(tǒng)的數(shù)據(jù)"604L)。所述數(shù)據(jù)被存儲(chǔ)到該行中，并^C標(biāo)記為清潔("寫入；標(biāo)記'清潔，"605L),由于該行不再"空閑"，所以使得該行不可用于另外的系統(tǒng)數(shù)據(jù)。然后流程返回，以確定在緩沖器/小型高速緩沖存儲(chǔ)器中是否存在可用于接收系統(tǒng)數(shù)據(jù)的任何另外的行("更多行？"602L)。如果沒有另外的可用的行("否"602LN),則為進(jìn)入較低功率狀態(tài)準(zhǔn)備的緩沖器/小型高速緩沖存儲(chǔ)器填充被完成，緩沖器/小型高速緩沖存儲(chǔ)器準(zhǔn)備好進(jìn)入較低功率狀態(tài)，并且流程返回，以等待另一C狀態(tài)轉(zhuǎn)換("空閑"601)。在一些實(shí)施例中，省略了與進(jìn)入降低的功率狀態(tài)("較低C狀態(tài)"600L)相關(guān)的處理，即，不存在對(duì)緩沖器/小型高速緩沖存儲(chǔ)器的"預(yù)填充"。通過將當(dāng)任何相關(guān)域部件(諸如CPU或相關(guān)聯(lián)的高速緩沖存儲(chǔ)器子系統(tǒng))處于較低功率(或監(jiān)聽禁用)狀態(tài)時(shí)高速緩沖的數(shù)據(jù)清空，對(duì)于進(jìn)入較高功率狀態(tài)(或監(jiān)聽啟用狀態(tài))的處理將緩沖器/小型高速緩沖存儲(chǔ)器與相關(guān)域同步。因此，緩沖器/小型高速緩沖存儲(chǔ)器被顯式清洗所有可能比相關(guān)域中的相應(yīng)數(shù)據(jù)新的數(shù)據(jù)。以期望轉(zhuǎn)換為較高功率C狀態(tài)("進(jìn)入較高C狀態(tài)"601H)(諸如當(dāng)進(jìn)入監(jiān)聽啟用C狀態(tài)(例如，C2、Cl或CO)時(shí))的通知來開始對(duì)進(jìn)入較高功率狀態(tài)的處理("空閑"601)。確定在緩沖器/小型高速緩沖存儲(chǔ)器中是否存在可能具有將被回寫到相關(guān)域的新數(shù)據(jù)(即，具有除了"空閑"之外的諸如"清潔"或"臟"的狀態(tài))的任何剩余行("更多行？"602H)。如果為是("是"602HY),則處理繼續(xù)，以選擇非"空閑"行中的一個(gè)("選擇行，，603H)。如果選擇的行具有任何修改的數(shù)據(jù)，諸如由"臟，，狀態(tài)指示("臟，，603HD)，則該行被存儲(chǔ)在相關(guān)域中("回寫到相關(guān)域"604H)，然后行狀態(tài)改變?yōu)?空閑"("標(biāo)記'空閑'"605H)。如果選擇的行不具有修改的數(shù)據(jù)，諸如由"清潔"狀態(tài)指示("清潔'，603HC),則省略回寫，并且所述^f亍狀態(tài)立即改變?yōu)榭臻e("標(biāo)記'空閑，"605H)。然后流程返回，以確定是否需要檢查用于可能的新數(shù)據(jù)的另外的行("更多行？"602H)。如果沒有需要處理的另外的行("否"602HN),則緩沖器/小型高速緩沖存儲(chǔ)器與相關(guān)域同步，對(duì)相關(guān)域的存取可恢復(fù)，緩沖器/小型高速緩沖存儲(chǔ)器準(zhǔn)備好進(jìn)入較高功率狀態(tài)，并且流程返回，以等待另一C狀態(tài)轉(zhuǎn)換("空閑"601)。數(shù)據(jù)壓縮/解壓縮在一些實(shí)施例中，存儲(chǔ)在緩沖器/小型高速緩沖存儲(chǔ)器中的數(shù)據(jù)(諸如圖形更新數(shù)據(jù))以壓縮的形式被保留，并且當(dāng)存取時(shí)被解壓縮。根據(jù)各種實(shí)施例，可在GPU和處理器系統(tǒng)(或芯片組(如果被實(shí)現(xiàn)為單獨(dú)裝置))的任何組合中執(zhí)行壓縮或解壓縮操作之一或兩者。在解壓縮比壓縮在計(jì)算上代價(jià)相對(duì)較低的實(shí)施例中，處理可包括以下內(nèi)容。根據(jù)與幀緩沖器的未壓縮的呈現(xiàn)相應(yīng)的地址范圍，GPU從處理器系統(tǒng)(或芯片組)請(qǐng)求原始幀緩沖器數(shù)據(jù)。處理器系統(tǒng)(或芯片組)從存儲(chǔ)器取出原始(即，未壓縮的)幀緩沖器數(shù)據(jù)，所述存儲(chǔ)器根據(jù)最近和最可存取的復(fù)制所駐留的位置包括處理器寫入緩沖器、第一級(jí)和第二級(jí)高速緩沖存儲(chǔ)器、緩沖器/小型高速緩沖存儲(chǔ)器和DRAM的任何組合。然后，GPU對(duì)原始數(shù)據(jù)進(jìn)行壓縮，并將所得的壓縮數(shù)據(jù)寫入到與幀緩沖器(或其一部分)的壓縮的呈現(xiàn)相應(yīng)的地址范圍，所述幀緩沖器(或其一部分)可直接映射到圖形緩沖器。指向壓縮的呈現(xiàn)的讀取接收壓縮的數(shù)據(jù)(適合于通過GPU的展開)，而未壓縮的呈現(xiàn)的讀取從圖形緩沖器接收解壓縮數(shù)據(jù)，其中，當(dāng)展開壓縮數(shù)據(jù)的適合部分時(shí)由處理器系統(tǒng)(或芯片組)提供該解壓縮數(shù)據(jù)。因此，處理器系統(tǒng)(或芯片組)將未壓縮的幀緩沖器的外觀(或視圖)提供給除了GPU之外的裝置。根據(jù)各種實(shí)施例，相對(duì)簡(jiǎn)單的圖形裝置(諸如不能解壓縮的簡(jiǎn)單CRT控制器)、調(diào)試操作、和軟件渲染功能的任何組合可使用未壓縮的幀緩沖器視圖。在總線利用將被最小化或者GPU被簡(jiǎn)化的實(shí)施例中，處理可包括以下內(nèi)容。根據(jù)與幀緩沖器的壓縮的呈現(xiàn)相應(yīng)的地址范圍，GPU從處理器系統(tǒng)(或芯片組)請(qǐng)求壓縮的幀緩沖器數(shù)據(jù)。如果在圖形緩沖器中還不存在請(qǐng)求的數(shù)據(jù)，則處理器系統(tǒng)(或芯片組)從存儲(chǔ)器取出適合的原始(即，未壓縮的)幀緩沖器數(shù)據(jù)。因此，根據(jù)最近和最容易存取的復(fù)制所駐留的位置，存儲(chǔ)器包括處理器寫入緩沖器、第一級(jí)和第二級(jí)高速緩沖存儲(chǔ)器、緩沖器/小型高速緩沖存儲(chǔ)器和DRAM的{壬<可組合。然后，處理器系統(tǒng)(或芯片組)對(duì)原始數(shù)據(jù)進(jìn)行壓縮，并將所得的壓縮數(shù)據(jù)寫入到圖形緩沖器中。GPU請(qǐng)求的壓縮數(shù)據(jù)然后從圖形緩沖器返回，并且被GPU展開(即，解壓縮)。因此，未壓縮數(shù)據(jù)在一條總線上只有單個(gè)來回，由此降低了能量消耗和帶寬使用，并且處理器系統(tǒng)(或芯片組)保持對(duì)未壓縮的幀緩沖器數(shù)據(jù)進(jìn)行存取的能力。在GPU執(zhí)行壓縮和解壓縮的一些實(shí)施例中，處理器系統(tǒng)(或芯片組)缺少對(duì)未壓縮的幀緩沖器的直接存取。因此，GPU為虛擬幀緩沖器提供為除了GPU之外的裝置(諸如CPU、視頻鏡像外圍設(shè)備以及尋求幀緩沖器數(shù)據(jù)的其它類似請(qǐng)求者)的存取而定義的相應(yīng)虛擬幀緩沖器地址范圍。在一些前述壓縮/解壓縮的實(shí)施例中，圖形緩沖器被實(shí)現(xiàn)為整個(gè)緩沖器/小型高速緩沖存儲(chǔ)器或緩沖器/小型高速緩沖存儲(chǔ)器的一部分。在一些實(shí)施例中，緩沖器/小型高速緩沖存儲(chǔ)器的圖形緩沖器部分根據(jù)第一緩沖器/小型高速緩沖存儲(chǔ)器管理策略而4栗作，而緩沖器/小型高速緩沖存儲(chǔ)器的剩余部分根據(jù)第二緩沖器/小型高速緩沖存儲(chǔ)器管理策略而操作。例如，第一緩沖器/小型高速緩沖存儲(chǔ)器管理策略可包括保持整個(gè)圖形緩沖器"清潔"(即，不具有處于臟狀態(tài)的行)。保持圖形緩沖器清潔使得清洗圖形緩沖器的必要性被消除，并且在一些設(shè)計(jì)中，對(duì)于幀緩沖器地址范圍(與圖形緩沖器地址范圍不同)的寫入在諸如緩沖器/小型高速緩沖存儲(chǔ)器的另一部分中被單獨(dú)高速緩沖。在一些使用情況下，寫入與數(shù)據(jù)從視頻捕獲裝置(或卡)被指引到窗口中視頻的區(qū)域(video-in-windowregion)相應(yīng)。視頻捕獲數(shù)據(jù)被頻繁地重寫，并且將該數(shù)據(jù)存儲(chǔ)在緩沖器/小型高速緩沖存儲(chǔ)器中可很大程度地減少DRAM存取。在一些實(shí)施例中，獨(dú)立于針對(duì)圖3所描述的正常模式和緩沖器模式，由緩沖器/小型高速緩沖存儲(chǔ)器提供圖形緩沖。換句話說，即使當(dāng)所有CPU在全功率狀態(tài)和/或高性能狀態(tài)下操作時(shí)，通過緩沖器/小型高速緩沖存儲(chǔ)器的圖形緩沖也是可操作的，因此減少了正常CPU操作期間的DRAM存取。盡管前面的描述集中在GPU提供的非可高速緩沖通信量上，但是這些描述也可被等同地應(yīng)用，而不限于來自任何代理(諸如任何DMA裝置)的非可高速緩沖通信量。例如，根據(jù)各種實(shí)施例，可由緩沖器/小型高速緩沖存儲(chǔ)器處理來自各種DMA代理(諸如網(wǎng)絡(luò)控制器、存儲(chǔ)器接口和其它類似的高帶寬I/O部件)的非可高速緩沖通信量。包括在處理器中的緩沖器/小型高速緩沖存儲(chǔ)器的實(shí)施例圖7A-7F示出了與圖1中的整個(gè)處理器芯片102或處理器芯片102的一部分相關(guān)的與包括在處理器中的緩沖器/小型高速緩沖存儲(chǔ)器相關(guān)聯(lián)的前后關(guān)系的各種實(shí)施例。這些圖示出了CPU和相關(guān)聯(lián)的高速緩沖存儲(chǔ)器子系統(tǒng)的各種布置，包括L1、L2和L3高速緩沖存儲(chǔ)器結(jié)構(gòu)的幾種組合。這些圖還示出了包括在處理器中的緩沖器/小型高速緩沖存儲(chǔ)器與高速緩沖存儲(chǔ)器子系統(tǒng)不同或與高速緩沖存儲(chǔ)器子系統(tǒng)組合的實(shí)施例。圖7A示出了作為處理器芯片102的變形的處理器芯片102A,處理器芯片102A具有4個(gè)CPU和Ll單元700.0-3,這4個(gè)CPU和Ll單元700.0-3連接到具有包括在處理器中的緩沖器/小型高速緩沖存儲(chǔ)器112A的控制單元130A。其它部件(諸如DRAM控制器)可包括在處理器芯片中，但是為了簡(jiǎn)明，從圖中被省略。根據(jù)各種實(shí)施方式，CPU和Ll單元可分別包括一個(gè)或多個(gè)CPU以及一個(gè)或多個(gè)Ll高速緩沖存儲(chǔ)器(諸如指令和數(shù)據(jù)高速緩沖存儲(chǔ)器)。盡管示出了4個(gè)CPU和Ll單元，但是本領(lǐng)域普通技術(shù)人員應(yīng)認(rèn)識(shí)到，可使用更多或更少的單元。在一些實(shí)施例中，這些CPU和Ll單元中的每個(gè)是相同的，而在一些實(shí)施例中，CPU和Ll單元的一個(gè)或多個(gè)可以是不同的(即，包括具有更高或更低功率或性能特性的CPU或高速緩沖存儲(chǔ)器)。在一些實(shí)施例中，在CPU和Ll單元的一個(gè)或多個(gè)中實(shí)現(xiàn)整個(gè)緩沖器/小型高速緩沖存儲(chǔ)器或緩沖器/小型高速緩沖存儲(chǔ)器的一部分。圖7B示出了作為處理器芯片102的變形的處理器芯片102B，處理器芯片102B具有一對(duì)處理器701.0-1,所述一對(duì)處理器701.0-1連接到具有包括在處理器中的緩沖器/小型高速緩沖存儲(chǔ)器112A的控制單元130A。其它部件(諸如DRAM控制器)可包括在處理器芯片中，但是為了簡(jiǎn)明，從圖中被省略。如該圖所示，所述處理器中的每個(gè)包括一對(duì)CPU和Ll單元，所述一對(duì)CPU和Ll單元連接到共享的L2高速緩沖存儲(chǔ)器(諸如處理器701.0具有CPU和Ll單元710.0-1和L2711.0)。接著，L2高速緩沖存儲(chǔ)器連接到控制單元，以與緩沖器/小型高速緩沖存儲(chǔ)器交換數(shù)據(jù)。盡管示出了這樣一對(duì)處理器，每個(gè)處理器具有一對(duì)CPU，但是本領(lǐng)域普通技術(shù)人員應(yīng)認(rèn)識(shí)到，可在每個(gè)處理器中使用更多或更少的CPU，并且可使用更多或更少的處理器。在一些實(shí)施例中，每個(gè)處理器是相同的，而在一些實(shí)施例中，一個(gè)或多個(gè)處理器可以是不同的(諸如具有更多或更少的CPU)。在一些實(shí)施例中，這些CPU和L1單元中的每個(gè)是相同的，而在一些實(shí)施例中，一個(gè)或多個(gè)CPU和Ll單元可以是不同的(即，具有更高或更低功率或性能特性的CPU或高速緩沖存儲(chǔ)器)。圖7C示出了作為處理器芯片102的變形的處理器芯片102C，除了在單個(gè)處理器701中L2高速緩沖存儲(chǔ)器資源是單個(gè)單元(L2711)之外，處理器芯片102C與處理器芯片102B(圖7B)類似。其它部件(諸如DRAM控制器)可包括在處理器芯片中，但是為了筒明，從圖中被省略。在圖7A和圖7B中示出的實(shí)施例中，CPU和L1的數(shù)量、布置和特性可根據(jù)實(shí)施例而變化。圖7D示出了作為處理器芯片102的變形的處理器芯片102D,除了L2和緩沖器/小型高速緩沖存儲(chǔ)器被組合之外，處理器芯片102D與處理器芯片102C(圖7C)類似?？刂茊卧?30D除了適合于管理通過包括在L2711D中而實(shí)現(xiàn)的緩沖器/小型高速緩沖存儲(chǔ)器112D之外，與控制單元130A類似，而L2711D除了包括所述緩沖器/小型高速緩沖存儲(chǔ)器之外，與L2711類似。在一些實(shí)施例中，通過保留L2的一部分用作緩沖器/小型高速緩沖存儲(chǔ)器，來實(shí)現(xiàn)包括緩沖器/小型高速緩沖存儲(chǔ)器。所述保留可根據(jù)L2中的方式的數(shù)量或標(biāo)識(shí)或者任何其它類似機(jī)制(參見本文中其它地方的"通過非可高速緩沖存取的DRAM存取的減少"章節(jié)，以獲得更多信息)。在圖7A-7C中示出實(shí)施例中，其它部件可包括在處理器芯片中，CPU和Ll的數(shù)量、布置和特性可根據(jù)實(shí)施例而變化。圖7E示出了作為處理器芯片102E的處理器芯片102的變形，除了另外一層高速緩沖存儲(chǔ)器插入到CPU和緩沖器/小型高速緩沖存儲(chǔ)器之間作為L(zhǎng)3720之外，處理器芯片102E與處理器芯片102B(圖7B)類似。在圖7A-7D中示出的實(shí)施例中，其它部件可包括在處理器芯片中，CPU、L1和L2的數(shù)量、布置和特性可根據(jù)實(shí)施例而變化。圖7F示出了作為處理器芯片102F的處理器芯片102的變形，除了L3和緩沖器/小型高速緩沖存儲(chǔ)器被組合之外，處理器芯片102F與處理器芯片102E(圖7E)類似。控制單元130F除了適合于管理通過包括在L3720F中而實(shí)現(xiàn)的緩沖器/小型高速緩沖存儲(chǔ)器112F之外，與控制單元130A類似，而L3720F除了包括所述緩沖器/小型高速緩沖存儲(chǔ)器之外，與L3720類似。與圖7D所示的實(shí)施例類似，可通過保留L3的一部分用作緩沖器/小型高速緩沖存儲(chǔ)器，來實(shí)現(xiàn)包括緩沖器/小型高速緩沖存儲(chǔ)器。所述保留可根據(jù)L3中的方式的數(shù)量或標(biāo)識(shí)或者任何其它類似機(jī)制(參見本文中其它地方的"通過非可高速緩沖存取的DRAM存取的減少"章節(jié)，以獲得更多信息)。結(jié)論雖然為了便于清楚理解的目的已經(jīng)詳細(xì)地描述了上述實(shí)施例，但是本發(fā)明不限于所提供的細(xì)節(jié)。存在多種實(shí)現(xiàn)本發(fā)明的方式。所公開的實(shí)施例是示意性的，而不是限制性的。應(yīng)該理解，結(jié)構(gòu)、布置和使用中的多種變形可與本教導(dǎo)一致，并且在發(fā)布的本專利所附的權(quán)利要求的范圍內(nèi)。例如，互連和功能單元比特寬度、時(shí)鐘速度以及使用的技術(shù)的類型在每個(gè)組成塊中通?？杀桓淖儭Ｙx予互連和邏輯的名稱僅僅是示意性的，而不應(yīng)被解釋為限制所教導(dǎo)的構(gòu)思。流程、流程圖處理、動(dòng)作以及功能部件的次序和布置通常可被改變。另外，除非特別有相反的描述，否則指定的值范圍、使用的最大值和最小值、或其它特殊規(guī)范(諸如非可高速緩沖引用的數(shù)量和類型，DMA裝置的數(shù)量和類型，緩沖器/小型高速緩沖存儲(chǔ)器的數(shù)量、容量和組織，緩沖器/小型高速緩沖存儲(chǔ)器結(jié)構(gòu)和相關(guān)聯(lián)的模式寄存器中的字段的數(shù)量、寬度和組織，以及寄存器和緩沖器中的條目或階段的數(shù)量)僅僅是示意性的實(shí)施例，可被預(yù)期為跟蹤實(shí)現(xiàn)技術(shù)中的改進(jìn)和變化，并且不應(yīng)被解釋為限制?？刹捎帽绢I(lǐng)域普通技術(shù)人員已知的功能上等同的技術(shù)(而不是已經(jīng)示出的技術(shù))，來實(shí)現(xiàn)各種組件、子系統(tǒng)、功能、操作、例程和子例程。還應(yīng)理解，可按照硬件(即，一般專用電路)或軟件(即，通過編程的控制器或處理器的某種方式)來將多個(gè)設(shè)計(jì)功能方面實(shí)現(xiàn)為快速處理(其便于先前在硬件中的功能移植到軟件中)和更高集成密度(其便于先前在軟件中的功能移植到硬件中)的技術(shù)趨勢(shì)和實(shí)現(xiàn)依賴設(shè)計(jì)約束的功能。特定的變形可包括(但不限于)劃分的差別；不同的形式因素和配置；不同的操作系統(tǒng)和其它系統(tǒng)軟件的使用；不同的接口標(biāo)準(zhǔn)、網(wǎng)絡(luò)協(xié)議或通信鏈路的使用；以及當(dāng)根據(jù)特定應(yīng)用的獨(dú)有工程和商業(yè)約束來實(shí)現(xiàn)這里所教導(dǎo)的構(gòu)思時(shí)將被預(yù)期的其它變形。已經(jīng)通過細(xì)節(jié)和周圍前后關(guān)系很好地示出了這些實(shí)施例，超出了所教導(dǎo)的構(gòu)思的多個(gè)方面的最小實(shí)現(xiàn)所需的內(nèi)容。本領(lǐng)域普通技術(shù)人員應(yīng)認(rèn)識(shí)到，這些變形可省略所公開的組件或特征，而不同改變剩余部件之間的基本協(xié)作。因此，應(yīng)該理解，不需要這么多的所公開的細(xì)節(jié)來實(shí)現(xiàn)所教導(dǎo)的構(gòu)思的各個(gè)方面。在這個(gè)意義上，剩余部件與現(xiàn)有技術(shù)是不同的，可被省略的組件和特征不對(duì)這里所教導(dǎo)的構(gòu)思進(jìn)行限制。所有這些所設(shè)計(jì)的變形包括對(duì)示意性實(shí)施例所傳達(dá)的教導(dǎo)的非實(shí)質(zhì)性改變。還應(yīng)理解，這里所教導(dǎo)的構(gòu)思對(duì)于其它計(jì)算和聯(lián)網(wǎng)應(yīng)用具有廣泛應(yīng)用性，并不限于示出的實(shí)施例的產(chǎn)業(yè)或特定應(yīng)用。因此，本發(fā)明應(yīng)被解釋為包括落入發(fā)布的本專利所附的權(quán)利要求的范圍內(nèi)的所有可能修改和變形。權(quán)利要求1、一種方法，包括用數(shù)據(jù)預(yù)填充緩沖器/微型高速緩沖存儲(chǔ)器；在預(yù)填充以后進(jìn)入禁止監(jiān)聽模式；和當(dāng)處于禁止監(jiān)聽模式時(shí)，響應(yīng)外部裝置的請(qǐng)求。2、如權(quán)利要求l所述的方法，其中，所述響應(yīng)請(qǐng)求的步驟包括響應(yīng)于來自所述外圍裝置的讀請(qǐng)求，由緩沖器/微型高速緩沖存儲(chǔ)器向外圍裝置提供數(shù)據(jù)的第一部分。3、如權(quán)利要求2所述的方法，其中，所述響應(yīng)請(qǐng)求的步驟還包括響應(yīng)于來自所述外圍裝置的寫請(qǐng)求，在緩沖器/微型高速緩沖存儲(chǔ)器中修改所述數(shù)據(jù)的第二部分，其中，所述第二部分響應(yīng)于所述寫請(qǐng)求而被清洗。.4、如權(quán)利要求1所述的方法，其中，所述緩沖器/微型高速緩沖存儲(chǔ)器識(shí)別從所述外圍裝置發(fā)起的請(qǐng)求。5、如權(quán)利要求1所述的方法，其中，緩沖器催i型高速緩沖存儲(chǔ)器與用于所述外圍裝置的控制器在單個(gè)芯片上。6、如權(quán)利要求1所述的方法，其中，緩沖器/微型高速緩沖存儲(chǔ)器與處理器在單個(gè)芯片上。7、如權(quán)利要求l所述的方法，其中，用于預(yù)填充所述緩沖器的數(shù)據(jù)由處理器提供。8、如權(quán)利要求l所述的方法，其中，用于預(yù)填充所述緩沖器的數(shù)據(jù)由外圍裝置提供。9、如權(quán)利要求l所述的方法，其中，用于預(yù)填充所述緩沖器的數(shù)據(jù)由外圍裝置的控制器提供。10、一種系統(tǒng)，包括處理器；與所述處理器連接的一個(gè)或多個(gè)外圍裝置；和與所述外圍裝置的至少一個(gè)和所述處理器連接的緩沖器/微型高速緩沖存儲(chǔ)器；其中，將所述緩沖器/孩t型高速緩沖存儲(chǔ)器配置為被預(yù)填充數(shù)據(jù)，并且當(dāng)在所述預(yù)填充之后所述系統(tǒng)處于禁止監(jiān)聽模式時(shí)，響應(yīng)來自所述外圍裝置的至少一個(gè)的請(qǐng)求。11、如權(quán)利要求IO所述的系統(tǒng)，其中，將所述緩沖器/微型高速緩沖存儲(chǔ)器進(jìn)一步配置為通過響應(yīng)于來自所述外圍裝置的讀請(qǐng)求，從所述緩沖器/微型高速緩沖存儲(chǔ)器向外圍裝置提供數(shù)據(jù)的第一部分來響應(yīng)所述請(qǐng)求。12、如權(quán)利要求11所述的系統(tǒng)，其中，將所述緩沖器/微型高速緩沖存儲(chǔ)器進(jìn)一步配置為通過響應(yīng)于來自所述外圍裝置的寫請(qǐng)求，在所述緩沖器/微型高速緩沖存儲(chǔ)器中修改數(shù)據(jù)的第二部分來響應(yīng)所述請(qǐng)求，其中，在所述寫請(qǐng)求后所述第二部分^^皮清洗。13、如權(quán)利要求10所述的系統(tǒng)，其中，所述緩沖器/微型高速緩沖存儲(chǔ)器識(shí)別從所述外圍裝置發(fā)起的請(qǐng)求。14、如權(quán)利要求IO所述的系統(tǒng)，其中，緩沖器/微型高速緩沖存儲(chǔ)器與用于所述外圍裝置的控制器在單個(gè)芯片上。15、如權(quán)利要求IO所述的系統(tǒng)，其中，緩沖器/微型高速緩沖存儲(chǔ)器與處理器在單個(gè)芯片上。16、如權(quán)利要求IO所述的系統(tǒng)，其中，用于預(yù)填充所述緩沖器的數(shù)據(jù)由處理器提供。17、如權(quán)利要求14所述的系統(tǒng)，其中，用于預(yù)填充所述緩沖器的數(shù)據(jù)由外圍裝置的控制器提供。18、如權(quán)利要求IO所述的系統(tǒng)，其中，用于預(yù)填充所述緩沖器的數(shù)據(jù)由外圍裝置提供。19、一種包含用于執(zhí)行以下步驟的程序指令的計(jì)算機(jī)可讀介質(zhì)用數(shù)據(jù)預(yù)填充緩沖器/微型高速緩沖存儲(chǔ)器；在預(yù)填充以后進(jìn)入禁止監(jiān)聽模式；和當(dāng)處于禁止監(jiān)聽模式時(shí)，響應(yīng)外部裝置的請(qǐng)求。20、一種由計(jì)算機(jī)系統(tǒng)可讀的包含當(dāng)由計(jì)算機(jī)系統(tǒng)解釋時(shí)生成這樣一種電路的描述的介質(zhì)用數(shù)據(jù)預(yù)填充緩沖器/微型高速緩沖存儲(chǔ)器；在預(yù)填充以后進(jìn)入禁止監(jiān)聽模式；和當(dāng)處于禁止監(jiān)聽模式時(shí)，響應(yīng)外部裝置的請(qǐng)求。全文摘要當(dāng)由于任何或所有微處理器處于不支持監(jiān)聽的低功率狀態(tài)下使得所述微處理器中的高速緩沖的數(shù)據(jù)不可被存取時(shí)，小型低功耗的緩沖器/小型高速緩沖存儲(chǔ)器送出和吸收選擇的指向包括在微處理器的相關(guān)域中的存儲(chǔ)空間的DMA存取。通過允許所述微處理器(或部分所述微處理器)保持在低功率狀態(tài)，經(jīng)由緩沖器/小型高速緩沖存儲(chǔ)器滿足選擇的DMA存取使得功耗能夠被降低。緩沖器/小型高速緩沖存儲(chǔ)器可針對(duì)在微處理器中高速緩沖的數(shù)據(jù)在(臨時(shí))不相關(guān)方式下進(jìn)行操作，并且當(dāng)微處理器(或部分所述微處理器)轉(zhuǎn)換到能夠進(jìn)行監(jiān)聽的高功率狀態(tài)時(shí)，在失活之前，緩沖器/小型高速緩沖存儲(chǔ)器被清洗以與高速緩沖的數(shù)據(jù)同步。或者，緩沖器/小型高速緩沖存儲(chǔ)器可針對(duì)高速緩沖的數(shù)據(jù)在(增量)相關(guān)方式下進(jìn)行操作。所述微處理器實(shí)現(xiàn)具有相關(guān)高速緩沖存儲(chǔ)器系統(tǒng)(如第一級(jí)、第二級(jí)以及更高級(jí)的高速緩沖存儲(chǔ)器)的一個(gè)或多個(gè)處理器。文檔編號(hào)G06F12/08GK101356510SQ200680050774公開日2009年1月28日申請(qǐng)日期2006年11月14日優(yōu)先權(quán)日2005年11月15日發(fā)明者先勇·皮特·宋,勞倫特·R·莫爾,皮特·N·格拉斯科斯奇,程宇慶申請(qǐng)人:太陽微系統(tǒng)有限公司