專利名稱：：圖像處理器群接口總線的制作方法
技術領域：
：本發(fā)明屬于接口總線技術，特別是一種圖像處理器群接口總線(IMAGEPROCESSORGROUPINTERFACE，IPGI)。二、
背景技術：
總線是在模塊之間或從機之間的一組進行互連和傳輸信息的信號線，信息包括指令、數據和地址。目前用于圖像處理器接口的總線標準主要有PCI總線、USB總線等。PCI(PeripheralComponentInterconnect)即外部從機互聯(lián)總線，是于1993年推出的PC局部總線標準。PCI總線的主要特點是傳輸速度高，目前可實現66M的工作頻率，在64位總線寬度下可達到突發(fā)(Burst)傳輸速率264MB/s，是通常ISA總線的300倍?？梢詽M足大吞吐量的外設的需求?，F在主流的多用戶卡多為PCI總線。USB(UniversalSerialBus)是通用串行總線，是一種新型高速串行接口。USB僅用一個4針方形標準插座，采用菊花鏈的形式就可以把許多外設逐一連接起來，并且不會損失信號帶寬。USB的推出使得接口性能大大提高，主機與外設的連接變得非常簡單和有效，它正在逐步取代PC機上原有的串行、并行等各種接口。目前USB能支持的外設有掃描儀、數碼相機、打印機、顯示器、鍵盤、鼠標等。PCI總線和USB等總線使用范圍較廣，但用在圖像處理時結構不夠簡便靈活。三、
發(fā)明內容本發(fā)明的目的是提供一種能使多個圖像處理器協(xié)同工作的圖像處理器群接口總線，從而實現多處理器間的各種數據和命令的高速傳送，進一步提高圖像處理的效率。實現本發(fā)明目的的技術解決方案為一種圖像處理器群接口總線，該接口總線包含主機和從機，主機同時也是其本身的從機；所述的主機和從機中分別設置總線命令、總線請求、從機選擇、IO數據、串行通訊、數據包結束、從機準備、從機重啟、數據錯誤和總線時鐘管腳，這些管腳為主機和所有從機共享，統(tǒng)一構成了圖像處理器接口群總線；所有的總線操作同步于總線時鐘，總線時鐘由主機提供；主機通過總線命令管腳向從機發(fā)出不同命令，從而控制從機；需要發(fā)送數據的從機相互競爭，通過總線請求管腳向主機申請總線控制權，主機響應各從機的申請，并將總線控制權交給優(yōu)先級最高的從機；獲得總線控制權的從機便可通過并行的10數據管腳將數據傳輸給其它需接收該數據的從機；數據的傳輸采用通道方式，一個通道即是一個FIFO,數據在兩個從機間的傳輸的實質就是兩個從機的通道通過總線時鐘、10數據管腳、總線命令等管腳在物理上實現對連；數據是打包的，包頭包含數據長度、從機號、通道號，包尾包含效驗碼；從機號、通道號用于確定哪些從機的哪些通道需要實現物理上的連接，而所有從機中各個通道都是依據該信息判斷是否要接收數據；當傳輸的數據個數達到包頭所定義長度并且效驗正確后，擁有總線控制權的從機放棄總線，并開始新一輪的總線競爭；如效驗有誤主機會發(fā)送命令要求重發(fā)，同時從機中擁有數據備份，將備份數據重新發(fā)出。本發(fā)明圖像處理器群接口總線的每個處理器包含1~8個通道，每個通道都編程為輸入或輸出，一個輸出通道對應多個輸入通道，但一個輸入通道只接收一個輸出通道的數據。本發(fā)明圖像處理器群接口總線的每個通道都必須配備存儲器，用于充當數據緩沖區(qū)。本發(fā)明圖像處理器群接口總線的各個處理器之間采用針和孔形式層疊連接方式，即通過上層的針和下層的孔相互咬合的自我堆棧式相連。本發(fā)明圖像處理器群接口總線的總線命令管腳包含CMD1、CMD2、CMD3、CMD4;從機選擇管腳包含DEVSEL1、DEVSEL2、DEVSEL3、DEVSEL4;總線請求管腳包含REQ1弁、REQ2#、REQ3#、REQ4#;10數據管腳包含32位數據。本發(fā)明圖像處理器群接口總線的主機和從機都包含ID寄存器、通道寄存器和狀態(tài)寄存器；ID寄存器、通道寄存器用于數據包的快速尋址，狀態(tài)寄存器用于控制數據包的傳輸。本發(fā)明圖像處理器群接口總線的主機通過總線命令管腳控制從機，包含從機號部分競爭命令、總線啟動命令、REQ響應命令、REQ無效命令、從機號全部競爭命令、數據傳輸開始命令。本發(fā)明圖像處理器群接口總線在系統(tǒng)啟動時，主機和從機通過SERIAL管腳實現串行通訊的來行初始配置，所有的串行數據傳輸都是38位的，以"0101"作為頭標識；串行數據傳輸是主機和從機通過SERIAL腳完成的；SERIAL腳無數據時為高電平；出現第一個O后便認為有數據到來，串行通訊是同步的，時鐘使用系統(tǒng)時鐘。本發(fā)明與現有技術相比，其顯著效果是(l)該總線是專門為多個圖像處理器協(xié)同工作，從而實現多處理器間的各種數據和命令的高速傳送，進一步提高圖像處理的效率；(2)所有從機共用總線，所以總線可以以"針"和"孔"形式層疊連接，這種層疊封裝有極好的抗震性；(3)針對圖像處理數據的特點設計，省略了許多不需要的環(huán)節(jié)，更加簡便、靈活；(4)新的從機的加入不會影響原有從機的工作。下面結合附圖對本發(fā)明作進一步詳細說明。四圖1是本發(fā)明圖像處理器群接口總線的結構原理圖。圖2是本發(fā)明圖像處理器群接口總線內的通道示意圖。圖3是本發(fā)明圖像處理器群接口總線的從機的管腳圖。圖4是本發(fā)明圖像處理器群接口總線的主機的管腳圖。五具體實施方式本發(fā)明圖像處理器群接口總線包含主機和從機，主機同時也是其本身的從機；所述的主機和從機中分別設置總線命令、總線請求、從機選擇、IO數據、串行通訊、數據包結束、從機準備、從機重啟、數據錯誤和總線時鐘管腳，這些管腳為主機和所有從機共享，統(tǒng)一構成了圖像處理器接口群總線；所有的總線操作同步于總線時鐘，總線時鐘由主機提供；主機通過總線命令管腳向從機發(fā)出不同命令，從而控制從機；需要發(fā)送數據的從機相互競爭，通過總線請求管腳向主機申請總線控制權，主機響應各從機的申請，并將總線控制權交給優(yōu)先級最高的從機；獲得總線控制權的從機便可通過并行的10數據管腳將數據傳輸給其它需接收該數據的從機。數據的傳輸采用的通道方式，一個通道即是一個FIFO，數據在兩個從機間的傳輸的實質就是兩個從機的通道通過總線時鐘、IO數據管腳、總線命令等管腳在物理上實現對連；數據是打包的，包頭包含數據長度、從機號、通道號，包尾包含效驗碼；從機號、通道號用于確定哪些從機的哪些通道需要實現物理上的連接，而所有從機中各個通道都是依據該信息判斷是否要接收數據；當傳輸的數據個數達到包頭所定義長度并且效驗正確后，主機強迫擁有總線控制權的從機放棄總線，并開始新一輪的總線競爭；如效驗有誤主機會發(fā)送命令要求重發(fā)，同時從機中擁有數據備份，將備份數據重新發(fā)出。本發(fā)明圖像處理器群接口總線的具體實施情況描述如下。1、介紹結合圖1的IPGI結構原理圖，共5個圖像處理器，l個主機，5個從機，主機同時也是其自身的從機，主機與除自身外其它從機相連是通過IPGI總線實現的。如圖2所示，每個從機可包含多個通道，其數據的傳輸是通過從機號與通道號確定哪些通道處于工作狀態(tài)。通道是基于FIFO的原理工作的，兩個通道相連接實現數據傳輸可以看作兩個FIFO相連接實現數據傳輸。2、信號定義接口信號定義分為從機的IPGI接口定義和主機的IPGI接口定義兩類，其定義如圖3和4，具體定義管腳位置如表l。其中RST#:重啟腳，在系統(tǒng)加電后主機通過RST^重啟所有從機，重啟后主機便開始為各個從機分配資源。REQ:總線控制權請求腳，4個從機各占一個，用于向主機請求IPIG總線控制權，對主機而言，4個REQ是輸入，主機自身的總線控制請求在其內部實現，可以認為是REQ0。在下文中，0編號專指主機自身充當從機時的編號。REQ0、REQ1、REQ2、REQ3、REQ4的優(yōu)先級由高到低。當主機收到REQ信號后，響應REQ信號，讀取發(fā)出REQ的從機相關信息來確定該請求是否可行，如可行則將總線控制權交給該從機以及相關其它從機。如無實現可能，則告知發(fā)出REQ的從機取消其請求。幾個從機同時發(fā)出REQ信號則響應優(yōu)先級最高的。REQ下降延有效。CMD[1/2/3/4]:主機通過4個CMD腳向從機發(fā)總線命令。從機根據這些命令判斷自己該如何操作，命令有些是廣播性質的，即所有從機都要接收，有些是有針對性的，主機通過從機選擇DEVSEL信號選擇哪些從機接收此類命令。DEVSEL#:從機選擇信號，在主機發(fā)并行命令時使用，廣播性質的命令不需要。DATA[31…0]:32位數據線用于各個從機之間傳輸數據。SERIAL:通過串行的方式用于主機與從機間進行串行通訊。CLK:50MHZ，IPGI總線時鐘，除了REQ與RST外其它所有的信號、命令都是以在總線時鐘的上升延采樣的。NRDY#:當接收端通道沒有準備好后接收端從機來的NRDY弁腳告知主機和發(fā)送端其未準備好。END#:當數據通過0八丁八[31..0]傳輸完畢后發(fā)送端拉低END弁腳告知其它從機和主機數據傳輸結束，在END弁拉低的同一時鐘周期發(fā)送端通過DATA[31…0]給出數據的校驗和。ERR#:接收端收到校驗和后和自己計算的校驗和比較，如果有錯誤就拉低ERR弁腳通知主機和發(fā)送端從機數據出錯，要求重發(fā)。表1具體定義管腳位置<table>tableseeoriginaldocumentpage9</column></row><table>3、總線命令總線包含寄存器有三個ID寄存器、通道寄存器和狀態(tài)寄存器，都是19位的。ID寄存器定義為前3位保留，后16位為ID號。每個從機有5個ID寄存器IDR0、IDR1、IDR2、IDR3、IDR4，IDR0用于保存從機0的ID號、IDRl用于保存從機1的ID號，IDR2用于保存從機2的ID號，IDR3用于保存從機3的ID號，IDR4用于保存從機4的ID號。這樣每個從機只要知道要與之通訊的其它從機的ID號，就可以通過這5個寄存器獲得其從機編號，通過從機編號在IPGI總線上進行通訊。ID寄存器配置由主機完成。通道寄存器定義為前16位為發(fā)送端ID號，后3位為發(fā)送端通道號。每個從機有8個通道，每個通道都有一個6位的通道寄存器，用來描述該通道用來接收其它處理器的哪個通道發(fā)來的數據(如果通道是發(fā)送通道則可以不設置)。PORTRO對應通道O、P0RTR1對應通道1........P0RTR7對應通道7。寄存器的高3位是的發(fā)送端從機號低3位是發(fā)送端通道號。通道寄存器的配置由從機自己完成。16位的發(fā)送端ID號為0表示該通道不是接收數據。通道寄存器的值存于從機的配置ROM中，重啟后從機讀取其配置ROM，根據其配置ROM的內容來設置各個通道寄存器。狀態(tài)寄存器定義為前18位保留，1位RDY用來表示從機是否準備好，當主機配置完從機的ID寄存器，從機根據ID寄存器配置是否出現重復以及自己的ID是否包含其中來對其置位。當5個ID寄存器不重復(0除外)且本從機ID包含在ID寄存器中就RDY置為'1'，否則置為'0'。每個從機都需要有一個配置的ROM用于存放8個通道寄存器的值，其數據格式為19位的PORTR的值。ROM內的數據由設計者根據需要設定?？偩€操作命令分并行總線命令和串行總線命令。并行總線命令定義為CMD[1訓4]對應命令0000IDLE0001從機號部分競爭命令0010總線啟動命令0011REQ響應命令0100REQ無效命令0101從機號全部競爭命令0110數據傳輸開始命令(1)從機號部分競爭命令、從機號全部競爭命令(廣播性的)在初始化階段，主機通過發(fā)出"從機號全部競爭命令"讓所有從機爭相將自己的ID號發(fā)給主機以獲得高優(yōu)先級的從機號。當獲得一個ID后繼續(xù)發(fā)出"從機號部分競爭命令"讓剩余的從機繼續(xù)競爭，已發(fā)完ID號的從機不再參與。"從機編號競爭命令"占一個總線時鐘周期。(2)總線啟動命令(廣播性的)主機發(fā)出總線啟動命令，各個從機轉入正常工作狀態(tài)，發(fā)出請求要求進行數據傳輸。"總線啟動命令"占一個總線時鐘周期。(3)REQ響應命令(針對性的)用于主機通知發(fā)出REQ請求的從機主機準備處理其請求。(4)REQ無效命令(針對性的)是當主機得知數據接收方從機還未準備好后向發(fā)出REQ請求從機發(fā)出"REQ無效命令"，取消該次請求。主從機在收到"REQ無效命令"后的lus后才可以再次發(fā)出REQ請求。"REQ無效命令"占一個總線時鐘周期。(5)"數據傳輸開始命令"(廣播性的)用于通知所有從機要進行數據傳輸了。"數據傳輸開始命令"占一個總線時鐘周期。對于串行總線命令，所有的串行數據傳輸都是38位的，以"0101"作為頭標識。串行數據傳輸是主機和從機通過SERIAL腳完成的。SERIAL腳無數據時為高電平。出現第一個O后便認為有數據到來，串行通訊是同步的，時鐘使用系統(tǒng)時鐘。(1)"ID號獲取命令"(廣播性)01014位的命令號7位保留19位的保留4位的CRC檢驗4位的命令號是"0001"。4位的CRC校驗是除了"1010"外其它所有位數的相加和的低4位。"ID號獲取命令"是在初始化時實現的，根據協(xié)議只會由一個從機響應該命令，發(fā)回其ID值，發(fā)回的數據格式為01014位的ID號獲取命令7位保留3位的保留16位的ID號4位的CRC檢驗除了16位的ID號其它的數據位和"ID號獲取命令"一樣。(2)"寫寄存器命令"(針對性)01014位的命令號3位的從機號4位的寄存器編號19位的寄存器數據4位的CRC檢驗4位的命令號是"0011"，3位的從機號和4位的寄存器編號用來確定是寫哪個從機的哪個寄存器。16位的數據是要寫到寄存器的數據。(3)"讀寄存器命令"(針對性)01014位的命令號3位的從機號4位的寄存器編號19位的保留4位的CRC檢驗4位的命令號是"0011",3位的從機號和4位的寄存器編號用來確定是讀哪個從機的哪個寄存器。從機收到"讀寄存器命令"后發(fā)回其寄存器值，回來的數據是01014位的命令號3位的從機號4位的寄存器編號19位的寄存器數據4位的CRC檢驗除了19位的數據其它的數據位和"讀寄存器命令"一樣。3、系統(tǒng)工作時序系統(tǒng)啟動時必須先進行初始化。加電以后，主機重啟所有從機，重啟后主機和所有從機都在監(jiān)測REQ1的狀態(tài)。主機發(fā)出"從機號全部競爭命令"后一個總線時鐘周期各個從機開始計數，計到和自己的ID號一致時中止，第一個中止的處理器通過REQ1向主機發(fā)處請求信號(l個總線時鐘周期寬度的低電平脈沖)，其它從機收到該請求后清0計數器，等待主機命令。主機收到REQ1信號后通過SREIAL腳向該從機發(fā)出串行命令"ID號獲取命令"，該收到命令后從機通過SERIAL腳將自己的16位ID號串行發(fā)送給主機。得到第一個的ID號后，主機重啟所有從機，重啟后主機繼續(xù)發(fā)出"從機號部分競爭命令"，讓剩余從機繼續(xù)計數爭奪優(yōu)先向主機發(fā)送自己ID號的權力。這樣持續(xù)循環(huán)發(fā)出"從機號部分競爭命令"，主機就可以獲得所有從機的ID號。如果長時間(l秒)主機的REQ1沒有收到脈沖，主機就認為所有從機的ID號都獲取了，獲取ID號的過程結束。ID號獲取以后，主機根據ID號獲取的順序分別為各個ID分配編號，主機自身分配0編號，第一個獲得的ID號分配1編號，然后依次分配2、3、4(如果有從機的話)。然后主機便開始配置各個從機的寄存器。首先通過"寫ID寄存器配置命令"依次配置所有從機的ID0、ID1、ID2、ID3、ID4這5個ID寄存器，ID0存放從機號為0的從機(主機從機)的ID、ID1存放從機1的ID、ID2存放從機2的ID、ID3存放從機3的ID、ID4存放從機4的ID。如果沒有5個從機，則對應ID寄存器配置為0表示沒有該從機。各個從機根據這5個ID寄存器作為ID號和從機號的轉換，依據從機號進行通訊。12在重啟后各個從機讀取其配置ROM來配置其8個通道寄存器，通道寄存器配置會在ID寄存器配置之前完成。ID寄存器與通道寄存器配置好后，各個從機根據5個配置寄存器來判斷主機分配給自己的從機編號，確定從機編號后便占用與從機編號相對應的REQ腳和DEVSEL腳。主機通過發(fā)出"讀寄存器命令"讀取各個從機的狀態(tài)寄存器的RDY位來判斷各個從機是否準備好了，如果都準備好了則系統(tǒng)轉入正常工作狀態(tài)。如果還沒有，則主機重新配置所有從機的ID寄存器，然后再讀取RDY位，如果還不行則重新發(fā)出"從機號全部競爭命令"重新競爭從機號。全部配置好后主機發(fā)出"總線啟動命令"，轉入正常工作狀態(tài)。系統(tǒng)進入正常工作狀態(tài)后，正常工作狀態(tài)主要由空閑、申請、仲裁、數據通訊、通訊結束幾個狀態(tài)組成。在空閑時主機只發(fā)"IDLE命令"。每個通道都必須配備存儲器(雙口RAM或FIFO)充當數據緩沖區(qū)，各個圖像處理器與其自身的總線模塊交換數據就是通過讀寫總線模塊內的緩沖區(qū)實現的。各個圖像處理器將需要傳輸的數據寫到發(fā)送通道的數據緩沖區(qū)，數據緩沖區(qū)采用乒乓結構，寫滿一個緩沖區(qū)，總線模塊會觸數據傳輸請求，將這些數據發(fā)送到指定通道，同時切換出空的數據緩沖區(qū)供處理器繼續(xù)寫入數據，如此往復。接收通道的緩沖區(qū)也采用乒乓結構，空的緩沖區(qū)預留接收其它通道數據，滿了后切換，用另一個空的繼續(xù)接收，同時將滿的交給圖像處理器供讀出數據，如此往復。當有從機想發(fā)送數據時，通過分配給自己的REQ信號向主機發(fā)出申請。主機響應申請向提出申請的從機發(fā)出"REQ響應命令"，"REQ響應命令"后一個時鐘周期該從機通過0八1八[31..0]數據腳發(fā)出32位并行信息數據16位的保留IO位的數據個數3位的發(fā)送端從機號3位的發(fā)送端通道號其它從機根據3位的發(fā)送端從機號和3位的發(fā)送端通道號判斷是否要接收此通道的數據。如果要接收則根據IO位的數據個數(32位為一個基本單位)則判斷自己是否有足夠的RAM空間存放這些數據。如有則做好接收數據的準備，如沒有則在下一個總線時鐘周期將NRDY腳拉低，以通知主機接收端未準備好。發(fā)送通道只能為一個，接收通道可以為多個。多個接收通道只要有一個未準備好，則主機在第4個時鐘周期向13提出REQ申請的從機發(fā)出"REQ無效命令"，然后主機繼續(xù)響應其它申請。收至ij"REQ無效命令"的從機lus后才可繼續(xù)發(fā)出申請。如各個接收端都準備好了，第4個時鐘周期主機發(fā)出"數據傳輸開始命令"，在第5個時鐘周期開始數據傳輸，數據傳輸過程中主機不響應任何REQ請求(但其它從機可以照樣提出申請)。當數據傳輸完后數據發(fā)送從機將END^腳拉低通知主機和其它從機數據傳送結束,在END^腳拉低的同時，發(fā)送方發(fā)出32位的CRC校驗碼(所有傳輸的32位數據相加和的低32位)，接收方通過效驗碼判斷接受的數據是否正確，如不正確則在END^腳拉低的下一個時鐘周期拉低ERR^腳，主機和發(fā)送方如果通過ERR腳得知有錯誤后主機重發(fā)"REQ響應命令"，"REQ響應命令"后一個時鐘周期發(fā)送方通過0八丁八[31...0]數據腳發(fā)出重新發(fā)出剛才的32位并行信息數據，然后重發(fā)數據。從機中擁有數據備份，重發(fā)時將備份數據發(fā)出即可。4、電氣規(guī)范Vcc(SupplyVoltage):3.03.6VVih(InputHighVoltage):0.5VCCVCC+0.5Vii(InputLowVoltage):-0.50.3VccVoh(OutputHighVoltageIout=-500mA):>=0.9VccVol(OutputLowVoltageIout=1500mA):<=0.1VccIi(Inputpinleakagecurrent):<=10mAIoz(Tri-statedI/Opinleakagecurrent):<=10mA5、機械規(guī)范以"針"和"L"形式層疊連接，總線模塊之間總線的連接是通過上層的針和下層的孔相互咬合的自我堆棧式相連，這種層疊封裝有極好的抗震性。這種方式中模塊被用作全兼容的總線底板，每個模板不需要背板或插槽，相互層疊而成，每個模塊間留出0.7英寸的間距。具體的結構尺寸可按用戶實際需要設計。權利要求1.一種圖像處理器群接口總線，其特征在于該接口總線包含主機和從機，主機同時也是其本身的從機；所述的主機和從機中分別設置總線命令、總線請求、從機選擇、IO數據、串行通訊、數據包結束、從機準備、從機重啟、數據錯誤和總線時鐘管腳，這些管腳為主機和所有從機共享，統(tǒng)一構成了圖像處理器接口群總線；所有的總線操作同步于總線時鐘，總線時鐘由主機提供；主機通過總線命令管腳向從機發(fā)出不同命令，從而控制從機；需要發(fā)送數據的從機相互競爭，通過總線請求管腳向主機申請總線控制權，主機響應各從機的申請，并將總線控制權交給優(yōu)先級最高的從機；獲得總線控制權的從機便可通過并行的IO數據管腳將數據傳輸給其它需接收該數據的從機；數據的傳輸采用通道方式，一個通道即是一個FIFO，數據在兩個從機間的傳輸的實質就是兩個從機的通道通過總線時鐘、IO數據管腳、總線命令等管腳在物理上實現對連；數據是打包的，包頭包含數據長度、從機號、通道號，包尾包含效驗碼；從機號、通道號用于確定哪些從機的哪些通道需要實現物理上的連接，而所有從機中各個通道都是依據該信息判斷是否要接收數據；當傳輸的數據個數達到包頭所定義長度并且效驗正確后，擁有總線控制權的從機放棄總線，并開始新一輪的總線競爭；如效驗有誤主機會發(fā)送命令要求重發(fā)，同時從機中擁有數據備份，將備份數據重新發(fā)出。2、根據權利要求1所述的圖像處理器群接口總線，其特征在于每個處理器包含1~8個通道，每個通道都編程為輸入或輸出，一個輸出通道對應多個輸入通道，但一個輸入通道只接收一個輸出通道的數據。3、根據權利要求1所述的圖像處理器群接口總線，其特征在于每個通道都必須配備存儲器，用于充當數據緩沖區(qū)。4、根據權利要求1所述的圖像處理器群接口總線，其特征在于各個處理器之間采用針和孔形式層疊連接方式，即通過上層的針和下層的孔相互咬合的自我堆棧式相連。5、根據權利要求l所述的圖像處理器群接口總線，其特征在于總線命令管腳包含CMD1、CMD2、CMD3、CMD4;從機選擇管腳包含DEVSEL1、DEVSEL2、DEVSEL3、DEVSEL4;總線請求管腳包含REQ1#、REQ2#、REQ3#、REQ4#;10數據管腳包含32位數據。6、根據權利要求l所述的圖像處理器群接口總線，其特征在于主機和從機都包含ID寄存器、通道寄存器和狀態(tài)寄存器；ID寄存器、通道寄存器用于數據包的快速尋址，狀態(tài)寄存器用于控制數據包的傳輸。7、根據權利要求l所述的圖像處理器群接口總線，其特征在于主機通過總線命令管腳控制從機，包含從機號部分競爭命令、總線啟動命令、REQ響應命令、REQ無效命令、從機號全部競爭命令、數據傳輸開始命令。8、根據權利要求l所述的圖像處理器群接口總線，其特征在于系統(tǒng)啟動時，主機和從機通過SERIAL管腳實現串行通訊的來行初始配置，所有的串行數據傳輸都是38位的，以"0101"作為頭標識；串行數據傳輸是主機和從機通過SERIAL腳完成的;SERIAL腳無數據時為高電平；出現第一個0后便認為有數據到來，串行通訊是同步的，時鐘使用系統(tǒng)時鐘。全文摘要本發(fā)明公開了一種圖像處理器群接口總線。該接口總線包含主機和從機，并通過圖像處理器內的可編程邏輯器件實現；所述的主機和從機中分別設置總線命令、總線請求、從機選擇、IO數據線、串行通訊、數據包結束、從機準備、從機重啟、數據錯誤和總線時鐘的管腳；該主機通過總線命令、從機選擇、串行通訊等控制從機；該接口總線工作于中斷模式；所述的IO數據線采用并行同步傳輸方式，且為多個處理器共享；在各個處理器之間以通道方式實現數據包的傳輸，該數據包的長度可變，包頭包含從機號和通道號，依據從機號和通道號實現數據包的快速尋址。本發(fā)明能使多個圖像處理器協(xié)同工作，實現多處理器間的各種數據和命令的高速傳送，進一步提高圖像處理的效率。文檔編號G06F13/42GK101261613SQ200710020540公開日2008年9月10日申請日期2007年3月9日優(yōu)先權日2007年3月9日發(fā)明者于雪蓮,屈惠明,管志強,胡永生,錢惟賢,錢陳,隋修寶,顧國華申請人:南京理工大學