專利名稱：一種多媒體卡的數據讀寫控制方法及裝置的制作方法
技術領域：
本發(fā)明屬于數據存儲領域，尤其涉及一種多媒體卡的數據讀寫控制方法及裝置。
背景技術：
多媒體卡的容量越來越大，接口非常簡單，存取速度又不斷地提高(現有的多媒體卡最高速度可達410兆比特/每秒)，因此多媒體卡成為了目前數碼產品中使用頻率最高的外接存儲設備之一。不論是數碼相機、手機、還是mp3等數碼產品都在大量使用該存儲設備。正因為多媒體卡在使用上的普及性，多媒體卡的讀寫控制裝置的設計就顯得非常重要。
目前的大部分多媒體卡的讀寫控制裝置通過一條數據總線與中央處理器(CPU)連接，與中央處理器進行數據交換。因為有很多其它的模塊和多媒體卡的讀寫控制裝置一起同時掛在這條數據總線上，并且分時使用總線。因此，在寫卡操作過程中，一旦中央處理器送給多媒體卡的讀寫控制裝置的數據速度低于多媒體卡的讀/寫控制裝置的寫卡速度，多媒體卡(Multimedia Card)就會把錯誤的數據寫進卡內，而在讀卡的過程中，一旦中央處理器從多媒體卡的讀寫控制裝置讀走數據的速度低于多媒體卡的讀寫控制裝置從卡上讀取數據的速度，就會造成數據的丟失?，F在已有的解決方法都采用降低讀/寫卡邏輯電路(Read/Write Card Logic Circuit)的讀/寫卡速度來達到上述兩個速度間的平衡，這樣實際上是通過犧牲高速卡的“高速”性能，來保證讀卡時不丟失數據，寫卡時不會誤寫入。

發(fā)明內容
本發(fā)明實施例的目的在于提供一種多媒體卡的數據讀寫控制方法及裝置，旨在解決現有的多媒體卡的讀寫控制裝置容易丟失數據或誤寫入的問題。
本發(fā)明實施例是這樣實現的，一種多媒體卡的數據讀寫控制方法，所述方法包括以下步驟緩存器，用于根據CPU的數據傳輸狀態(tài)，產生讀/寫時鐘控制信號；以及時鐘信號控制器，用于根據所述讀/寫時鐘控制信號向所述讀/寫卡邏輯電路以及多媒體卡發(fā)出讀時鐘信號或者寫時鐘信號，觸發(fā)數據讀/寫操作。
本發(fā)明實施例的另一目的在于提供一種多媒體卡的讀寫控制裝置，所述裝置包括讀/寫卡邏輯電路，所述讀/寫卡邏輯電路與多媒體卡連接，對多媒體卡進行讀/寫操作，所述裝置進一步包括緩存器，用于根據CPU的數據傳輸狀態(tài)，產生讀/寫時鐘控制信號；以及時鐘信號控制器，用于根據所述讀/寫時鐘控制信號發(fā)出讀時鐘信號或者寫時鐘信號，觸發(fā)數據讀/寫操作。
本發(fā)明的多媒體卡的讀寫控制方法與現有技術相比，有益效果在于本發(fā)明的多媒體卡的讀寫控制方法根據CPU的數據傳輸狀態(tài)產生讀/寫時鐘控制信號，控制是否發(fā)送讀/寫時鐘信號進行數據讀/寫操作，解決現有的多媒體卡的讀寫控制裝置進行讀/寫操作時容易丟失數據或誤寫入的問題。


圖1是本發(fā)明實施例的多媒體卡的讀寫控制方法示意圖。
圖2是本發(fā)明實施例的多媒體卡的寫卡狀態(tài)變化示意圖。
圖3是本發(fā)明實施例的多媒體卡的讀卡狀態(tài)變化示意圖。
圖4是本發(fā)明實施例提供的多媒體卡的讀寫控制裝置示意圖。
圖5是本發(fā)明另一種實施例的多媒體卡的讀寫控制裝置示意圖。
具體實施例方式
為了使本發(fā)明的目的、技術方案及優(yōu)點更加清楚明白，以下結合附圖及實施例，對本發(fā)明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
本發(fā)明實施例的多媒體卡的讀寫控制裝置根據CPU的數據傳輸狀態(tài)，產生讀/寫時鐘控制信號傳輸給時鐘信號控制器，使時鐘信號控制器根據所述讀/寫時鐘控制信號發(fā)出讀時鐘信號或者寫時鐘信號，觸發(fā)數據讀/寫操作。
如圖1所示，本發(fā)明實施例的多媒體卡的讀寫控制方法，包括以下步驟步驟S101，根據CPU的數據傳輸狀態(tài)，產生讀/寫時鐘控制信號。
當收到CPU送來的數據時，發(fā)出寫時鐘控制信號，控制發(fā)出寫時鐘信號；當CPU將數據讀走時，發(fā)出讀時鐘控制信號，控制發(fā)出讀時鐘信號。
步驟S102，根據所述讀/寫時鐘控制信號發(fā)出讀時鐘信號或者寫時鐘信號，觸發(fā)數據讀/寫操作。
根據所述讀/寫時鐘控制信號發(fā)出讀/寫時鐘信號時，接收讀/寫時鐘控制信號，選擇輸出相應的讀時鐘控制信號或者寫時鐘控制信號，并根據收到的讀時鐘控制信號或者寫時鐘控制信號，選擇相應的讀時鐘信號或者寫時鐘信號發(fā)送給讀/寫卡邏輯電路和多媒體卡，觸發(fā)數據讀/寫操作。
在具體實施中根據所述讀/寫時鐘控制信號發(fā)出讀/寫時鐘信號的步驟還可以采用以下方式實現接收讀/寫時鐘控制信號，選擇輸出相應的讀時鐘控制信號或者寫時鐘控制信號；根據收到的讀時鐘控制信號或者寫時鐘控制信號，產生讀時鐘信號或者寫時鐘信號發(fā)送給讀/寫卡邏輯電路和多媒體卡，觸發(fā)數據讀/寫操作。
如圖2所示，當寫卡時，未收到CPU送來的數據時，從寫數據的狀態(tài)跳轉到等待數據的狀態(tài)，暫停發(fā)出讀/寫時鐘信號，暫停寫操作；當收到CPU送來的數據時，從等待數據的狀態(tài)跳到寫數據狀態(tài)，重新發(fā)送讀/寫時鐘信號，進行寫操作。
如圖3所示，當讀卡時，當CPU未將數據讀走時，從讀數據的狀態(tài)跳轉到等待讀走數據的狀態(tài)，暫停發(fā)送讀時鐘信號，暫停讀操作；當CPU將數據讀走時，從等待讀走數據的狀態(tài)跳到讀數據狀態(tài)，重新發(fā)送讀時鐘信號，繼續(xù)讀操作。
多媒體卡的讀寫控制裝置檢測其內部緩存器的狀態(tài)，即根據CPU的數據傳輸狀態(tài)可以判斷是否得到數據總線的使用權。CPU讀走數據或傳輸數據給緩存器意味著多媒體卡的讀寫控制裝置得到數據總線的使用權，此時發(fā)出讀時鐘信號或寫時鐘信號，觸發(fā)數據讀/寫操作，避免未得到數據總線的使用權時進行讀/寫操作，從而誤寫入或數據丟失的問題。
如圖4所示，本發(fā)明實施例的多媒體卡的讀寫控制裝置20與電子產品中的CPU10及插入到電子產品中的多媒體卡30連接。多媒體卡的讀寫控制裝置20包括緩存器(Data Buffer)201、時鐘信號控制器202及讀/寫卡邏輯電路203。
緩存器201通過緩存為空(Buffer Empty)及緩存已滿(Buffer Full)兩個信號傳輸線與時鐘信號控制器202連接，根據CPU的數據傳輸狀態(tài)，產生讀/寫時鐘控制信號。讀卡時通過Buffer Full信號傳輸線傳輸讀時鐘控制信號；寫卡時通過Buffer Empty信號傳輸線傳輸寫時鐘控制信號。
時鐘信號控制器202根據緩存器201傳輸的讀/寫時鐘控制信號發(fā)出讀時鐘信號或者寫時鐘信號傳輸給讀/寫卡邏輯電路203及多媒體卡30，觸發(fā)數據讀/寫操作。
時鐘信號控制器202包括時鐘信號發(fā)生器(Clock Generator)2021、多路選擇器(mux)2022、時鐘信號控制開關(mask)2023及2024。多路選擇器2022接收緩存器201產生的讀/寫時鐘控制信號，選擇輸出相應的讀時鐘控制信號或者寫時鐘控制信號給時鐘信號控制開關2023及2024。當，進行讀操作時輸出讀時鐘控制信號；當，進行寫操作時輸出寫時鐘控制信號。時鐘信號控制開關2023及2024接收多路選擇器2022輸出的讀時鐘控制信號或者寫時鐘控制信號后選擇時鐘信號發(fā)生器2021產生的讀時鐘信號或寫時鐘信號發(fā)送給讀/寫卡邏輯電路203和多媒體卡30。
當寫卡時，CPU10傳輸數據給緩存器201時，緩存器201發(fā)送寫時鐘控制信號(即Buffer Empty為無效的信息)給多路選擇器2022，多路選擇器2022控制時鐘信號控制開關2023及2024將時鐘信號發(fā)生器2021產生的寫時鐘信號發(fā)送到讀/寫卡邏輯電路203及多媒體卡30。CPU10未傳輸數據給緩存器201時，緩存器201不發(fā)送寫時鐘控制信號給多路選擇器2022，控制時鐘信號控制開關2023及2024停止發(fā)送寫時鐘信號。
當讀卡時，CPU10取走數據時，緩存器201發(fā)送讀時鐘控制信號(即BufferFull無效的信息)給多路選擇器2022，多路選擇器2022控制控制開關2023及2024將時鐘信號發(fā)生器2021產生的讀時鐘信號發(fā)送到讀/寫卡邏輯電路203及多媒體卡30。CPU10未取走數據時，緩存器201未發(fā)送寫時鐘控制信號給多路選擇器2022，時鐘信號控制開關2023及2024停止發(fā)送時鐘信號。
本發(fā)明實施例的時鐘信號控制器202還可以采用如圖5所示的多路選擇器2022及時鐘信號發(fā)生器2021。本實施例中多路選擇器2022，用于接收緩存器產生的讀/寫時鐘控制信號，選擇輸出相應的讀時鐘控制信號或者寫時鐘控制信號，即與上述實施例中的多路選擇器相同。時鐘信號發(fā)生器2021根據多路選擇器2021輸出的讀時鐘控制信號或者寫時鐘控制信號產生讀時鐘信號或者寫時鐘信號后發(fā)送給讀/寫卡邏輯電路203和多媒體卡30。
采用本發(fā)明的多媒體卡的讀寫控制裝置時，將讀/寫卡邏輯電路讀/寫卡的速度在多媒體卡的標準允許的范圍內盡可能調高，此時CPU與多媒體卡的讀寫控制裝置之間的數據交換速度可以跟上讀/寫卡的速度時，讀/寫卡的速度很快，且不會發(fā)生數據交換錯誤。并，讀/寫過程中，時鐘信號控制器檢測緩存器的存儲狀態(tài)，判斷數據總線是否被其他模塊長時間使用，時鐘信號控制器一旦檢測到總線被其他模塊長時間使用時不發(fā)送時鐘信號，讀/寫卡邏輯電路無法得到總線的使用權，緩存器不發(fā)送讀/寫時鐘控制信號，暫停讀/寫操作，等得到總線的使用權后緩存器發(fā)送讀/寫時鐘控制信號，繼續(xù)進行讀/寫操作，使CPU與多媒體卡的讀寫控制裝置的數據傳輸速度與多媒體卡的讀寫控制裝置與多媒體卡之間的讀/寫速度自適應，解決數據丟失或誤寫入的問題。
以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發(fā)明的保護范圍之內。
權利要求
1.一種多媒體卡的讀寫控制方法，其特征在于，所述方法包括以下步驟根據CPU的數據傳輸狀態(tài)，產生讀/寫時鐘控制信號；根據所述讀/寫時鐘控制信號發(fā)出讀時鐘信號或者寫時鐘信號，觸發(fā)數據讀/寫操作。
2.如權利要求1所述的多媒體卡的讀寫控制方法，其特征在于，所述根據CPU的數據傳輸狀態(tài)，產生讀/寫時鐘控制信號的步驟具體為當收到CPU送來的數據時，發(fā)出寫時鐘控制信號，控制發(fā)出寫時鐘信號；當CPU將數據讀走時，發(fā)出讀時鐘控制信號，控制發(fā)出讀時鐘信號。
3.如權利要求1或2所述的多媒體卡的讀寫控制方法，其特征在于，所述根據讀/寫時鐘控制信號發(fā)出讀/寫時鐘信號的步驟具體為接收讀/寫時鐘控制信號，選擇輸出相應的讀時鐘控制信號或者寫時鐘控制信號；根據收到的讀時鐘控制信號或者寫時鐘控制信號，選擇相應的讀時鐘信號或者寫時鐘信號進行發(fā)送，觸發(fā)數據讀/寫操作。
4.如權利要求1或2所述的多媒體卡的讀寫控制方法，其特征在于，所述根據所述讀/寫時鐘控制信號發(fā)出讀/寫時鐘信號的步驟具體為接收讀/寫時鐘控制信號，選擇輸出相應的讀時鐘控制信號或者寫時鐘控制信號；根據收到的讀時鐘控制信號或者寫時鐘控制信號，產生讀時鐘信號或者寫時鐘信號進行發(fā)送，觸發(fā)數據讀/寫操作。
5.一種多媒體卡的讀寫控制裝置，包括讀/寫卡邏輯電路，所述讀/寫卡邏輯電路與多媒體卡連接，對多媒體卡進行讀/寫操作，其特征在于，所述裝置進一步包括緩存器，用于根據CPU的數據傳輸狀態(tài)，產生讀/寫時鐘控制信號；以及時鐘信號控制器，用于根據所述讀/寫時鐘控制信號向所述讀/寫卡邏輯電路以及多媒體卡發(fā)出讀時鐘信號或者寫時鐘信號，觸發(fā)數據讀/寫操作。
6.如權利要求5所述的多媒體卡的讀寫控制裝置，其特征在于，所述緩存器收到CPU送來的數據時，向所述時鐘信號控制器發(fā)出寫時鐘控制信號，控制時鐘信號控制器發(fā)出寫時鐘信號，在CPU將數據讀走時，所述緩存器向時鐘信號控制器發(fā)出讀時鐘控制信號，控制時鐘信號控制器發(fā)出讀時鐘信號。
7.如權利要求5或6所述的多媒體卡的讀寫控制裝置，其特征在于，所述時鐘信號控制器進一步包括時鐘信號發(fā)生器，用于產生時鐘信號；多路選擇器，用于接收緩存器產生的讀/寫時鐘控制信號，選擇輸出相應的讀時鐘控制信號或者寫時鐘控制信號；以及時鐘信號控制開關，用于接收多路選擇器輸出的讀時鐘控制信號或者寫時鐘控制信號，選擇時鐘信號發(fā)生器產生的讀/寫時鐘信號發(fā)送給讀/寫卡邏輯電路和多媒體卡。
8.如權利要求5或6所述的多媒體卡的讀寫控制裝置，其特征在于，所述時鐘信號控制器進一步包括多路選擇器，用于接收緩存器產生的讀/寫時鐘控制信號，選擇輸出相應的讀時鐘控制信號或者寫時鐘控制信號；以及時鐘信號發(fā)生器，用于根據多路選擇器輸出的讀時鐘控制信號或者寫時鐘控制信號產生讀時鐘信號或者寫時鐘信號發(fā)送給讀/寫卡邏輯電路和多媒體卡。
全文摘要
本發(fā)明適用于數據存儲領域，提供了一種多媒體卡的讀寫控制裝置及其控制方法，所述方法包括以下步驟根據CPU的數據傳輸狀態(tài)，產生讀/寫時鐘控制信號；根據所述讀/寫時鐘控制信號發(fā)出讀時鐘信號或者寫時鐘信號，觸發(fā)數據讀/寫操作。本發(fā)明的多媒體卡的讀寫控制方法根據CPU的數據傳輸狀態(tài)產生讀/寫時鐘控制信號，控制是否發(fā)送讀/寫時鐘信號進行數據讀/寫操作，解決現有的多媒體卡的讀寫控制裝置進行讀/寫操作時容易丟失數據或誤寫入的問題。
文檔編號G06F3/08GK101030122SQ200710073319
公開日2007年9月5日 申請日期2007年2月12日 優(yōu)先權日2007年2月12日
發(fā)明者倪武學, 李立華, 徐懷懿 申請人:深圳安凱微電子技術有限公司