一種并行數(shù)據(jù)同步采集裝置的制造方法
【專利摘要】一種并行數(shù)據(jù)同步采集裝置，包括時(shí)鐘單元、至少兩個(gè)采集硬核和采集控制單元，所述時(shí)鐘單元的第一輸出端分別與所述至少兩個(gè)采集硬核的時(shí)鐘輸入端和所述采集控制單元的時(shí)鐘輸入端相連，所述至少兩個(gè)采集硬核的狀態(tài)反饋輸出端均與采集控制單元的采集狀態(tài)輸入端相連。本發(fā)明以同一時(shí)鐘源作為定時(shí)通過多個(gè)采集硬核實(shí)現(xiàn)數(shù)據(jù)的同步采集，做到了硬件級(jí)別的完全同步，保證了穩(wěn)定的采集時(shí)間，提高了數(shù)據(jù)同步性，從而提高了數(shù)據(jù)的傳輸效率和準(zhǔn)確性。
【專利說明】
一種并行數(shù)據(jù)同步采集裝置
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及一種并行數(shù)據(jù)同步采集裝置，屬于全雙工同步通信技術(shù)領(lǐng)域?！颈尘凹夹g(shù)】
[0002]在數(shù)據(jù)采集領(lǐng)域有多種用于采集的通訊協(xié)議，隨著科技的發(fā)展BISS (Bidirect1nal Synchronous Serial，雙向同步串行接口)-C協(xié)議以其開放性、便捷性、高速性以及穩(wěn)定性逐漸成為主流。目前在BISS-C協(xié)議采集板卡中，多數(shù)采用高速串行同步方案，即在一個(gè)定時(shí)周期內(nèi)對(duì)多個(gè)通道進(jìn)行順序采集，進(jìn)而得到相對(duì)同步數(shù)據(jù)?，F(xiàn)階段界定實(shí)時(shí)控制系統(tǒng)的周期為lms，采用高速串行同步方案的采集周期多為200ys，故在200ys內(nèi)需順序采集5個(gè)傳感器數(shù)據(jù)，由于每兩數(shù)據(jù)間存在著至少一個(gè)傳感器到板卡間的采集時(shí)差，故對(duì)于定時(shí)周期就是200沾的控制系統(tǒng)來說，采集數(shù)據(jù)占去了全部的時(shí)間，其無法進(jìn)行其他的工作，并且導(dǎo)致各通道采集的數(shù)據(jù)同步性差，進(jìn)而影響數(shù)據(jù)的傳輸效率和準(zhǔn)確性。
【發(fā)明內(nèi)容】

[0003]本發(fā)明提供了一種并行數(shù)據(jù)同步采集裝置，以解決現(xiàn)有的高速串行同步方案導(dǎo)致的數(shù)據(jù)同步性差的問題，為此本發(fā)明采用如下的技術(shù)方案:
[0004] —種并行數(shù)據(jù)同步采集裝置，包括時(shí)鐘單元、至少兩個(gè)采集硬核和采集控制單元， 所述時(shí)鐘單元的第一輸出端分別與所述至少兩個(gè)采集硬核的時(shí)鐘輸入端和所述采集控制單元的時(shí)鐘輸入端相連，所述至少兩個(gè)采集硬核的狀態(tài)反饋輸出端均與采集控制單元的采集狀態(tài)輸入端相連。
[0005]本發(fā)明所述的并行數(shù)據(jù)同步采集裝置以同一時(shí)鐘源作為定時(shí)通過多個(gè)采集硬核實(shí)現(xiàn)數(shù)據(jù)的同步采集，做到了硬件級(jí)別的完全同步，保證了穩(wěn)定的采集時(shí)間，提高了數(shù)據(jù)同步性，從而提高了數(shù)據(jù)的傳輸效率和準(zhǔn)確性?！靖綀D說明】
[0006]圖1為本發(fā)明實(shí)施例所述的一并行數(shù)據(jù)同步采集裝置的結(jié)構(gòu)示意圖；
[0007]圖2為本發(fā)明實(shí)施例所述的一并行數(shù)據(jù)同步采集裝置中一路BISS-C采集硬核的結(jié)構(gòu)示意圖；
[0008]圖3應(yīng)為各BISS-C采集硬核的協(xié)調(diào)、調(diào)度、控制單元結(jié)構(gòu)示意圖?！揪唧w實(shí)施方式】
[0009]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0010]本【具體實(shí)施方式】提供了一種并行數(shù)據(jù)同步采集裝置，如圖1所示，包括:
[0011]時(shí)鐘單元110、至少兩個(gè)采集硬核120和采集控制單元130,所述時(shí)鐘單元110的第一輸出端分別與所述至少兩個(gè)采集硬核120的時(shí)鐘輸入端和所述采集控制單元130的時(shí)鐘輸入端相連。控制單元130輸出控制信號(hào)給采集硬核120的輸入端，120反饋數(shù)據(jù)采集狀態(tài)給控制單元130。
[0012]具體地，時(shí)鐘單元110為通過時(shí)鐘發(fā)生器產(chǎn)生的基準(zhǔn)時(shí)鐘信號(hào)的單元，本發(fā)明實(shí)施例不對(duì)其具體型號(hào)進(jìn)行限定，只要可以輸出基準(zhǔn)時(shí)鐘信號(hào)即可。
[0013]進(jìn)一步地，采集硬核120為BISS-C(雙向同步串行接口)采集硬核，每路BISS-C采集硬核的結(jié)構(gòu)示意圖如圖2所示，每路BISS-C采集硬核分別包括同步接收信號(hào)的開始信號(hào)端口 start、時(shí)鐘輸入端melk、復(fù)位信號(hào)端口 rst、延遲時(shí)鐘信號(hào)端口 elk和busy信號(hào)輸出端 busy 〇
[0014]本【具體實(shí)施方式】還提供了一種并行數(shù)據(jù)同步采集控制裝置130,如圖3所示，包括: 五路采集硬核310、每路采集硬核的131187信號(hào)輸出端1311871、1311872、1311873、1311874和1311875，每路采集硬核的busy信號(hào)輸出端均為或非門320的輸入端，所述或非門320的輸出端snrdtrdy 與采集控制單元330的數(shù)據(jù)輸入端相連，其中采集控制單元330包括D觸發(fā)器3301、低電平觸發(fā)器3302和復(fù)位計(jì)時(shí)器3303,或非門320的輸出端與D觸發(fā)器3301的輸入端相連，D觸發(fā)器 3301的輸出端與PCIE(夕卜設(shè)部件快速互聯(lián)標(biāo)準(zhǔn)，Peripheral Component Interconnect Express)總線發(fā)送的采集信號(hào)端snrsen均為與門3304的輸入端，與門3304的輸出端與低電平觸發(fā)器3302的第一輸入端相連，低電平觸發(fā)器3302的輸出端與復(fù)位計(jì)時(shí)器3303的輸入端相連，復(fù)位計(jì)時(shí)器3303的輸出端與低電平觸發(fā)器3302的第二輸入端相連。D觸發(fā)器3301可以是兩個(gè)串聯(lián)的D觸發(fā)器。作為可選的，PCIE總線發(fā)送的采集信號(hào)是用戶程序根據(jù)系統(tǒng)需求或用戶要求發(fā)送給PCIE總線的。[〇〇15]如圖2所示的并行數(shù)據(jù)同步采集裝置的工作原理如下:[〇〇16]兩個(gè)D觸發(fā)器3301將busy信號(hào)輸出端進(jìn)行或非處理后的信號(hào)延遲兩個(gè)時(shí)鐘的觸發(fā)信號(hào)該觸發(fā)信號(hào)需與用戶程序發(fā)來的使能信號(hào)進(jìn)行與處理，故如果用戶程序發(fā)來的使能信號(hào)為0,則無論觸發(fā)信號(hào)是多少均無法觸發(fā)，如果用戶程序發(fā)來的使能信號(hào)為1，則低電平觸發(fā)器3302(inst23)控制權(quán)交由五路采集硬核310的busy信號(hào)進(jìn)行或非處理后延遲兩個(gè)時(shí)鐘的觸發(fā)信號(hào)來控制，當(dāng)五路采集硬核310的busy信號(hào)中有一路為1時(shí)，snrdtrdy信號(hào)就為0， 即進(jìn)入inst23的時(shí)鐘信號(hào)時(shí)鐘為0。其中，snrdtrdy信號(hào)是為了協(xié)調(diào)start信號(hào)，當(dāng)五路采集硬核310在采集過程中不發(fā)送start信號(hào)，當(dāng)五路采集硬核310進(jìn)入等待開始命令后，即全部 busy信號(hào)為0時(shí)，snrdtrdy輸出為1，才會(huì)發(fā)送start信號(hào)。[〇〇17]五路采集硬核310內(nèi)新的一次采集開始，首先SL0連續(xù)3個(gè)定時(shí)周期為高電平后，檢測start信號(hào)，如果start信號(hào)為1則進(jìn)行后續(xù)讀取操作，如果start信號(hào)為0則繼續(xù)等待 start命令，在等待start命令時(shí)的狀態(tài)為resetst狀態(tài)，在該狀態(tài)時(shí)busy信號(hào)輸出為0;離開該狀態(tài)輸出為1，即忙時(shí)為1，空閑時(shí)為0。[0〇18]當(dāng)五路采集硬核310的busy信號(hào)全部為0時(shí)，經(jīng)過或非處理后輸出信號(hào)snrdtrdy為 1，只要有一路處在忙的狀態(tài)其輸出就為〇,經(jīng)過兩個(gè)D觸發(fā)器3301后，跟snrsen信號(hào)進(jìn)行與處理；inst23檢測到輸入時(shí)鐘信號(hào)上升沿后輸出start信號(hào)為1，五路采集硬核310接收到 start信號(hào)為1后，同時(shí)開始進(jìn)行后續(xù)該周期的采集任務(wù)。其中，snrsen信號(hào)為用戶程序經(jīng)由 PCIE總線發(fā)送的開始采集信號(hào)，當(dāng)snrsen信號(hào)為1時(shí)表示正在采集，當(dāng)snrsen信號(hào)為0時(shí)后續(xù)采集回路沒有使能信號(hào)；Start信號(hào)是發(fā)送給五路采集硬核310的使能信號(hào)，復(fù)位計(jì)時(shí)器 3303( ipm_counter9)用來觸發(fā)inst23的復(fù)位信號(hào)，每次發(fā)出一個(gè)start信號(hào)后計(jì)數(shù)器開始計(jì)數(shù)。[〇〇19]inst23的CLRN信號(hào)為低電平觸發(fā)，所以Rst為0時(shí)將復(fù)位start變?yōu)?。[0〇2〇]當(dāng)ipm_counter9到達(dá)計(jì)時(shí)時(shí)間后兩個(gè)D觸發(fā)器3301復(fù)位，start信號(hào)變?yōu)?。如此循環(huán)進(jìn)行米集。[0021 ]當(dāng)五路采集硬核310全部進(jìn)入等待start狀態(tài)后經(jīng)過上述步驟同時(shí)獲得start信號(hào)，五路采集硬核310再以完全相同的方式，同樣的時(shí)鐘對(duì)數(shù)據(jù)進(jìn)行采集，這樣就實(shí)現(xiàn)了五路BISS信號(hào)采集硬件級(jí)同步。
[0022]圖3中的inst22、inst26、inst30、inst31和inst32均為保護(hù)性器件，例如，非門、或門等。
[0023]以上所述，僅為本發(fā)明較佳的【具體實(shí)施方式】，但本發(fā)明的保護(hù)范圍并不局限于此， 任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明實(shí)施例揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)該以權(quán)利要求的保護(hù)范圍為準(zhǔn)。
【主權(quán)項(xiàng)】
1.一種并行數(shù)據(jù)同步采集裝置，其特征在于，包括時(shí)鐘單元、至少兩路采集硬核和采集 控制單元，所述時(shí)鐘單元的第一輸出端分別與所述至少兩路采集硬核的時(shí)鐘輸入端和所述 采集控制單元的時(shí)鐘輸入端相連，所述至少兩個(gè)采集硬核的狀態(tài)反饋輸出端均與采集控制 單元的采集狀態(tài)輸入端相連。2.根據(jù)權(quán)利要求1所述的并行數(shù)據(jù)同步采集裝置，其特征在于，所述采集硬核為雙向同 步串行接口 BISS-C采集硬核，每路BISS-C采集硬核分別包括同步接收信號(hào)的開始信號(hào)端 口、復(fù)位信號(hào)端口和延遲時(shí)鐘信號(hào)端口。3.根據(jù)權(quán)利要求2所述的并行數(shù)據(jù)同步采集裝置，其特征在于，每路BISS-C采集硬核的 busy信號(hào)輸出端均與采集控制單元中的或非門的輸入端相連。4.根據(jù)權(quán)利要求3所述的并行數(shù)據(jù)同步采集裝置，其特征在于，所述采集控制單元包括 D觸發(fā)器、低電平觸發(fā)器和復(fù)位計(jì)時(shí)器，或非門的輸出端與D觸發(fā)器的輸入端相連，D觸發(fā)器 的輸出端與外設(shè)部件快速互聯(lián)標(biāo)準(zhǔn)PCIE總線發(fā)送的采集信號(hào)端均為與門的輸入端，與門的 輸出端與低電平觸發(fā)器的第一輸入端相連，低電平觸發(fā)器的輸出端與復(fù)位計(jì)時(shí)器的輸入端 相連，復(fù)位計(jì)時(shí)器的輸出端與低電平觸發(fā)器的第二輸入端相連。5.根據(jù)權(quán)利要求4所述的并行數(shù)據(jù)同步采集裝置，其特征在于，所述D觸發(fā)器是兩個(gè)串 聯(lián)的D觸發(fā)器。
【文檔編號(hào)】H04J3/06GK106027192SQ201610480296
【公開日】2016年10月12日
【申請(qǐng)日】2016年6月27日
【發(fā)明人】董彥良, 張卯瑞
【申請(qǐng)人】哈爾濱明快機(jī)電科技有限公司