專利名稱：先進高性能系統(tǒng)總線連接裝置及先進高性能系統(tǒng)總線裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種AMBA(先進微控制器總線架構(gòu))協(xié)議的AHB(先進高性能系統(tǒng)總線)，特別是一種先進高性能系統(tǒng)總線連接裝置及先進高性能系統(tǒng)總線裝置。
背景技術(shù)：
在復雜的計算機系統(tǒng)中，多個處理器和各種外圍設(shè)備可以用于在集成芯片之間或在集成芯片和外部設(shè)備之間交換數(shù)據(jù)。一些計算機系統(tǒng)使用各種、獨立的總線來傳送數(shù)據(jù)。
標準AMBA接口可以包括兩個主總線，即先進高性能系統(tǒng)總線AHB和先進外圍總線APB。在由ARM公司研發(fā)的AMBA總線規(guī)格中，定義了如先進高性能系統(tǒng)總線、先進系統(tǒng)總線、先進外圍總線等不同拓樸的總線。其中，先進高性能系統(tǒng)總線AHB為廣泛用于需要高性能的嵌入微處理器系統(tǒng)的總線拓樸。
如圖1所示，為ARM公司提出的AHB連接裝置的結(jié)構(gòu)示意圖，圖1所示的這種AHB連接裝置雖然效率很高，但是由于AHB主器件(Master)與AHB從器件(Slave)之間的信號直接傳輸，造成AHB主器件(Master)與AHB從器件(Slave)的時序(timing)關(guān)系具有關(guān)聯(lián)性，影響了總線頻率，實現(xiàn)的總線頻率不高。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種先進高性能系統(tǒng)總線連接裝置及先進高性能系統(tǒng)總線裝置，提高先進高性能系統(tǒng)總線頻率。
為了實現(xiàn)上述目的，本發(fā)明提供了一種先進高性能系統(tǒng)總線連接裝置，包括先進高性能系統(tǒng)總線AHB主器件控制模塊、AHB請求仲裁模塊和AHB從器件控制模塊，其中所述AHB主器件控制模塊包括至少2組前后設(shè)置的第一寄存器，每組第一寄存器用于接收并鎖存輸入信號；所述AHB從器件控制模塊包括至少一組第二寄存器，第二寄存器用于鎖存輸入及輸出信號；所述AHB主器件控制模塊、AHB請求仲裁模塊和所述AHB從器件控制模塊之間通過第一寄存器和第二寄存器實現(xiàn)交互。
上述的先進高性能系統(tǒng)總線連接裝置，其中，所述第一寄存器為2組或3組。
上述的先進高性能系統(tǒng)總線連接裝置，其中，所述AHB請求仲裁器模塊會按照配置進行仲裁，或按照請求的時間發(fā)生順序進行仲裁。
上述的先進高性能系統(tǒng)總線連接裝置，其中，所述AHB主器件控制模塊在所述第一寄存器被寫滿時控制下拉主器件返回傳送就緒信號。
上述的先進高性能系統(tǒng)總線連接裝置，其中，所述AHB主器件控制模塊還用于將傳送就緒信號下拉，在數(shù)據(jù)操作真正完成之后將傳送就緒信號上拉。
上述的先進高性能系統(tǒng)總線連接裝置，其中，所述AHB主器件控制模塊在突發(fā)類型信號為單一模式SINGLE時將傳送就緒信號下拉，在數(shù)據(jù)操作真正完成之后將傳送就緒信號上拉。
為了更好的實現(xiàn)上述目的，本發(fā)明還提供了一種先進高性能系統(tǒng)總線裝置，包括先進高性能系統(tǒng)總線連接裝置，所述先進高性能系統(tǒng)總線連接裝置包括先進高性能系統(tǒng)總線AHB主器件控制模塊、AHB請求仲裁模塊和AHB從器件控制模塊，其中所述AHB主器件控制模塊包括至少2組前后設(shè)置的第一寄存器，每組第一寄存器用于接收并鎖存輸入信號；所述AHB從器件控制模塊包括至少一組第二寄存器，第二寄存器用于鎖存輸入及輸出信號；所述AHB主器件控制模塊、AHB請求仲裁模塊和所述AHB從器件控制模塊之間通過第一寄存器和第二寄存器實現(xiàn)交互。
上述的先進高性能系統(tǒng)總線裝置，其中，所述第一寄存器為2組或3組。
上述的先進高性能系統(tǒng)總線裝置，其中，所述AHB請求仲裁器模塊會按照配置進行仲裁，或按照請求的時間發(fā)生順序進行仲裁。
上述的先進高性能系統(tǒng)總線裝置，其中，所述AHB主器件控制模塊在所述第一寄存器被寫滿時控制下拉主器件返回傳送就緒信號。
上述的先進高性能系統(tǒng)總線裝置，其中，所述AHB主器件控制模塊還用于將傳送就緒信號下拉，在數(shù)據(jù)操作真正完成之后將傳送就緒信號上拉。
上述的先進高性能系統(tǒng)總線裝置，其中，所述AHB主器件控制模塊在突發(fā)類型信號為單一模式SINGLE時將傳送就緒信號下拉，在數(shù)據(jù)操作真正完成之后將傳送就緒信號上拉。
本發(fā)明具有以下的有益效果通過采用流水線方式(寄存器實現(xiàn))，切斷AHB主器件的所有信號與AHB從器件的直接聯(lián)系，使得兩邊的時序(timing)關(guān)系相對獨立，系統(tǒng)總線頻率得以提升；由于采用流水線方式，在AHB主器件控制模塊還沒有與AHB從器件控制模塊對接的時候，所有AHB主器件都可以開始寫數(shù)據(jù)的操作，甚至可以完成整個數(shù)據(jù)操作，有效提高了處理效率。


圖1為ARM公司提出的AHB連接裝置的結(jié)構(gòu)示意圖；圖2為本發(fā)明的先進高性能系統(tǒng)總線連接裝置的結(jié)構(gòu)示意圖；圖3為本發(fā)明的第一實施例的AHB主器件控制模塊和從器件控制模塊的結(jié)構(gòu)示意圖；圖4為二級流水線時的信號處理時序示意圖；圖5為三級流水線時的信號處理時序示意圖；圖6為Hburst＝SINGLE時不使能寫緩沖控制的信號操作時序示意圖；圖7為所有類型不使能寫緩沖控制的信號操作時序示意圖。
具體實施例方式
為了更好的理解本發(fā)明，在此先對本發(fā)明中所涉及到的信號進行說明。
寫數(shù)據(jù)HWDATA，要存儲在由主器件指定的從器件中的數(shù)據(jù)；讀數(shù)據(jù)HRDATA，從由主器件指定的從器件中讀出的數(shù)據(jù)；系統(tǒng)時鐘HCLK，系統(tǒng)時鐘；總線占用許可信號HMASTER，把總線占用許可授予其中的一個主器件；地址總線信號HADDR，代表由主器件指定的從器件的存儲位置的地址；傳送類型信號HTRANS，代表要被傳送的數(shù)據(jù)的類型；傳送方向信號HWRITE，當數(shù)據(jù)被寫入從器件時具有第二邏輯狀態(tài)，而當數(shù)據(jù)巧從從器件讀出時具有第一邏輯狀態(tài)；傳送大小信號HSIZE，正被傳送的數(shù)據(jù)的大??；突發(fā)類型信號HBURST，當前被傳送的信號是突發(fā)信號；保護控制信號HPROT，代表如操作代碼的取出或數(shù)據(jù)存取等附加信息；傳送就緒信號HREADY，當完成了數(shù)據(jù)的傳送時具有第二邏輯狀態(tài)，而當數(shù)據(jù)正在被傳送時具有第一邏輯狀態(tài)；傳送響應信號HRESP，代表數(shù)據(jù)傳送狀態(tài)上的附加信息，可分類為OK、錯誤、重試和分裂等。
主器件返回傳送就緒信號hready resp，主器件根據(jù)hready信號以及當時主器件忙閑狀態(tài)，返回傳送就緒信號，從器件必須以這個信號為數(shù)據(jù)操作的依據(jù)。
本發(fā)明的先進高性能系統(tǒng)總線連接裝置及先進高性能系統(tǒng)總線裝置，采用流水線方式(寄存器鎖存)，切斷AHB主器件的所有信號與AHB從器件的直接聯(lián)系，其中信號包括上面提到的信號，使得兩邊的時序(timing)關(guān)系相對獨立，系統(tǒng)總線頻率得以提升。
如圖2所示，本發(fā)明的先進高性能系統(tǒng)總線連接裝置包括互相連接的多個AHB主器件控制模塊、AHB請求仲裁模塊和AHB從器件控制模塊，其中AHB主器件控制模塊，用于以流水線方式(利用寄存器)接收并鎖存AHB主器件發(fā)過來的命令，并與AHB請求仲裁模塊交互、與AHB從器件控制模塊對接后通過信號實現(xiàn)數(shù)據(jù)的交互，在寫操作時把寫數(shù)據(jù)存在FIFO中，在讀操作時，把數(shù)據(jù)從FIFO內(nèi)取出；AHB請求仲裁模塊，用于記錄每個AHB主器件控制模塊發(fā)出的申請，并按配置要求進行仲裁后將仲裁結(jié)果發(fā)送給AHB從器件控制模塊；AHB從器件控制模塊，根據(jù)仲裁結(jié)果與相應的AHB主器件控制模塊對接，通過信號實現(xiàn)數(shù)據(jù)的交互，并使用寄存器鎖存輸出信號，在寫操作時把寫數(shù)據(jù)從FIFO中讀出，在讀操作時，把數(shù)據(jù)寫入FIFO中。
由于AHB主器件控制與AHB從器件控制之間沒有直接的時序關(guān)系，AHB主器件控制部分的操作是根據(jù)其看到的FIFO及流水線的狀態(tài)而定。
AHB請求仲裁器模塊運作在兩種模式下無時間一致性的配置模式，用戶可以配置每個AHB主器件控制模塊的優(yōu)先權(quán)，AHB請求仲裁器模塊會按照配置進行仲裁；時間一致性的配置模式，AHB請求仲裁器模塊記錄每個請求的時間發(fā)生順序，并按照時間順序進行仲裁。
AHB從器件控制模塊輸出的hready信號就是從AHB從器件輸入的hready resp，但是從器件hready resp與主器件的hready沒有組合邏輯上的直接相連，因此能處理速度高。
下面進一步以不同的例子對本發(fā)明進行進一步詳細的說明。
<第一實施例>
在本發(fā)明的第一實施例中，為兩級流水線。
如圖3所示，為本發(fā)明的第一實施例的AHB主器件控制模塊和從器件控制模塊的結(jié)構(gòu)示意圖，其中AHB主器件控制模塊包括前后設(shè)置的兩組寄存器，用于以流水線方式(利用寄存器)接收并鎖存AHB主器件發(fā)過來的命令，并在兩級流水都滿了的時候，會控制下拉h(huán)ready resp(這也會反映在hready上)，如圖4所示，其中圖4中假定AHB從器件是一個響應慢的外設(shè)，并且假定在AHB主器件看到的AHB信號帶前綴m0，在AHB從器件看到的信號無前綴。
上述的設(shè)計可以在AHB主器件控制模塊還沒有與AHB從器件控制模塊對接的時候，所有AHB主器件都可以開始寫數(shù)據(jù)的操作，甚至可以完成整個數(shù)據(jù)操作。
<第二實施例>
在本發(fā)明的第二實施例中，為三級流水線。
AHB主器件控制模塊包括前后設(shè)置的三組寄存器，用于以流水線方式(利用寄存器)接收并鎖存AHB主器件發(fā)過來的命令，并在兩級流水都滿了的時候，會控制下拉h(huán)ready_resp(這也會反映在hready上)，如圖5所示，其中圖4中假定AHB從器件是一個響應慢的外設(shè)，并且假定在AHB主器件看到的AHB信號帶前綴m0，在AHB從器件看到的信號無前綴。
因為是三級流水線，故AHB從器件的總線操作要比二級流水線的晚一個時鐘周期。
上述的設(shè)計可以在AHB主器件控制模塊還沒有與AHB從器件控制模塊對接的時候，所有AHB主器件都可以開始寫數(shù)據(jù)的操作，甚至可以完成整個數(shù)據(jù)操作。
第二實施例相對于第一實施例而言，對于每個AHB主器件來說，三級流水能允許完成更多的連續(xù)寫操作，可以使得在AHB主器件的寫操作效率更高。
<第三實施例>
因此，本發(fā)明在圖1所示的AHB連接裝置上加上流水線(穿越寄存器)，使得整個流水線式的AHB連接裝置速度與效率都得到了提高，但在增加流水線之后，流水線式AHB連接裝置也帶來了新的問題由于流水線式的AHB連接裝置對數(shù)據(jù)也是流水線操作的，即數(shù)據(jù)在此矩陣上是有緩沖效應的，這個緩沖效應對于非純內(nèi)存系統(tǒng)而言，處理不當會產(chǎn)生一些問題，下面對該問題進行舉例說明。
如果在一個外設(shè)系統(tǒng)(AHB從器件，或先進外圍總線APB器件)中，如果外設(shè)發(fā)起一個DMA(直接存儲器訪問)寫操作申請，DMA從其它區(qū)域獲得數(shù)據(jù)，然后寫入到這個外設(shè)系統(tǒng)中，而這個寫入操作經(jīng)過流水線式的AHB連接裝置，這個AHB連接裝置是有緩沖效應，于是AHB連接裝置認為此時仍有數(shù)據(jù)空間可用，故把傳送就緒信號HREADY置高，表示接受數(shù)據(jù)，此時就會出現(xiàn)下述情況可能AHB連接裝置仍在處理其它的數(shù)據(jù)，沒有辦法處理剛接受的數(shù)據(jù)；而DMA認為數(shù)據(jù)已經(jīng)寫入外設(shè)中(因為HREADY已經(jīng)置高)，故DMA(非AHB總線信號)發(fā)出清除中請信號。
上述現(xiàn)象就導致一個問題，即對于外設(shè)來說，它并沒有收到這個寫數(shù)據(jù)，而DMA卻認為數(shù)據(jù)已經(jīng)寫入到外設(shè)中，這將導致后繼的操作錯誤，是系統(tǒng)所不能接受的。
為了避免因流水線的緩沖效應帶來的錯誤影響，本發(fā)明的第三實施例中通過設(shè)置寫緩沖使能控制來解決該問題。
設(shè)置一寫緩沖使能控制模塊，控制寫緩沖使能的開啟和關(guān)閉。
在寫緩沖不使能的情況下，本發(fā)明的第三實施例中，AHB主器件控制模塊會事先把hready下拉，只有在數(shù)據(jù)操作真正完成之后，才把hready上拉。
在本發(fā)明的第三實施例中，寫緩沖使能控制的實現(xiàn)包括有兩種方式直接支持每個AHB主器件發(fā)過來的hport的控制(協(xié)議上hport有緩沖的控制)；然而由于絕大部分的AHB主器件都沒有做hport上的關(guān)于緩沖的控制，因此另外一種方式為為每個AHB主器件分別設(shè)置寫緩沖使能控制，而每個AHB主器件控制模塊寫緩沖使能控制分為全使能和窗口使能。
同時，本發(fā)明的第三實施例中，可以支持以下的情況只支持hburst＝SINGLE時寫緩沖使能控制，因為事實上的這一類操作，可以視為I/O操作，而大部分AHB主器件都以hburst＝SINGLE作為I/O操作，其操作時序示意圖如圖6所示；支持全部類型的寫緩沖使能控制，雖然AHB協(xié)議都定義了各種操作的長度，但是協(xié)議是允許中途結(jié)束操作，因此需要實時監(jiān)控htrans的信號變化，這種實現(xiàn)方式的時序如圖7所示。
最后應該說明的是，以上實施例僅用以說明本發(fā)明的技術(shù)方案而非限制，盡管參照較佳實施例對本發(fā)明進行了詳細說明，本領(lǐng)域的普通技術(shù)人員應當理解，可以對本發(fā)明的技術(shù)方案進行修改或者等同替換，而不脫離本發(fā)明技術(shù)方案的精神和范圍，其均應涵蓋在本發(fā)明的權(quán)利要求范圍當中。
權(quán)利要求
1.一種先進高性能系統(tǒng)總線連接裝置，包括先進高性能系統(tǒng)總線AHB主器件控制模塊、AHB請求仲裁模塊和AHB從器件控制模塊，其特征在于所述AHB主器件控制模塊包括至少2組前后設(shè)置的第一寄存器，每組第一寄存器用于接收并鎖存輸入信號；所述AHB從器件控制模塊包括至少一組第二寄存器，第二寄存器用于鎖存輸入及輸出信號；所述AHB主器件控制模塊、AHB請求仲裁模塊和所述AHB從器件控制模塊之間通過第一寄存器和第二寄存器實現(xiàn)交互。
2.根據(jù)權(quán)利要求1所述的先進高性能系統(tǒng)總線連接裝置，其特征在于，所述第一寄存器為2組或3組。
3.根據(jù)權(quán)利要求1所述的先進高性能系統(tǒng)總線連接裝置，其特征在于，所述AHB請求仲裁器模塊會按照配置進行仲裁，或按照請求的時間發(fā)生順序進行仲裁。
4.根據(jù)權(quán)利要求1所述的先進高性能系統(tǒng)總線連接裝置，其特征在于，所述AHB主器件控制模塊在所述第一寄存器被寫滿時控制下拉主器件返回傳送就緒信號。
5.根據(jù)權(quán)利要求1所述的先進高性能系統(tǒng)總線連接裝置，其特征在于，所述AHB主器件控制模塊還用于將傳送就緒信號下拉，在數(shù)據(jù)操作真正完成之后將傳送就緒信號上拉。
6.根據(jù)權(quán)利要求5所述的先進高性能系統(tǒng)總線連接裝置，其特征在于，所述AHB主器件控制模塊在突發(fā)類型信號為單一模式SINGLE時將傳送就緒信號下拉，在數(shù)據(jù)操作真正完成之后將傳送就緒信號上拉。
7.一種先進高性能系統(tǒng)總線裝置，包括先進高性能系統(tǒng)總線連接裝置，所述先進高性能系統(tǒng)總線連接裝置包括先進高性能系統(tǒng)總線AHB主器件控制模塊、AHB請求仲裁模塊和AHB從器件控制模塊，其特征在于所述AHB主器件控制模塊包括至少2組前后設(shè)置的第一寄存器，每組第一寄存器用于接收并鎖存輸入信號；所述AHB從器件控制模塊包括至少一組第二寄存器，第二寄存器用于鎖存輸入及輸出信號；所述AHB主器件控制模塊、AHB請求仲裁模塊和所述AHB從器件控制模塊之間通過第一寄存器和第二寄存器實現(xiàn)交互。
8.根據(jù)權(quán)利要求7所述的先進高性能系統(tǒng)總線裝置，其特征在于，所述第一寄存器為2組或3組。
9.根據(jù)權(quán)利要求7所述的先進高性能系統(tǒng)總線裝置，其特征在于，所述AHB請求仲裁器模塊會按照配置進行仲裁，或按照請求的時間發(fā)生順序進行仲裁。
10.根據(jù)權(quán)利要求7所述的先進高性能系統(tǒng)總線裝置，其特征在于，所述AHB主器件控制模塊在所述第一寄存器被寫滿時控制下拉主器件返回傳送就緒信號。
11.根據(jù)權(quán)利要求7所述的先進高性能系統(tǒng)總線裝置，其特征在于，所述AHB主器件控制模塊還用于將傳送就緒信號下拉，在數(shù)據(jù)操作真正完成之后將傳送就緒信號上拉。
12.根據(jù)權(quán)利要求11所述的先進高性能系統(tǒng)總線裝置，其特征在于，所述AHB主器件控制模塊在突發(fā)類型信號為單一模式SINGLE時將傳送就緒信號下拉，在數(shù)據(jù)操作真正完成之后將傳送就緒信號上拉。
全文摘要
本發(fā)明公開了一種先進高性能系統(tǒng)總線連接裝置及先進高性能系統(tǒng)總線，其中該先進高性能系統(tǒng)總線連接裝置包括先進高性能系統(tǒng)總線AHB主器件控制模塊、AHB請求仲裁模塊和AHB從器件控制模塊，其種所述AHB主器件控制模塊包括至少2組前后設(shè)置的第一寄存器，每組第一寄存器用于接收并鎖存輸入信號；所述AHB從器件控制模塊包括至少一組第二寄存器，第二寄存器用于鎖存輸入及輸出信號；所述AHB主器件控制模塊、AHB請求仲裁模塊和所述AHB從器件控制模塊之間通過第一寄存器和第二寄存器實現(xiàn)交互。本發(fā)明通過采用流水線方式(寄存器實現(xiàn))，使得系統(tǒng)總線頻率得以提升的同時，提高了數(shù)據(jù)寫操作的處理效率。
文檔編號G06F13/40GK101021821SQ200710089158
公開日2007年8月22日 申請日期2007年3月20日 優(yōu)先權(quán)日2007年3月20日
發(fā)明者陳家錦 申請人:中興通訊股份有限公司