專利名稱：動態(tài)分配中斷接腳的方法
技術(shù)領域：
本發(fā)明是有關(guān)于一種布線(Routing)方法，且特別是有關(guān)于一種動態(tài)分配中 斷接腳的方法。
背景技術(shù)：
中斷請求(Interrup Request, IRQ)是在某個裝置要進行特定的動作時，用 以通知并要求處理器暫停工作，以執(zhí)行對應的計算動作。此中斷請求的發(fā)送是通過 所謂的中斷線來執(zhí)行，而這些中斷線的數(shù)目又會因主板采用的中斷控制器而有所不 同。傳統(tǒng)的電腦采用可編程中斷控制器(Programmable Interrupt Controller, PIC)，其包括有16條中斷線。然而，這些中斷線對于功能日漸強大、輸入輸出設 備推陳出新的電腦設備來說仍是太少，大部分的中斷線均會被占用，甚至必須多個 硬件裝置一起共用。據(jù)此， 一些新的主板則采用了先進可編程中斷控制器(Advanced Programmable Interrupt Controller, APIC)，此種中斷控制器就可以管理一般為 24個中斷請求(例如內(nèi)建于Intel ICHx及ESB2系列之IOAPIC，但其中有些又為信 息信號中斷(Message Signal Interrupt)所用)，而能夠提供數(shù)目較多的硬件裝 置使用，也比較不會有中斷線共用的情形。若使用PIC的主板，通常在實際上只有4個中斷線可供PCI總線使用；另一 方面，若是使用APIC的新主板，則有8個中斷線可用。這表示即便主板上有6個 PCI插槽，它們也必須勉強使用4或8個IRQ。此外，圖形加速端口 (Accelerated Graphics Port, AGP)、通用序列總線(Universal Serial Bus, USB)、獨立磁 盤冗余陣列(Redundant Array of Ind印endent Disks, RAID)控制器及一些板載 局域網(wǎng)(Local Area Network, LAN)接口、 1394接口及SATA (Serial ATA)接口 也都要用IRQ。在這種情況下，多個PCI插槽共用一個IRQ的情況是無法避免的。圖1所繪示為現(xiàn)有的PIC/IOAPIC主板之硬件配置圖。請參照圖1，現(xiàn)有的PIC 主板配置有中央處理單元110、北橋芯片120、南橋芯片130及4個PCI插槽140、150、 160及170。其中，PCI插槽140、 150、 160及170會分別傳送4個中斷信息 (Interr叩t message) INTA/INTB/INTC/INTD給北橋芯片120上的中斷布線寄存 器(Interrupt routing register) Rx_A、 Rx一B、 Rx一C及Rx一D (x=l，2，3，4)0而 由于PIC的主板僅支持4個IRQ,因此北橋芯片120實際在傳送中斷信息給南橋芯 片130時，PCI插槽140、 150、 160及170是共用4條中斷線來發(fā)出中斷信息。南 橋芯片130則是通過4個中斷路由寄存器(Interrupt router register) RA、 RB、 RC及RD分別接收由北橋芯片120傳送而來的中斷信息。這些中斷信息接著會被送 至一個可編程中斷控制器(8259 PIC)，而由8259 PIC向中央處理單元110提出 中斷請求。值得一提的是，現(xiàn)有的IOAPIC主板則是比PIC主板多出一個先進可編 程中斷控制器(IOAPIC)，而通過8259 PIC及I0APIC向中央處理單元110提出中 斷請求。圖2所繪示為現(xiàn)有中斷接腳的布線配置表。請參照圖2，其中每個PCI插槽的 接腳A、 B、 C、 D對映到不同的中斷信息INTA/INTB/INTC/INTD，而基本輸入輸出 系統(tǒng)(Basic I叩ut/Output System, BIOS)在執(zhí)行開機自我測試(Power-On Self Test, POST)時也會對應不同的中斷信息INTA/INTB/INTC/INTD，配置所使用/共 用的中斷請求。舉例來說，插槽#2的接腳A、 B、 C、 D系對映到中斷信息 INTD/INTA/INTB/INTC，因此在配置中斷請求時，也是按照順序，在對應的中斷布 線寄存器R2—A、 R2—B、 R2—C及R2—D中存儲數(shù)字4、 1、 2、 3以便分別對10 APIC 的中斷接腳l、 2、 3觸發(fā)中斷請求。假若上述4個PCI插槽皆各插上一張PCI接口卡，而且每個PCI接口卡皆需 要用從中斷接腳l、 2、 3、 4分別觸發(fā)(trigger) 4個中斷時，則每個IOAPIC中 斷線上共用的硬件裝置數(shù)目均為4，而這4條中斷線上所需串接的硬件驅(qū)動程序也 都是4支。由此可知，在此情況下，每個IOAPIC中斷線被共用的情形均相同，已 是最佳化的情形。上述的方法是基于配置在每個PCI插槽上的PCI裝置發(fā)出中斷的頻率相差不 大的情況下來配置PCI插槽，然而，在實際的應用上，每個不同的PCI裝置在單位 時間內(nèi)發(fā)出中斷的次數(shù)均不相同，即某些PCI裝置極為繁忙，而某些PCI裝置則相 對空閑。此特性仍會造成中斷接腳分配不均的情況，因此現(xiàn)有技術(shù)仍舊不是最佳的 分配方式。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的就是在提供一種動態(tài)分配中斷接腳的方法，依據(jù)各 個中斷接腳上發(fā)生中斷的頻率，分配裝置路徑，以減少每次發(fā)生中斷時，判斷是由 哪一個驅(qū)動程序發(fā)出所需的檢查次數(shù)。
為達上述或其他目的，本發(fā)明提出一種動態(tài)分配中斷接腳的方法，適于分配 一控制芯片的多個中斷接腳，此方法包括下列步驟首先，檢測單位時間內(nèi)在多個 裝置路徑上發(fā)生的中斷次數(shù)，接著則根據(jù)各個裝置路徑上發(fā)生的該中斷次數(shù)，對這 些裝置路徑進行排序，然后再由排序在前的裝置路徑開始，依序?qū)⑦@些裝置路徑分 配至中斷接腳上，以使各個中斷接腳上每產(chǎn)生一個中斷時，檢査發(fā)出此中斷的裝置 路徑所需的中斷檢查次數(shù)為最低。
在本發(fā)明一實施例中，將該些裝置路徑分配至該些中斷接腳的步驟包括依據(jù) 各個裝置路徑的中斷次數(shù)，計算各個中斷接腳上每產(chǎn)生一個中斷時，檢查發(fā)出中斷 的裝置路徑所需的中斷檢查次數(shù)，而在分配下一個裝置路徑時，先將此裝置路徑加 入各個中斷接腳，并分別計算加入此裝置路徑后，各個中斷接腳上每產(chǎn)生一個中斷 時，檢査發(fā)出中斷的裝置路徑所需的中斷檢查次數(shù)，最后才選擇將此裝置路徑分配 至中斷檢査次數(shù)最少的中斷接腳。
在本發(fā)明一實施例中，檢查發(fā)出中斷的裝置路徑所需的中斷檢査次數(shù)的方式 是通過對應各個裝置路徑上所配置的硬件裝置的驅(qū)動程序來檢查。
在本發(fā)明一實施例中，計算各個中斷接腳上每產(chǎn)生一個中斷時，檢査發(fā)出中 斷的裝置路徑所需的中斷檢査次數(shù)的步驟包括針對分配至各個中斷接腳上的裝置 路徑建立一個順序，其中最新加入中斷接腳的裝置路徑排序在后，然后再依照此順 序?qū)⒏鱾€裝置路徑的中斷次數(shù)乘上一比重，并將計算結(jié)果相加而獲得中斷檢查次 數(shù)。
在本發(fā)明一實施例中，在將裝置路徑分配至中斷接腳上的步驟之后，還包括 依照上述順序串接各個裝置路徑上所配置的硬件裝置的驅(qū)動程序，這些硬件裝置包 括接口卡。
在本發(fā)明一實施例中，檢測單位時間內(nèi)在多個裝置路徑上發(fā)生的中斷次數(shù)的 方式是通過對應各個裝置路徑上所配置的硬件裝置的驅(qū)動程序來檢測，而這些裝置路徑及其對應的中斷次數(shù)則接著被記錄在存儲器中。此存儲器包括非易失性隨機存 取存儲器(Non-Volatile Random Access Memory, NVRAM)。在本發(fā)明一實施例中，上述中斷接腳包括連接至可編程中斷控制器 (Programmable Interrupt Controller, PIC)及輸入輸出先進可編程中斷控制器 (I/O Advanced Programmable Interrupt Controller, I0APIC)其中之一，而上 述控制芯片則包括北橋芯片及南橋芯片其中之一。在本發(fā)明一實施例中，根據(jù)各個裝置路徑上發(fā)生的中斷次數(shù)，對裝置路徑進 行排序的方式包括由大至小排序。本發(fā)明采用以每個硬件裝置產(chǎn)生中斷的次數(shù)為基礎，計算各個中斷接腳上發(fā) 生中斷的頻率，以動態(tài)分配各個中斷接腳上的裝置路徑，并依照這些裝置路徑被分 配的順序，串接配置在這些裝置路徑上的硬件裝置的驅(qū)動程序，而能夠減少在每次 發(fā)生中斷時，判斷是由哪一個驅(qū)動程序發(fā)出所需的檢査次數(shù)。為讓本發(fā)明的上述和其他目的、特征和優(yōu)點能更明顯易懂，下文特舉較佳實 施例，并配合附圖作詳細說明如下。


圖1所繪示為現(xiàn)有PIC/IOAPIC主板的硬件配置圖。 圖2所繪示為現(xiàn)有中斷接腳的布線配置表。圖3是依照本發(fā)明一實施例所繪示的動態(tài)分配中斷接腳的方法流程圖。圖4是依照本發(fā)明一實施例所繪示的中斷發(fā)生記錄表。圖5是依照本發(fā)明一實施例所繪示的排序后的中斷發(fā)生記錄表。圖6是依照本發(fā)明一實施例所繪示的中斷接腳的分配結(jié)果。
具體實施方式
為了讓中斷接腳的分配能夠達到最佳化，本發(fā)明的作法是在BIOS執(zhí)行開機自 我測試的過程中，即依據(jù)目前各個裝置路徑發(fā)出中斷的次數(shù)，將控制芯片上寄存器 的值做動態(tài)調(diào)整，而使得每支中斷接腳上可能產(chǎn)生的中斷次數(shù)較為平均，以縮減在 每次發(fā)生中斷時，找尋是由何驅(qū)動程序發(fā)出所需執(zhí)行的檢查次數(shù)。為了使本發(fā)明的 內(nèi)容更為明了，以下特舉實施例作為本發(fā)明確實能夠據(jù)以實施的范例。圖3是依照本發(fā)明一實施例所繪示的動態(tài)分配中斷接腳的方法流程圖。請參 照圖3，本實施例適于分配一個控制芯片的多個中斷接腳，此控制芯片例如是北橋 芯片或是南橋芯片，而這些中斷接腳則例如是連接至可編程中斷控制器 (Programmable Interrupt Controller, PIC)或是輸入輸出先進可編程中斷控制 器(I/O Advanced Programmable Interrupt Controller, I0APIC)。首先，在一單位時間內(nèi)，檢測多個裝置路徑上所發(fā)生的中斷次數(shù)(步驟S310)。 此中斷次數(shù)是通過各個裝置路徑上所配置的硬件裝置的驅(qū)動程序(driver)而取得， 驅(qū)動程序?qū)y(tǒng)計在此單位時間內(nèi)，由其所發(fā)出的中斷的次數(shù)，而將其所對應的 PCI裝置/功能地址(PCI device/function address, PFA)、裝置路徑(廣義的 裝置路徑包含PCI裝置/功能地址)及中斷次數(shù)等數(shù)據(jù)回報給操作系統(tǒng)，并由操作 系統(tǒng)搜集所有驅(qū)動程序回報的數(shù)據(jù)后，匯整為一個中斷發(fā)生記錄表存放于系統(tǒng)的存 儲器中。其中，上述硬件裝置例如是接口卡，而存儲器則例如是一個非易失性隨機 存取存儲器(Non-Volatile Random Access Memory, NVRAM)，而不限制其范圍。 圖4是依照本發(fā)明一實施例所繪示的中斷發(fā)生記錄表。請參照圖4，其中第一欄記 載裝置路徑(Device Path, DP)，而第二欄則記載了各個裝置路徑所對應產(chǎn)生的 中斷次數(shù)。接著，根據(jù)上述各個裝置路徑上發(fā)生的中斷次數(shù)，對這些裝置路徑進行排序 (步驟S320)。其中，排序的方式例如是采用由大至小排序，以便于后續(xù)安排中 斷接腳之用。圖5是依照本發(fā)明一實施例所繪示的排序后的中斷發(fā)生記錄表。如圖 5所示，在所有裝置路徑中，發(fā)生中斷次數(shù)最多的即為DP3的500次；而最少的則 為DP0的10次。最后，即可由排序在前的裝置路徑開始，依序?qū)⒏鱾€裝置路徑分配至中斷接 腳上以使各個中斷接腳在每產(chǎn)生一個中斷時，檢査發(fā)出中斷的裝置路徑所需的中斷 檢查次數(shù)為最低。此步驟包括先依據(jù)先前記錄的裝置路徑的中斷次數(shù)，計算各個中 斷接腳上在每次產(chǎn)生中斷時，用來檢査是哪一個裝置路徑發(fā)出中斷所需花費的中斷 檢査次數(shù)(步驟S330)，并以各個中斷接腳目前計算出的中斷檢查次數(shù)為基礎， 在分配下一個裝置路徑時，先將此裝置路徑加入各個中斷接腳，并分別計算加入此 裝置路徑后，各個中斷接腳上每產(chǎn)生一個中斷時，檢査發(fā)出中斷的裝置路徑所需的 中斷檢查次數(shù)(步驟S340)，最后才選擇將裝置路徑分配至中斷檢査次數(shù)最少的中斷接腳上(步驟S350)。接著，判斷是否所有的裝置路徑皆已分配完畢(步驟
S360)。若未分配完畢，則重新返回步驟S330，繼續(xù)計算目前各個中斷接腳檢查 中斷所需的中斷檢查次數(shù)，并分配下一個裝置路徑；反之，若所有裝置路徑皆已分 配完畢，就結(jié)束本實施例的動態(tài)分配中斷接腳的步驟。
值得一提的是，本實施例在計算上述中斷檢查次數(shù)時，還包括針對分配至各 個中斷接腳上的裝置路徑建立一個順序，而此順序可經(jīng)由先進架構(gòu)電源接口 (Advanced Configuration and Power Interface, ACPI)所訂定的先進架構(gòu)電源 接口源語言(ACPI Source Language, ASL)碼回報給系統(tǒng)，而用來串接各個裝置 路徑上所配置的硬件裝置的驅(qū)動程序，以減少到時要檢查中斷是由哪一個驅(qū)動程序 發(fā)出時所需花費的中斷檢查次數(shù)。
其中，上述建立順序的作法是將最新或最近一次加入的裝置路徑排序在后， 而在計算中斷檢査次數(shù)時，即將各個裝置路徑的中斷次數(shù)乘上一比重，并將各個裝
置路徑的乘積相加，而獲得最終的中斷檢査次數(shù)。
舉例來說，假設目前系統(tǒng)的中斷接腳共有4只，而依據(jù)圖5所繪示的中斷發(fā) 生記錄表來將裝置路徑分配于這些中斷接腳上。起初4只中斷接腳皆未分配任何裝 置路徑，因此很自然地將排序在前4的裝置路徑分別配置到這4只中斷接腳上，此 時各個中斷接腳上配置的裝置路徑只有一個，所以在計算各個中斷接腳的中斷檢査 次數(shù)時，也是以各個裝置路徑的中斷次數(shù)作為中斷檢查次數(shù)，此時各個中斷接腳的 中斷檢査次數(shù)如下
Checkcount[l]二500
Checkcount[2]=130
Checkcount[3]=100
Checkcoimt[4]二70
在上述這些中斷接腳中，又以第4只中斷接腳的中斷檢査次數(shù)最少。據(jù)此， 下一步則是將裝置路徑DP7優(yōu)先分配到第4只中斷接腳上，并重新計算第4只中斷 接腳的中斷檢査次數(shù)。計算的步驟包括先將最新加入之裝置路徑DP7所對應的驅(qū)動 程序排序在裝置路徑DP5之前，再計算第4只中斷接腳的中斷檢查次數(shù)，而在分配 完裝置路徑DP5后，各個中斷接腳的總中斷檢查次數(shù)如下
Checkcount[l]=500Checkcount[2]=130 Checkcount[3]=100 Checkcount[4]=70+60*2=190
其中，由于裝置路徑DP7排序在后，若中斷是由裝置路徑DP7發(fā)出時，則實 際在檢查中斷是由何者發(fā)出時，會先檢查排序在前的裝置路徑DP5，若檢査后發(fā)現(xiàn) 中斷不是由裝置路徑DP5發(fā)出時，才會再去檢查是否是由裝置路徑DP7發(fā)出。因此， 實際在計算中斷檢査次數(shù)時，必須把檢査裝置路徑DP7所需花費的中斷檢査次數(shù) 70次加上檢查裝置路徑DP5所需花費的中斷檢査次數(shù)60+60次，而得到總中斷檢 查次數(shù)190次的結(jié)果。
根據(jù)上述原理，在分配下一個裝置路徑DP4時，則可選擇分配到目前中斷檢 查次數(shù)最少(100次)的第3只中斷接腳，并計算第3只中斷接腳的中斷檢查次數(shù)， 而在分配完裝置路徑DP4后，各個中斷接腳的總中斷檢查次數(shù)如下
Checkcount[1]=500
Checkcount[2]=130
Checkcount[3]=100+50*2=200
Checkcount[4]= 70+60*2=190
以此類推，將剩下的裝置路徑陸續(xù)分配到中斷檢査次數(shù)最少的中斷接腳上， 其中一個中斷接腳上可以串接2個或2個以上的裝置路徑，并不限定其范圍。最后，
可得到各個中斷接腳的總中斷檢查次數(shù)如下 Checkcount[1]=500 Checkcount[2]=130+40*2=210 Checkcount[3]=100+50*2+10*3=230 Checkcount[4]二 70+60*2+30*3=280
最終的分配結(jié)果及各個中斷接腳的中斷檢査次數(shù)繪示于圖6。請參照圖6，原 本由各個裝置路徑所發(fā)出的總中斷次數(shù)為500+130+100+70+60+50+40+30+10=990 次，在經(jīng)由本實施例的動態(tài)分配中斷接腳的方法分配后，僅需 500+210+230+280=1220次的中斷檢査次數(shù)就能夠由驅(qū)動程序檢査出中斷是否是由 本身的硬件裝置所發(fā)出。據(jù)此，即可達到中斷接腳分配的最佳化。
綜上所述，本發(fā)明的動態(tài)分配中斷接腳的方法至少具有下列優(yōu)點
1. 依據(jù)每個裝置路徑上可能產(chǎn)生的中斷次數(shù)，將這些裝置路徑平均分配給中 斷接腳，而能夠有效減少在有中斷發(fā)生時，找出是由哪一個驅(qū)動程序發(fā)出所需的中 斷檢查次數(shù)。
2. 將分配至同一個中斷接腳的裝置路徑排序，并用以串接驅(qū)動程序，因此能 夠減少在單一個中斷接腳上找尋發(fā)出中斷的驅(qū)動程序所需的中斷檢查次數(shù)。
雖然本發(fā)明已以較佳實施例揭示如上，然其并非用以限定本發(fā)明，任何熟習 此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許更動與潤飾，因此本發(fā)明 的保護范圍當以權(quán)利要求所界定的為準。
權(quán)利要求
1. 一種動態(tài)分配中斷接腳的方法，適于分配一控制芯片的多個中斷接腳，該方法包括下列步驟檢測一單位時間內(nèi)在多個裝置路徑上發(fā)生的一中斷次數(shù)；根據(jù)各該些裝置路徑上發(fā)生的該中斷次數(shù)，對該些裝置路徑進行排序；以及由排序在前的該裝置路徑開始，依序?qū)⒃撔┭b置路徑分配至該些中斷接腳上，以使各該些中斷接腳上每產(chǎn)生一中斷時，檢查發(fā)出該中斷的該裝置路徑所需的一中斷檢查次數(shù)為最低。
2. 如權(quán)利要求1所述的動態(tài)分配中斷接腳的方法，其特征在于，將該些裝置路 徑分配至該些中斷接腳的步驟包括依據(jù)各該些裝置路徑的該中斷次數(shù)，計算各該些中斷接腳上每產(chǎn)生該中斷時， 檢查發(fā)出該中斷的該裝置路徑所需的該中斷檢査次數(shù)；在分配下一個裝置路徑時，先將該裝置路徑加入各該些中斷接腳，并分別計 算加入該裝置路徑后，各該些中斷接腳上每產(chǎn)生該中斷時，檢查發(fā)出該中斷的該裝 置路徑所需的該中斷檢查次數(shù)；以及選擇將該裝置路徑分配至該中斷檢查次數(shù)最少的該中斷接腳。
3. 如權(quán)利要求2所述的動態(tài)分配中斷接腳的方法，其特征在于，計算各該些中 斷接腳上每產(chǎn)生該中斷時，檢査發(fā)出該中斷的該裝置路徑所需的該中斷檢查次數(shù)的 步驟包括針對分配至各該些中斷接腳上的各該些裝置路徑建立一順序，其中最新加入 該些中斷接腳的該裝置路徑排序在后；以及依照該順序?qū)⒏髟撔┭b置路徑的該中斷次數(shù)乘上一比重，并將計算結(jié)果相加 而獲得該中斷檢查次數(shù)。
4. 如權(quán)利要求2所述的動態(tài)分配中斷接腳的方法，其特征在于，檢查發(fā)出該中 斷的該裝置路徑所需的該中斷檢查次數(shù)的方式是通過對應各該些裝置路徑上所配 置的一硬件裝置的一驅(qū)動程序來檢查。
5. 如權(quán)利要求4所述的動態(tài)分配中斷接腳的方法，其特征在于，在將該些裝置 路徑分配至該些中斷接腳上的步驟之后，還包括依照該順序串接各該些裝置路徑上所配置的該硬件裝置的該驅(qū)動程序。
6. 如權(quán)利要求4所述的動態(tài)分配中斷接腳的方法，其特征在于，該些硬件裝置 包括接口卡。
7. 如權(quán)利要求1所述的動態(tài)分配中斷接腳的方法，其特征在于，檢測該單位時間內(nèi)在多個裝置路徑上發(fā)生的該中斷次數(shù)的方式是通過對應各該些裝置路徑上所 配置的一硬件裝置的一驅(qū)動程序來檢測。
8. 如權(quán)利要求1所述的動態(tài)分配中斷接腳的方法，其特征在于，在檢測該單位時間內(nèi)在多個裝置路徑上發(fā)生的該中斷次數(shù)的步驟之后，還包括 記錄該些裝置路徑及其對應的該中斷次數(shù)于一存儲器。
9. 如權(quán)利要求8所述的動態(tài)分配中斷接腳的方法，其特征在于，該存儲器包括非易失性隨機存取存儲器。
10. 如權(quán)利要求1所述的動態(tài)分配中斷接腳的方法，其特征在于，該些中斷接 腳包括連接至一可編程中斷控制器及一輸入輸出先進可編程中斷控制器其中之一。
11. 如權(quán)利要求1所述的動態(tài)分配中斷接腳的方法，其特征在于，根據(jù)各該些 裝置路徑上發(fā)生的該中斷次數(shù)，對該些裝置路徑進行排序的方式包括由大至小排 序。
12. 如權(quán)利要求1所述的動態(tài)分配中斷接腳的方法，其特征在于，該控制芯片 包括北橋芯片及南橋芯片其中之一。
全文摘要
本發(fā)明公開了一種動態(tài)分配中斷接腳的方法，適于分配一個控制芯片的多個中斷接腳。此方法首先檢測單位時間內(nèi)在多個裝置路徑上發(fā)生的中斷次數(shù)，而據(jù)以對這些裝置路徑進行排序，并由排序在前的裝置路徑開始，依序?qū)⒀b置路徑分配到中斷接腳上。其中，在分配裝置路徑時，先依據(jù)各個裝置路徑的中斷次數(shù)，計算各個中斷接腳上每產(chǎn)生中斷時，檢查發(fā)出中斷的裝置路徑所需的中斷檢查次數(shù)，而在分配下一個裝置路徑時，將裝置路徑分配至中斷檢查次數(shù)最少的中斷接腳。
文檔編號G06F13/24GK101281509SQ20071009681
公開日2008年10月8日 申請日期2007年4月4日 優(yōu)先權(quán)日2007年4月4日
發(fā)明者盧盈志 申請人:英業(yè)達股份有限公司