專利名稱：一種嵌入式高速數(shù)據(jù)信號采集處理系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種嵌入式高速數(shù)據(jù)信號采集處理系統(tǒng)，用于大容量、 低功耗，且可置于被測對象內(nèi)部的數(shù)據(jù)信號采集處理。
技術(shù)背景現(xiàn)有技術(shù)中數(shù)據(jù)信號采集處理系統(tǒng)，如中國專利號931 10970.1 、 031 16785.3、 20041001 3201. 1等，無法同時滿足高精度、低功耗、體積 小的高速數(shù)據(jù)信號的采集處理。 發(fā)明內(nèi)容本發(fā)明的目的是提供一種嵌入式高速數(shù)據(jù)信號采集處理系統(tǒng)，該系 統(tǒng)能實現(xiàn)大容量、高精度、快速數(shù)據(jù)信號的采集處理。 本發(fā)明的目的是通過以下技術(shù)方案實現(xiàn)的一種嵌入式高速數(shù)據(jù)信號采集處理系統(tǒng)，包括計算機(jī)、通訊接口、 直流電源、數(shù)據(jù)采集單元和傳感器接口 ；所述計算機(jī)通過所述通訊接口獲取所述數(shù)據(jù)采集單元存儲的數(shù)據(jù)； 所述數(shù)據(jù)采集單元通過傳感器接口與外部傳感器連接；所述直流電源經(jīng) 電壓變換器轉(zhuǎn)換成3. 3V給所述數(shù)據(jù)采集單元供電；所述數(shù)據(jù)采集單元包括電源電壓變換器、基準(zhǔn)電壓源、電源凈化 器、 一級濾波器、模擬開關(guān)電路、儀用放大器、二級濾波器、AD轉(zhuǎn)換器、 中央處理器(CPU)和數(shù)據(jù)存儲器；所述數(shù)據(jù)采集單元的輸入信號經(jīng)一級濾波器至模擬開關(guān)電路，經(jīng)儀 用放大器后，至二級濾波器將信號傳送到AD轉(zhuǎn)換器，信號經(jīng)AD轉(zhuǎn)換后 傳送到CPU進(jìn)行數(shù)據(jù)處理，處理后的信號可存儲至存儲器，也可通過通 訊接口傳送至上位計算機(jī)。一種優(yōu)選技術(shù)方案，其特征在于所述數(shù)據(jù)采集單元采用單CPU分時處理，對32個測試點實現(xiàn)每秒3次的數(shù)據(jù)采集；8個數(shù)據(jù)采集單元并 行工作，可對256個測試點每秒3次的數(shù)據(jù)采集，實現(xiàn)大容量、快速批 量數(shù)據(jù)采集。所述數(shù)據(jù)采集單元采用的24位精度、低溫漂的AD轉(zhuǎn)換器、儀用放 大器和基準(zhǔn)電壓源組成；并采用二級濾波器，保證系統(tǒng)采集精度為 0. 05%FS;溫度在0度到85區(qū)間變化時，附加誤差小于0. 02°/。FS。一種優(yōu)選技術(shù)方案，其特征在于所述數(shù)據(jù)采集單元采用表貼工藝 和超大規(guī)模集成電路，使系統(tǒng)體積小，特別適用于置于微小空間內(nèi)的數(shù) 據(jù)采集。一種優(yōu)選技術(shù)方案，其特征在于所述數(shù)據(jù)采集單元采3. 3V低壓供 電，每單元功耗小于0. 5W、產(chǎn)熱小，保證系統(tǒng)工作時，其散熱量不會影 響周圍微小環(huán)境的溫度場分布。一種優(yōu)選技術(shù)方案，其特征在于所述數(shù)據(jù)采集單元采集的數(shù)據(jù)既 可存儲于內(nèi)置的存儲器中，也可通過通訊接口將數(shù)據(jù)傳輸至上位計算機(jī)， 傳輸速率為38. 4kps。本發(fā)明的有益效果是本發(fā)明的嵌入式高速數(shù)據(jù)信號采集處理系統(tǒng)采用嵌入式技術(shù)，通過 2個以上CPU分時處理，實現(xiàn)大容量、高精度、快速數(shù)據(jù)信號采集處理， 且體積小、采集速度快、精度高、功耗低、產(chǎn)熱小，特別適用于置于微 小空間的數(shù)據(jù)信號采集處理。下面結(jié)合附圖和實施例對本發(fā)明進(jìn)一步il明，并不以此為對本發(fā)明 的保護(hù)范圍的限制。


圖1是本發(fā)明的系統(tǒng)構(gòu)成框圖。圖2是本發(fā)明的數(shù)據(jù)采集單元實施例結(jié)構(gòu)示意圖。
具體實施方式
實施例1:如圖1和2所示，圖1是本發(fā)明的系統(tǒng)構(gòu)成框圖。圖2是本發(fā)明的 數(shù)據(jù)采集單元實施例結(jié)構(gòu)示意圖。一種嵌入式高速數(shù)據(jù)信號采集處理系統(tǒng)，包括計算機(jī)、RS485通訊 接口、直流電源、2個數(shù)據(jù)采集單元和64個傳感器接口；所述計算機(jī)通 過RS485通訊接口獲取所述數(shù)據(jù)采集單元存儲的數(shù)據(jù)；所述數(shù)據(jù)采集單 元通過傳感器接口與外部傳感器連接；所述直流電源經(jīng)電壓變換器轉(zhuǎn)換 成3. 3V給所述數(shù)據(jù)采集單元供電；每個數(shù)據(jù)采集單元負(fù)責(zé)32路信號采 集，采集數(shù)據(jù)存入存儲器中，或通過RS485通訊接口上傳至上位計算機(jī)。如圖2所示，所述數(shù)據(jù)采集單元包括將12伏電壓轉(zhuǎn)換成3. 3伏的 電源電壓變換器，將該3. 3伏電壓分別輸給基準(zhǔn)電壓源、電源凈化器以 及CPU;所述基準(zhǔn)電壓源與24位AD轉(zhuǎn)換器相連接，所述電源凈化器分 別與32路模擬開關(guān)、高精度儀表放大器、抗混沌濾波器(二級濾波器) 相連，并通過模擬電源與24位AD轉(zhuǎn)換器相連接；所述傳感器的信號通 過抗混沌濾波器( 一級濾波器)進(jìn)入32路模擬開關(guān)電路，該信號再依次 經(jīng)過高精度儀表放大器、抗混沌濾波器(二級濾波器)以及24位AD轉(zhuǎn) 換器，最后經(jīng)過SPI (串行外圍接口 )與CPU,所述CPU分別與晶振、 8M比特閃存儲器、參數(shù)存儲器相連接；或者通過RS485通訊接口與上位 計算機(jī)相連接。實施例2:一種嵌入式高速數(shù)據(jù)信號采集處理系統(tǒng)，包括計算機(jī)、RS485通訊 接口、直流電源、8個數(shù)據(jù)采集單元和256個傳感器接口；所述計算機(jī) 通過RS485通訊接口獲取所述數(shù)據(jù)采集單元存儲的數(shù)據(jù)；所述數(shù)據(jù)采集 單元通過傳感器接口與外部傳感器連接；所述直流電源經(jīng)電壓變換器轉(zhuǎn) 換成3. 3V給所述數(shù)據(jù)采集單元供電；每個數(shù)據(jù)采集單元負(fù)責(zé)32路信號 采集，采集數(shù)據(jù)存入存儲器中，或通過RS485通訊接口上傳至上位計算 機(jī)。如圖2所示，所述數(shù)據(jù)釆集單元包括將12伏電壓轉(zhuǎn)換成3. 3伏的電源電壓變換器，將該3. 3伏電壓分別輸給基準(zhǔn)電壓源、電源凈化器以 及CPU;所述基準(zhǔn)電壓源與24位AD轉(zhuǎn)換器相連接，所述電源凈化器分 別與32路模擬開關(guān)、高精度儀表放大器、抗混沌濾波器(二級濾波器) 相連，并通過模擬電源與24位AD轉(zhuǎn)換器相連接；所述傳感器的信號通 過抗混沌濾波器( 一級濾波器)進(jìn)入32路模擬開關(guān)電路，該信號再依次 經(jīng)過高精度儀表放大器、抗混沌濾波器(二級濾波器)以及24位AD轉(zhuǎn) 換器，最后經(jīng)過SPI與CPU相連接，所述CPU分別與晶振、8M比特閃存 儲器、參數(shù)存儲器相連接；或者通過RS485通訊接口與上位計算機(jī)相連 接。
權(quán)利要求
1. 一種嵌入式高速數(shù)據(jù)信號采集處理系統(tǒng)，包括計算機(jī)、通訊接口、直流電源、數(shù)據(jù)采集單元和傳感器接口；所述計算機(jī)通過所述通訊接口獲取所述數(shù)據(jù)采集單元存儲的數(shù)據(jù)；所述數(shù)據(jù)采集單元通過傳感器接口與外部傳感器連接；所述直流電源經(jīng)電壓變換器轉(zhuǎn)換成3.3V給所述數(shù)據(jù)采集單元供電；所述數(shù)據(jù)采集單元包括電源電壓變換器、基準(zhǔn)電壓源、電源凈化器、一級濾波器、模擬開關(guān)電路、儀用放大器、二級濾波器、AD轉(zhuǎn)換器、CPU和數(shù)據(jù)存儲器；所述數(shù)據(jù)采集單元的輸入信號經(jīng)一級濾波器至模擬開關(guān)電路，經(jīng)儀用放大器后，至二級濾波器將信號傳送到AD轉(zhuǎn)換器，信號經(jīng)AD轉(zhuǎn)換后傳送到CPU進(jìn)行數(shù)據(jù)處理，處理后的信號可存儲至存儲器，也可通過通訊接口傳送至上位計算機(jī)。
2、 根據(jù)權(quán)利要求1所述的嵌入式高速數(shù)據(jù)信號采集處理系統(tǒng)，其特征在 于所述數(shù)據(jù)采集單元采用CPU分時處理。
3、 根據(jù)權(quán)利要求2所述的嵌入式高速數(shù)據(jù)信號采集處理系統(tǒng)，其特征在于所述數(shù)據(jù)采集單元采用表貼工藝和超大規(guī)模集成電路。
4、 根據(jù)權(quán)利要求3所述的嵌入式高速數(shù)據(jù)信號采集處理系統(tǒng)，其特征在 于所述數(shù)據(jù)采集單元采集的數(shù)據(jù)存儲于內(nèi)置的存儲器。
5、 根據(jù)權(quán)利要求3所述的嵌入式高速數(shù)據(jù)信號采集處理系統(tǒng)，其特征在 于所述數(shù)據(jù)采集單元采集的數(shù)據(jù)通過通訊接口將數(shù)據(jù)傳輸至上位計算機(jī)。
全文摘要
本發(fā)明涉及一種嵌入式高速數(shù)據(jù)信號采集處理系統(tǒng)，包括計算機(jī)、通訊接口、直流電源、數(shù)據(jù)采集單元和傳感器接口；所述計算機(jī)通過所述通訊接口獲取所述數(shù)據(jù)采集單元存儲的數(shù)據(jù)；所述數(shù)據(jù)采集單元通過傳感器接口與外部傳感器連接；所述直流電源經(jīng)電壓變換器轉(zhuǎn)換成3.3V給所述數(shù)據(jù)采集單元供電。處理后的信號可存儲至存儲器，也可通過通訊接口傳送至上位計算機(jī)。本發(fā)明的嵌入式高速數(shù)據(jù)信號采集處理系統(tǒng)采用嵌入式技術(shù)，實現(xiàn)大容量、高精度、快速數(shù)據(jù)信號采集處理，特別適用于置于微小空間的數(shù)據(jù)信號采集處理。
文檔編號G06F3/05GK101281451SQ200710100259
公開日2008年10月8日 申請日期2007年6月6日 優(yōu)先權(quán)日2007年6月6日
發(fā)明者毅 蔣, 諶玉紅, 郝俊勤, 強(qiáng) 陳 申請人:中國人民解放軍總后勤部軍需裝備研究所