專利名稱：觸摸屏控制器數(shù)據(jù)預(yù)處理排序電路及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)預(yù)處理排序電路，更具體地，特別涉及一種觸摸屏控制 器數(shù)據(jù)預(yù)處理排序電路及方法。
背景技術(shù)：
觸摸屏已越來(lái)越經(jīng)常地應(yīng)用于各種電子產(chǎn)品中，為人們的生活、工作和 學(xué)習(xí)提供了方便。其中，觸摸屏控制器是觸摸屏不可分割的重要組成部分,其 性能的優(yōu)異直接影響觸摸屏的整體性能。
目前，在觸摸屏控制器中，從ADC模擬數(shù)字轉(zhuǎn)換器轉(zhuǎn)換后的數(shù)據(jù)，有些 沒(méi)有進(jìn)行數(shù)據(jù)預(yù)處理，而直接輸送到外部控制芯片做處理，容易使芯片檢測(cè) 到誤觸摸而產(chǎn)生誤操作；為防止誤操作，有些進(jìn)行了數(shù)據(jù)預(yù)處理，首先對(duì)經(jīng) 過(guò)多次轉(zhuǎn)換后的數(shù)據(jù)進(jìn)行排序，然后取平均或中值后再送給外部控制芯片， 該數(shù)據(jù)排序處理方法一般是經(jīng)ADC轉(zhuǎn)換完成的多個(gè)數(shù)據(jù)基于軟件數(shù)據(jù)結(jié)構(gòu)中 的單鏈表進(jìn)行排序。實(shí)現(xiàn)該方法的電路一般采用數(shù)據(jù)比較器、16選1的多路 選擇器、2選1的多路選擇器、極值指針寄存器、譯碼器等，其電路面積較大。 如申請(qǐng)?zhí)枮?00510135024. 9的中國(guó)發(fā)明專利申請(qǐng)，公開(kāi)了 "一種實(shí)現(xiàn)數(shù)據(jù)排 序的硬件電路及方法"，這種數(shù)據(jù)排序電路結(jié)構(gòu)復(fù)雜，應(yīng)用在觸4莫屏控制器的 數(shù)據(jù)預(yù)處理排序電路中，使得觸摸屏控制器芯片的面積會(huì)大大增加，從而增 力口成本。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種觸摸屏控制器數(shù)據(jù)預(yù)處理排序電路及方法， 以減少控制器芯片的面積，節(jié)約控制器的生產(chǎn)成本。
本發(fā)明提供的觸摸屏控制器數(shù)據(jù)預(yù)處理排序電路，包括一時(shí)鐘發(fā)生模塊、 一寄存器模塊和數(shù)據(jù)比較模塊組；所述時(shí)鐘發(fā)生模塊產(chǎn)生所需要的時(shí)鐘信號(hào)；
寄存器模塊用于臨時(shí)存儲(chǔ)輸入的數(shù)據(jù)，并向數(shù)據(jù)比較模塊組輸入需排序處理 的數(shù)據(jù)；所述數(shù)據(jù)比較模塊組對(duì)所接收的數(shù)據(jù)進(jìn)行排序處理及輸出經(jīng)排序后 的數(shù)據(jù)。
優(yōu)選地，所述數(shù)據(jù)比較模塊組由至少一個(gè)數(shù)據(jù)比較模塊組成，所述數(shù)據(jù) 比較模塊包括與門(mén)、D觸發(fā)器、比較器和數(shù)據(jù)選擇器。
所述時(shí)鐘發(fā)生模塊向寄存器模塊和數(shù)據(jù)比較模塊組輸出復(fù)位時(shí)鐘信號(hào)，向所述與門(mén)輸出移位時(shí)鐘信號(hào)；寄存器模塊的輸出端連接D觸發(fā)器、比較器 和數(shù)據(jù)選擇器的輸入端；比較器的輸出端連接與門(mén)的輸入端和數(shù)據(jù)選擇器的 控制端；D觸發(fā)器的輸出端連接數(shù)據(jù)選擇器和比較器的另一輸入端；RESET信 號(hào)端分別與D觸發(fā)器和比較器復(fù)位信號(hào)端連接，向D觸發(fā)器和比較器輸入復(fù) 位信號(hào)。
本發(fā)明提供的對(duì)觸摸屏控制器數(shù)據(jù)進(jìn)行預(yù)處理的方法，包括步驟
根據(jù)時(shí)鐘發(fā)生模塊的時(shí)鐘信號(hào)，所述寄存器模塊將經(jīng)過(guò)模數(shù)轉(zhuǎn)換的數(shù)據(jù) 在時(shí)鐘信號(hào)的上升沿或下降沿輸出給數(shù)據(jù)比較模塊；
數(shù)據(jù)比較模塊在時(shí)鐘發(fā)生模塊的比較時(shí)鐘的上升沿或下降沿到來(lái)時(shí)，將 寄存器模塊輸入的數(shù)據(jù)與數(shù)據(jù)比較模塊中原有存儲(chǔ)的數(shù)據(jù)進(jìn)行比較；
根據(jù)比較結(jié)果判斷所述寄存器模塊輸入的數(shù)據(jù)存在數(shù)據(jù)比較模塊組中的 具體位置。
本發(fā)明克服了普通排序電路占用面積太大的缺點(diǎn)，僅使用D觸發(fā)器、二 選一數(shù)據(jù)選擇器、數(shù)據(jù)比較器和與門(mén)即可完成數(shù)據(jù)比較排序的工作。從電路 結(jié)構(gòu)來(lái)講，本發(fā)明節(jié)省了 16選1的多路選擇器和極值指針寄存器，因此與現(xiàn) 有技術(shù)相比，可大大減小面積，從而節(jié)約成本。


圖l是本發(fā)明實(shí)施例的結(jié)構(gòu)原理框圖； 圖2是本發(fā)明實(shí)施例數(shù)據(jù)比較模塊結(jié)構(gòu)原理框圖； 圖3是本發(fā)明實(shí)施例時(shí)鐘發(fā)生模塊產(chǎn)生的時(shí)序圖； 圖4是本發(fā)明實(shí)施例具體應(yīng)用的結(jié)構(gòu)原理框圖。
本發(fā)明目的的實(shí)現(xiàn)、功能特點(diǎn)及優(yōu)點(diǎn)將結(jié)合實(shí)施例，參照附圖做進(jìn)一步 說(shuō)明。
具體實(shí)施例方式
如圖1所示，本發(fā)明實(shí)施例的數(shù)據(jù)預(yù)處理排序電5各的基本原理是是對(duì)所 需要的N個(gè)數(shù)據(jù)進(jìn)行排序；該排序電路還可連接取中值或均值模塊進(jìn)行取中 間值或平均值操作。其電路結(jié)構(gòu)主要包括一時(shí)鐘發(fā)生模塊、 一寄存器模塊和 數(shù)據(jù)比較模塊組；所述時(shí)鐘發(fā)生模塊產(chǎn)生比較和移位時(shí)所需的比較時(shí)鐘和移 位時(shí)鐘；寄存器模塊用于臨時(shí)存儲(chǔ)輸入的數(shù)據(jù)如經(jīng)ADC轉(zhuǎn)換(模數(shù)轉(zhuǎn)換)輸 出的數(shù)據(jù)，并向數(shù)據(jù)比較模塊組輸入需排序處理的數(shù)據(jù)；所述數(shù)據(jù)比較模塊 組接收寄存器模塊輸出的數(shù)據(jù)，并對(duì)所接收的數(shù)據(jù)進(jìn)行排序處理并輸出經(jīng)排序后的數(shù)據(jù)。
結(jié)合圖2所示，所述時(shí)鐘發(fā)生模塊包括時(shí)鐘發(fā)生器，所述時(shí)鐘發(fā)生器產(chǎn)
生比較、移位時(shí)所需用到的比較時(shí)鐘(CLK-C0MP)和移位時(shí)鐘(CLK-SHIFT)， 以減少所需的外部時(shí)鐘數(shù)；其中，時(shí)鐘發(fā)生模塊的輸入RESET時(shí)鐘由外部時(shí) 鐘輸入，輸出RESET時(shí)鐘則由所述時(shí)鐘發(fā)生模塊產(chǎn)生并輸出。其時(shí)鐘的時(shí)序 如圖3所示。
所述寄存器模塊包括寄存器，本實(shí)施例中，所述寄存器采用D觸發(fā)器， 作為臨時(shí)寄存器。
所述數(shù)據(jù)比較模塊組由至少 一個(gè)數(shù)據(jù)比較模塊組成，其數(shù)量對(duì)應(yīng)需進(jìn)行 排序處理的N個(gè)數(shù)據(jù)，每個(gè)數(shù)據(jù)比較模塊包括一與門(mén)、一D觸發(fā)器、 一比較 器和一數(shù)據(jù)選擇器E;其中所述與門(mén)為二輸入端與門(mén)，數(shù)據(jù)選擇器為二選一數(shù) 據(jù)選擇器。
所述時(shí)鐘發(fā)生器分別與寄存器和數(shù)據(jù)比較模塊組連接，向寄存器和數(shù)據(jù) 比較模塊組輸入復(fù)位時(shí)鐘信號(hào)；該時(shí)鐘發(fā)生器還與二輸入端與門(mén)的一個(gè)輸入 端口連接，向所述二輸入端與門(mén)輸入移位時(shí)鐘信號(hào)。所述寄存器的輸出端分 別連接數(shù)據(jù)比較模塊組中的D觸發(fā)器、比較器和二選一數(shù)據(jù)選擇器的輸入端； 所述比較器的輸出端連接所述二輸入端與門(mén)的輸入端口和二選一數(shù)據(jù)選擇器 的控制端口 ，所述D觸發(fā)器的輸出端分別連接二選一數(shù)據(jù)選擇器和比較器的 另一輸入端口； RESET信號(hào)端分別與D觸發(fā)器和比較器復(fù)位信號(hào)端連接，向D 觸發(fā)器和比較器輸入復(fù)位信號(hào)；所述二輸入端與門(mén)輸出所述D觸發(fā)器所需的 時(shí)鐘信號(hào)，所述時(shí)鐘發(fā)生器的比較時(shí)鐘(CLK—C0MP)端連接比較器的時(shí)鐘信 號(hào)端，其輸出比較時(shí)鐘(CLK-C0MP)信號(hào)作作為比較器的時(shí)鐘信號(hào)。
如本領(lǐng)域技術(shù)人員所知，所述D觸發(fā)器的D端為數(shù)據(jù)輸入端口 ， RESET為 復(fù)位信號(hào)，CLK為時(shí)鐘，Q為輸出端口；在RESET為低電平時(shí)觸發(fā)器正常工作， 為高電平時(shí)復(fù)位，如果希望排序好了的數(shù)據(jù)在數(shù)據(jù)比較模塊組(0、 1…N-l) 中以/人小到大的順序輸出時(shí)，D觸發(fā)器復(fù)位為最大值，否則全部復(fù)位為其最 小值。在RESET信號(hào)為低電平時(shí)，在每個(gè)時(shí)鐘CLK沿(上升沿和下降沿均可) 到來(lái)時(shí)，端口 Q的輸出為D。
所述比較器的iO和il為兩個(gè)輸入端口， RESET為復(fù)位信號(hào)，CLK為時(shí)鐘， Q為輸出端口。 RESET為低電平時(shí)觸發(fā)器正常工作，為高電平時(shí)復(fù)位，將Q復(fù) 位為1; RESET為低電平時(shí)，如果希望排序好了的凄t據(jù)在數(shù)據(jù)比4交;漠塊組(0、 1...N-1)中以從小到大的順序輸出時(shí)，在時(shí)鐘CLK沿(上升沿和下降沿均可) 到來(lái)時(shí)，如果il大于i0，則Q輸出為1，否則輸出為0。如果希望排序好了 的數(shù)據(jù)在凄t據(jù)比較模塊組(0、 1…N-l)中以從大到小的順序輸出時(shí)，在時(shí)鐘 CLK沿(上升沿和下降沿均可)到來(lái)時(shí)，如果il小于i0，則Q輸出為1，否則輸出為0。
所述二選一數(shù)據(jù)選擇器的i 0和i 1為兩個(gè)輸入端口 ， S為選擇控制端口， Q為輸出端口。若S為1時(shí)則Q輸出為il,否則Q輸出為O。
經(jīng)ADC轉(zhuǎn)換完成后的數(shù)據(jù)才艮據(jù)時(shí)鐘信號(hào)的時(shí)序在時(shí)鐘(CLK )的上升沿或 下降沿到來(lái)時(shí)由寄存器輸出給D觸發(fā)器組，并在比較時(shí)鐘(CLK—C0MP)的上 升沿或下降沿到來(lái)時(shí)與D觸發(fā)器組中的數(shù)據(jù)進(jìn)行比較，根據(jù)比較結(jié)果判斷寄 存器中的數(shù)據(jù)放在數(shù)據(jù)比較模塊中的具體位置。
如果寄存器輸出的數(shù)據(jù)大于或等于某一D觸發(fā)器中的數(shù)據(jù)時(shí)，比較器輸 出Q為0，當(dāng)Q和移位時(shí)鐘(CLK_SHIFT)通過(guò)二輸入端與門(mén)的輸出電平全為 低電平時(shí)，移位時(shí)鐘(CLK_SHIFT)不起作用，同時(shí)二選一數(shù)據(jù)選擇器選擇該 寄存器輸出的數(shù)據(jù)存放在D觸發(fā)器組中下一個(gè)D觸發(fā)器中。
若寄存器輸出的數(shù)據(jù)小于某一D觸發(fā)器中的數(shù)據(jù)時(shí)，比較器輸出Q為1， 當(dāng)Q和移位時(shí)鐘(CLK-SHIFT)通過(guò)二輸入端與門(mén)的輸出電平為CLK_SHIFT時(shí)， 移位時(shí)鐘(CLK-SHIFT)起作用，并在其時(shí)鐘的上升沿或下降沿到來(lái)時(shí)，將寄 存器輸出的數(shù)據(jù)存儲(chǔ)至D觸發(fā)器組中的上一個(gè)D觸發(fā)器中；同時(shí)二選一數(shù)據(jù) 選擇器選擇該D觸發(fā)器中的數(shù)據(jù)，如此則將ADC轉(zhuǎn)換完成的數(shù)據(jù)按從小到大 的順序》t在其所在的位置。
而如需要將ADC轉(zhuǎn)換完成的數(shù)據(jù)按從大到小的順序放在其所在的位置， 則根據(jù)比較結(jié)果判斷寄存器中的數(shù)據(jù)存在位置如下
如果寄存器輸出的數(shù)據(jù)大于或等于某一D觸發(fā)器中的數(shù)據(jù)時(shí)，則二選一 數(shù)據(jù)比較器選擇該寄存器輸出的數(shù)據(jù)存入在D觸發(fā)器組中上一個(gè)D觸發(fā)器中。
如果寄存器輸出的數(shù)據(jù)小于某一D觸發(fā)器中的數(shù)據(jù)時(shí)，則二選一數(shù)據(jù)比 較器選擇該寄存器輸出的數(shù)據(jù)存入在D觸發(fā)器組中下一個(gè)D觸發(fā)器中。
根據(jù)以上工作原理，當(dāng)每個(gè)時(shí)鐘沿到來(lái)時(shí)，都會(huì)將ADC轉(zhuǎn)換完成的數(shù)據(jù) 經(jīng)寄存器輸出，然后再經(jīng)過(guò)比較時(shí)鐘(CLK-C0MP)和移位時(shí)鐘(CLK—SHIFT) 移位至具體確定的某個(gè)數(shù)據(jù)比較模塊中。在經(jīng)過(guò)N個(gè)時(shí)鐘周期后即完成了對(duì) 此N個(gè)數(shù)據(jù)的排序工作，使D觸發(fā)器中存儲(chǔ)的N個(gè)數(shù)據(jù)由小到大完成排序。
結(jié)合圖4所示，下面以對(duì)16個(gè)無(wú)符號(hào)數(shù)據(jù)進(jìn)行由小到大的排序?yàn)槔?，?細(xì)說(shuō)明本發(fā)明實(shí)施例所述的電路，而對(duì)數(shù)據(jù)進(jìn)行由大到小排序的原理和由小 到大排序的原理類同。
RESET為1時(shí)將寄存器復(fù)位為最大值，將D觸發(fā)器組復(fù)位為最大值(若是 由大到小排序則復(fù)位為最小值)，將比較器復(fù)位為1; RESET為0時(shí)正常工作。
經(jīng)過(guò)ADC轉(zhuǎn)換完成的數(shù)據(jù)在第一個(gè)時(shí)鐘(CLK)的上升沿或下降沿到來(lái)時(shí)經(jīng)寄存器輸出，并在比4支時(shí)鐘(CLK-C0MP)的上升沿或下降沿到來(lái)時(shí)與第1 個(gè)D觸發(fā)器中的數(shù)據(jù)進(jìn)行比較，根據(jù)比較結(jié)果判斷寄存器中的數(shù)據(jù)放在數(shù)據(jù) 比較模塊中的具體位置。
如果寄存器輸出的數(shù)據(jù)大于或等于第1個(gè)D觸發(fā)器組的數(shù)據(jù)時(shí)，比較器 輸出Q為0，當(dāng)Q和移位時(shí)鐘(CLK_SHIFT)通過(guò)二輸入端與門(mén)的輸出全為低 電平時(shí)，移位時(shí)鐘(CLK-SHIFT)不起作用；同時(shí)二選一數(shù)據(jù)選擇器選擇該寄 存器輸出的數(shù)據(jù)存放在D觸發(fā)器組中下一個(gè)D觸發(fā)器中。
如果寄存器輸出的數(shù)據(jù)小于第1個(gè)D觸發(fā)器組中的數(shù)據(jù)時(shí)，比較器輸出Q 為1,當(dāng)Q和移位時(shí)鐘(CLK-SHIFT)通過(guò)與門(mén)的輸出為CLK—SHIFT，移位時(shí) 鐘(CLK-SHIFT)起作用，在此時(shí)鐘的上升沿或下降沿到來(lái)時(shí)將寄存器中的數(shù) 據(jù)存儲(chǔ)至第1個(gè)D觸發(fā)器中，同時(shí)二選一數(shù)據(jù)選擇器選擇第1個(gè)D觸發(fā)器中 的數(shù)據(jù)，如此將ADC轉(zhuǎn)換完成后的第一個(gè)數(shù)據(jù)存儲(chǔ)在其所在的位置中。
根據(jù)以上原理，ADC轉(zhuǎn)換完成后的第二個(gè)數(shù)據(jù)根據(jù)時(shí)鐘的時(shí)序與第2個(gè)D 觸發(fā)器中的數(shù)據(jù)排序完成并存儲(chǔ)在數(shù)據(jù)比較模塊中。根據(jù)時(shí)鐘信號(hào)進(jìn)入一個(gè) 數(shù)據(jù)便排序一次，假設(shè)已經(jīng)到了第四個(gè)時(shí)鐘CLK沿到來(lái)之前，前三個(gè)進(jìn)入的 數(shù)據(jù)已經(jīng)按從小到大的順序排序完成。在第四個(gè)時(shí)鐘CLK沿到來(lái)時(shí)，新來(lái)的 數(shù)據(jù)由寄存器進(jìn)入，在比4^時(shí)鐘(CLK_C0MP)沿到來(lái)時(shí)，新來(lái)的數(shù)據(jù)與16個(gè) D觸發(fā)器C(O、 1…15)分別進(jìn)行比較，16個(gè)比較器D(0、 1…15)輸出比較 結(jié)果，由于前三個(gè)數(shù)據(jù)已經(jīng)按從小到大的順序排列在第0至2個(gè)D觸發(fā)器(0、 1、 2)中，如果第四個(gè)數(shù)據(jù)比第二個(gè)數(shù)據(jù)大比第三個(gè)數(shù)據(jù)小，則第1比較器 D-0的Q端、第2比較器D-1的Q端輸出均為0;第2比較器D-2的Q端至第 15比較器D-15的Q端輸出均為1;第2個(gè)至第14個(gè)D觸發(fā)器(2、 3…14) 便依次向下移位至第3個(gè)至第15個(gè)D觸發(fā)器(3、 4…15)中，同時(shí)新進(jìn)入的 數(shù)據(jù)存儲(chǔ)在了第2個(gè)D觸發(fā)器(2 )中，至此四個(gè)數(shù)據(jù)從小到大排列在了第0 個(gè)至第3個(gè)D觸發(fā)器(0、 1、 2、 3)中。經(jīng)過(guò)16個(gè)CLK時(shí)鐘，在每個(gè)時(shí)鐘的 上升沿或下降沿到來(lái)時(shí)都會(huì)將ADC轉(zhuǎn)換完成的數(shù)據(jù)經(jīng)寄存器輸出，然后再經(jīng) 過(guò)比較時(shí)鐘(CLK-COMP)和移位時(shí)鐘(CLK-SHIFT)移位至具體確定的某個(gè)數(shù)據(jù) 比較模塊中，使數(shù)據(jù)比較模塊中存儲(chǔ)了上述由小到大排序完成的數(shù)據(jù)。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，并非因此限制本發(fā)明的專利范圍， 凡是利用本發(fā)明說(shuō)明書(shū)及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接 或間接運(yùn)用在其他相關(guān)的技術(shù)領(lǐng)域，均同理包括在本發(fā)明的專利保護(hù)范圍內(nèi)。
權(quán)利要求
1. 一種觸摸屏控制器數(shù)據(jù)預(yù)處理排序電路，包括一時(shí)鐘發(fā)生模塊、一寄存器模塊和數(shù)據(jù)比較模塊組；所述時(shí)鐘發(fā)生模塊產(chǎn)生所需要的時(shí)鐘信號(hào)；寄存器模塊用于臨時(shí)存儲(chǔ)輸入的數(shù)據(jù)，并向數(shù)據(jù)比較模塊組輸入需排序處理的數(shù)據(jù)；所述數(shù)據(jù)比較模塊組對(duì)所接收的數(shù)據(jù)進(jìn)行排序處理及輸出經(jīng)排序后的數(shù)據(jù)。
2. 根據(jù)權(quán)利要求1所述的數(shù)據(jù)預(yù)處理排序電路，其特征在于，所述數(shù)據(jù) 比較模塊組由至少 一個(gè)數(shù)據(jù)比較模塊組成，所述數(shù)據(jù)比較模塊包括與門(mén)、D觸 發(fā)器、比較器和數(shù)據(jù)選擇器。
3. 根據(jù)權(quán)利要求2所述的數(shù)據(jù)預(yù)處理排序電路，其特征在于，所述時(shí)鐘 發(fā)生模塊向寄存器模塊和數(shù)據(jù)比較模塊組輸出復(fù)位時(shí)鐘信號(hào)，向所述與門(mén)輸 出移位時(shí)鐘信號(hào)；寄存器模塊的輸出端連接D觸發(fā)器、比較器和數(shù)據(jù)選擇器 的輸入端；比較器的輸出端連接與門(mén)的輸入端和數(shù)據(jù)選擇器的控制端；D觸發(fā) 器的輸出端連接數(shù)據(jù)選擇器和比較器的另一輸入端；RESET信號(hào)端分別與D觸 發(fā)器和比較器復(fù)位信號(hào)端連接，向D觸發(fā)器和比較器輸入復(fù)位信號(hào)。
4. 根據(jù)權(quán)利要求1至3任一權(quán)利要求所述的數(shù)據(jù)預(yù)處理排序電路，其特 征在于，所述時(shí)鐘發(fā)生模塊包括時(shí)鐘發(fā)生器，所述寄存器模塊包括寄存器， 所述寄存器是D觸發(fā)器。
5. 根據(jù)權(quán)利要求1至3任一權(quán)利要求所述的數(shù)據(jù)預(yù)處理排序電路，其特 征在于，所述與門(mén)為二輸入端與門(mén)，所述數(shù)據(jù)選擇器為二選一數(shù)據(jù)選擇器。
6. —種觸摸屏控制器數(shù)據(jù)預(yù)處理排序的方法，包括觸摸屏控制器的數(shù)據(jù) 預(yù)處理排序電路，該數(shù)據(jù)預(yù)處理排序電路包括時(shí)鐘發(fā)生模塊、寄存器模塊和 數(shù)據(jù)比較模塊組，數(shù)據(jù)比較模塊組包括至少一個(gè)數(shù)據(jù)比較模塊，還包括步驟根據(jù)時(shí)鐘發(fā)生模塊的時(shí)鐘信號(hào)，所述寄存器模塊將經(jīng)過(guò)模數(shù)轉(zhuǎn)換的數(shù)據(jù) 在時(shí)鐘信號(hào)的上升沿或下降沿輸出給數(shù)據(jù)比較模塊；數(shù)據(jù)比較模塊在時(shí)鐘發(fā)生模塊的比較時(shí)鐘的上升沿或下降沿到來(lái)時(shí)，將 寄存器模塊輸入的數(shù)據(jù)與數(shù)據(jù)比較模塊中原有存儲(chǔ)的數(shù)據(jù)進(jìn)行比較；根據(jù)比較結(jié)果判斷所述寄存器模塊輸入的數(shù)據(jù)存在數(shù)據(jù)比較模塊組中的 具體位置。
7. 根據(jù)權(quán)利要求6所述的觸摸屏控制器數(shù)據(jù)預(yù)處理排序的方法，其特征在于，所述根據(jù)比較結(jié)果判斷所述寄存器模塊輸入的數(shù)據(jù)存在數(shù)據(jù)比較模塊組中的具體位置是指如果寄存器模塊輸出的數(shù)據(jù)大于或等于所述數(shù)據(jù)比較模塊中數(shù)據(jù)，則寄 存器模塊輸出的數(shù)據(jù)存放在該數(shù)據(jù)比較模塊組的下 一個(gè)數(shù)據(jù)比較模塊；如果寄存器模塊輸出的數(shù)據(jù)小于所述數(shù)據(jù)比較模塊中的數(shù)據(jù)，則寄存器 模塊輸出的數(shù)據(jù)存放在該數(shù)據(jù)比較模塊組的上一個(gè)數(shù)據(jù)比較模塊。
8. 根據(jù)權(quán)利要求6所述的觸摸屏控制器數(shù)據(jù)預(yù)處理排序的方法，其特征 在于，所述根據(jù)比較結(jié)果判斷所述寄存器模塊輸入的數(shù)據(jù)存在數(shù)據(jù)比較模塊 組中的具體位置是指如果寄存器模塊輸出的數(shù)據(jù)大于或等于所述數(shù)據(jù)比較模塊中數(shù)據(jù)，則寄 存器模塊輸出的數(shù)據(jù)存放在該數(shù)據(jù)比較模塊組的上一個(gè)數(shù)據(jù)比較模塊；如果寄存器模塊輸出的數(shù)據(jù)小于所述數(shù)據(jù)比較模塊中的數(shù)據(jù)，則寄存器 模塊輸出的數(shù)據(jù)存放在該數(shù)據(jù)比較模塊組的下 一個(gè)數(shù)據(jù)比較模塊。
9. 根據(jù)權(quán)利要求6至8任一權(quán)利要求所述的觸摸屏控制器數(shù)據(jù)預(yù)處理排 序的方法，其特征在于，所述數(shù)據(jù)比較模塊包括與門(mén)、D觸發(fā)器、比較器和數(shù) 據(jù)選擇器。
全文摘要
本發(fā)明涉及數(shù)據(jù)預(yù)處理排序電路領(lǐng)域，其提供一種觸摸屏控制器數(shù)據(jù)預(yù)處理排序電路，包括一時(shí)鐘發(fā)生模塊、一寄存器模塊和數(shù)據(jù)比較模塊組；所述時(shí)鐘發(fā)生模塊產(chǎn)生所需要的時(shí)鐘信號(hào)；寄存器模塊用于臨時(shí)存儲(chǔ)輸入的數(shù)據(jù)，并向數(shù)據(jù)比較模塊組輸入需排序處理的數(shù)據(jù)；所述數(shù)據(jù)比較模塊組對(duì)所接收的數(shù)據(jù)進(jìn)行排序處理并輸出經(jīng)排序后的數(shù)據(jù)。本發(fā)明克服了普通排序電路占用面積較大的缺點(diǎn)，僅使用D觸發(fā)器、二選一數(shù)據(jù)選擇器、數(shù)據(jù)比較器、與門(mén)即可完成數(shù)據(jù)比較排序的工作，從而大大減小控制器的面積，節(jié)約了成本。
文檔編號(hào)G06F3/041GK101470553SQ20071030713
公開(kāi)日2009年7月1日 申請(qǐng)日期2007年12月27日 優(yōu)先權(quán)日2007年12月27日
發(fā)明者衛(wèi) 馮, 劉桂云, 靜 孔, 云 楊, 紀(jì)傳瑞 申請(qǐng)人:比亞迪股份有限公司