專利名稱：混合硬盤驅(qū)動器、計算機系統(tǒng)、閃存直接存儲器存取電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲器件，而且更具體地，涉及混合硬盤驅(qū)動器(HDD)、 包含所述混合HDD的計算機系統(tǒng)、以及用于所述混合HDD的閃速存儲器 直接存儲器存取(DMA)電路，其設(shè)計為通過將附加信息存儲在所述閃速 存儲器的備用(spare )存儲器區(qū)域中并提供所述閃速存儲器的硬件接口來實 現(xiàn)快速引導、低功耗、以及減少開銷。
背景技術(shù)：
在以預定速度旋轉(zhuǎn)磁盤碟片的同時從/向傳統(tǒng)HDD讀/寫數(shù)據(jù)。因而，在 HDD加電之后需要時間來旋轉(zhuǎn)磁盤碟片達到預定速度以穩(wěn)定HDD。此外， 旋轉(zhuǎn)HDD的碟片需要許多功率。
特別地，隨著存儲和發(fā)送多媒體數(shù)據(jù)的移動設(shè)備的使用的增多，功率消 耗和引導時間已經(jīng)成為非常重要的參數(shù)。
因此，已經(jīng)深入地研究包含閃速存儲器的混合HDD,由于閃速存儲器 不需要機械部件，因而閃速存儲器消耗較少的功率而且使得能夠快速引導系 統(tǒng)。
混合HDD包括閃速存儲器和用于閃速存儲器與其它設(shè)備之間的數(shù)據(jù)傳 輸?shù)慕涌?。此外，混合HDD可以進一步包括用于映射指示存儲在閃速存儲 器中的用戶數(shù)據(jù)的地址的邏輯塊地址的映射表。
然而，在接口連接處理期間(例如，在使用軟件程序處理映射表時)， 混合HDD累于存儲和發(fā)送用戶數(shù)據(jù)的巨大開銷。因而，當在系統(tǒng)中使用包 含閃速存儲器的混合HDD時，系統(tǒng)的性能因閃速存儲器的接口連接處理導 致的開銷而下降。
于是，需要優(yōu)化的閃速存儲器結(jié)構(gòu)和用于包含閃速存儲器的混合HDD 的DMA電路以及使用所述混合HDD的計算機系統(tǒng)
發(fā)明內(nèi)容
本發(fā)明提供混合硬盤驅(qū)動器(HDD)、包含所述混合HDD的計算機系 統(tǒng)、以及用于所述混合HDD的閃速存儲器直接存儲器存取(DMA)電路， 以利用閃速存儲器實現(xiàn)快速引導和低功耗，同時減少因?qū)⑺鲩W速存儲器與 所述混合HDD接口連接而導致的開銷。
根據(jù)本發(fā)明的一個方面，提供一種包括閃速存儲器的混合HDD (硬盤 驅(qū)動器)。
所述閃速存儲器包括主存儲器區(qū)域；以及備用存儲器區(qū)域，存儲用于 發(fā)送存儲在所述主存儲器區(qū)域中的用戶數(shù)據(jù)所需的附加信息。使用所述閃速 存儲器作為高速緩沖存儲器。
所述附加信息包括指示所述閃速存儲器中用戶數(shù)據(jù)的位置的LBA(邏輯 塊地址)、以及有效扇區(qū)的數(shù)量至少其中之一。
以扇區(qū)或頁面為單位發(fā)送所述用戶數(shù)據(jù)。當以扇區(qū)為單位發(fā)送所述用戶
附加信息的16字節(jié)空間。
當以頁面為單位發(fā)送所述用戶數(shù)據(jù)時，所述備用存儲器區(qū)域存儲與所述 主存儲器區(qū)域的頁面對應的LBA。所述備用存儲器區(qū)域包括分配用于存儲所 述主存儲器區(qū)域的2 K字節(jié)頁面的附加信息的64字節(jié)空間。所述主存儲器 區(qū)域的每個頁面包括四個512字節(jié)扇區(qū)。
有效扇區(qū)的數(shù)量指示所述主存儲器區(qū)域的扇區(qū)或頁面中包含的有效扇 區(qū)的數(shù)量。閃速存儲器是NAND閃速存儲器。
根據(jù)本發(fā)明的另一個方面，提供一種計算機系統(tǒng)，包括主機計算機； 以及混合HDD。
所述混合HDD包括閃速存儲器和硬盤。所述閃速存儲器包括主存儲 器區(qū)域，存儲用戶數(shù)據(jù)；以及備用存儲器區(qū)域，存儲用于發(fā)送所述用戶數(shù)據(jù) 所需的附加信息。
所述計算機系統(tǒng)進一步包括閃速存儲器直接存儲器存取(DMA)電路， 用于將所述混合HDD與所述閃速存儲器接口連接。將所述閃速存儲器DMA 電路連接到所述主機計算機、所述硬盤、以及所述閃速存儲器的接口電路。
所述計算機系統(tǒng)進一步包括緩沖存儲器。將所述閃速存儲器DMA電路 連接到所述緩沖存儲器的接口電路。所述緩沖存儲器是SRAM (靜態(tài)隨機存取存儲器)或DRAM (動態(tài)隨機存取存儲器)。
根據(jù)本發(fā)明的另 一個方面，提供一種用于混合HDD的閃速存儲器DMA 電路，包括用于將所述HDD與所述閃速存儲器接口連接的接口電路。
所述閃速存儲器DMA電路進一步包括用戶數(shù)據(jù)處理器，執(zhí)行用戶數(shù) 據(jù)的接口連接操作；以及備用數(shù)據(jù)處理器，執(zhí)行附加信息的接口連接操作。
所述用戶數(shù)據(jù)處理器包括用戶數(shù)據(jù)FIFO,執(zhí)行發(fā)送所述用戶數(shù)據(jù)的 同步操作；以及FF模式生成器，當所述用戶數(shù)據(jù)比所述閃速存儲器的頁面 小時在所述閃速存儲器的該頁面的剩余區(qū)域中記錄FF模式。
所述備用數(shù)據(jù)處理器包括映射表處理器，執(zhí)行指示所述用戶數(shù)據(jù)的位 置的LBA的映射操作；以及檢糾錯單元，檢測并糾正所述用戶數(shù)據(jù)的錯誤。
所述映射表處理器包括存儲待發(fā)送用戶數(shù)據(jù)的第 一個扇區(qū)的起始LBA、 已發(fā)送扇區(qū)的數(shù)量、有效扇區(qū)的數(shù)量至少其中之一的寄存器。所述檢糾錯單 元使用CRC (循環(huán)冗余校驗)檢錯碼。
將所述閃速存儲器DMA電路連接到主機計算機、硬盤、以及所述閃速 存儲器的接口電路。所述閃速存儲器DMA電路進一步包括存儲與所述主機 計算機、所述硬盤、以及所述閃速存儲器至少其中之一的數(shù)據(jù)通信的數(shù)據(jù)的 地址和尺寸的寄存器。
將所述閃速存儲器DMA電路連接到緩沖存儲器的接口電路。所述閃速 存儲器DMA電路進一步包括存儲與所述緩沖存儲器的數(shù)據(jù)通信的數(shù)據(jù)的地 址和尺寸的寄存器。


通過參照附圖詳細描述其示范性實施例，本發(fā)明的以上和其它特征和優(yōu)
點將變得更加顯而易見，其中
圖1是示出根據(jù)本發(fā)明的實施例的包含混合硬盤驅(qū)動器(HDD)的計算
機系統(tǒng)的示意性框圖2是示出根據(jù)本發(fā)明的實施例的用于在圖1中所示的計算機系統(tǒng)中以 扇區(qū)為單位發(fā)送用戶數(shù)據(jù)的閃速存儲器結(jié)構(gòu)的框圖3是示出根據(jù)本發(fā)明的實施例的用于在圖1中所示的計算機系統(tǒng)中以 頁面為單位發(fā)送用戶#:據(jù)的閃速存儲器結(jié)構(gòu)的框圖4是示出根據(jù)本發(fā)明的實施例的與圖1中所示的計算機系統(tǒng)中的其它組件相連的閃速存儲器直接存儲器存取(DMA)電路的框圖；圖5是示出根據(jù)本發(fā)明的實施例的圖4中所示的閃速存儲器DMA電路 的詳細框圖。
具體實施方式
參照用于說明本發(fā)明的示范性實施例的附圖的目的在于充分理解本發(fā) 明、其價值、以及由本發(fā)明的實現(xiàn)所達到的目的。以下，將通過參照

本發(fā)明的示范性實施例來詳細描述本發(fā)明。 附圖中類似的引用數(shù)字代表類似的元素。圖1是示出根據(jù)本發(fā)明的實施例的包含混合硬盤驅(qū)動器(HDD) 100的 計算才幾系統(tǒng)1000的示意性框圖。參照圖1，計算機系統(tǒng)1000包括主機計算機200和混合HDD 100。混 合HDD 100包括閃速存儲器140和硬盤120。閃速存儲器140可以是NAND閃速存儲器(特別地，OneNAND閃速存 儲器)?？梢允褂瞄W速存儲器140作為高速緩沖存儲器。該情況下，混合HDD 100存儲閃速存儲器140的邏輯塊地址的映射表信息。主機計算機200的操作系統(tǒng)(OS)可以存取硬盤120和閃速存儲器140 二者。主機計算機200的OS在計算機1000斷電之前將諸如引導數(shù)據(jù)的數(shù)據(jù) 存儲在閃速存儲器140中，以使得混合HDD能夠?qū)崿F(xiàn)快速引導。現(xiàn)在將根據(jù)本發(fā)明的實施例描述圖1的混合HDD的閃速存儲器140的電路。圖2是示出根據(jù)本發(fā)明的實施例的用于在圖1中所示的計算機系統(tǒng)中以 扇區(qū)為單位發(fā)送用戶數(shù)據(jù)的閃速存儲器結(jié)構(gòu)的框圖，而圖3是示出根據(jù)本發(fā) 明的實施例的用于在圖1中所示的計算機系統(tǒng)中以頁面為單位發(fā)送用戶數(shù)據(jù) 的閃速存儲器結(jié)構(gòu)的框圖。參照圖2和3，根據(jù)本發(fā)明的實施例，閃速存儲器140包括存儲用戶數(shù) 據(jù)的主存儲器區(qū)域142、以及存儲用于發(fā)送用戶數(shù)據(jù)所需的附加信息的備用 存儲器區(qū)域144。所述附加信息可以包括閃速存儲器140的邏輯塊地址 (LBA)以及有效扇區(qū)計數(shù)信息。以扇區(qū)或頁面為單位發(fā)送用戶數(shù)據(jù)。用戶數(shù)據(jù)的發(fā)送意味著閃速存儲器140與計算機系統(tǒng)1000中其它組件(例如，主機計算機200和硬盤120 )之 間的數(shù)據(jù)傳輸(參照圖1 )。圖2和3的實施例中，閃速存儲器140以512 字節(jié)扇區(qū)或2K字節(jié)頁面為單位發(fā)送或存儲用戶數(shù)據(jù)。圖2的實施例中，閃速存儲器140以扇區(qū)為單位發(fā)送數(shù)據(jù)。參照圖2， 在備用存儲器區(qū)域144中，可以為主存儲器區(qū)域142的每個512字節(jié)扇區(qū)使 用16個字節(jié)來存儲附加信息。圖2示出閃速存儲器140的示范性數(shù)據(jù)狀態(tài)，其中第一扇區(qū)1的LBA (起始LBA )為三，而待發(fā)送扇區(qū)數(shù)量為五。可以將該起始LBA和扇區(qū)數(shù) 存儲在閃速存儲器DMA電路(稍后說明)的備用數(shù)據(jù)處理器的寄存器中。在備用存儲器區(qū)域144中，存儲與主存儲器區(qū)域142的扇區(qū)l至5對應 的LBA。通過將已發(fā)送扇區(qū)的數(shù)量與起始LBA的值相加得到扇區(qū)2至5的 LBA的值。例如，在圖2的備用存儲器區(qū)域144中，將第一扇區(qū)1的LBA ( "3") 存儲為起始LBA值。接著，將通過將已發(fā)送扇區(qū)的數(shù)量與第一扇區(qū)1的LBA 值相加得到的值存儲為第二扇區(qū)2的LBA值(4 = 3 + 1 )。依此類推，存儲 扇區(qū)1至5的LBA的值。在備用存儲器區(qū)域144中，指示主存儲器區(qū)域142的有效扇區(qū)的數(shù)量的 有效扇區(qū)計數(shù)欄的每個單元可以具有"0"或"1"的值。圖2中，由于主存 儲器區(qū)域142中存儲了五個有效扇區(qū)，有效扇區(qū)計數(shù)欄的全部單元具有相同 的值1。存儲器140的結(jié)構(gòu)。參照圖3，在備用存儲器區(qū)域144中，可以為主存儲器 區(qū)域42的每個2K字節(jié)頁面使用64個字節(jié)來存儲附加信息。圖3中，第一頁面1的第一扇區(qū)的LBA (起始LBA)為三，并將十八 個扇區(qū)劃分為五個頁面用于發(fā)送。當前實施例中，閃速存儲器140的頁面1 至5中的每一個包含四個512字節(jié)扇區(qū)。然而，根據(jù)本發(fā)明的另外的實施例，;:、i 、 、 。 y ^在備用存儲器區(qū)域144中，存儲與主存儲器區(qū)域142的頁面1至5對應 的LBA。將每個頁面的第一扇區(qū)的LBA存儲為該頁面的LBA。以與圖2中 相同的方式通過將已發(fā)送扇區(qū)的數(shù)量與起始LBA的值相加得到頁面2至5的LBA的值。因而，當每個頁面包含四個扇區(qū)時，兩個相繼頁面的LBA之 間的差為"4"。
例如，在圖3的備用存儲器區(qū)域144中，將第一頁面1的LBA ( "3") 存儲為起始LBA值。接著，將通過將已發(fā)送扇區(qū)的數(shù)量與第一頁面1的LBA 值相加得到的值存儲為第二頁面2的LBA值(7 = 3 + 4)。依此類推，存儲 頁面1至5的LBA的值。
在備用存儲器區(qū)域144中，指示主存儲器區(qū)域142的有效扇區(qū)的數(shù)量的 有效扇區(qū)計數(shù)欄的每個單元可以具有0至4范圍內(nèi)的值。圖3中，由于主存 儲器區(qū)域142中相繼存儲了十八個有效扇區(qū)，有效扇區(qū)計數(shù)欄中頁面l至4 的單元的值為四，而頁面5的單元的值為二。
與圖3的實施例不同，可以將頁面中包含的全部扇區(qū)的LBA存儲在備 用存儲器區(qū)域144中作為該頁面的LBA。例如，可以將"3"、 "4"、 "5"、以 及"6"存儲在備用存儲器區(qū)域144中作為第一頁面1的LBA。
具有圖2和3中所述的閃速存儲器140的混合HDD IOO或具有混合HDD 100的計算機系統(tǒng)1000可以進一步包括閃速存儲器DMA電路，作為用于將 混合HDD 100與閃速存儲器140接口連接的硬件。
圖4是示出根據(jù)本發(fā)明的實施例的與圖1中所示的計算機系統(tǒng)1000中 的其它組件相連的閃速存儲器DMA電路400的框圖。
參照圖4，將閃速存儲器DMA電路400連接到主機接口電路200-2、硬 盤接口電路120-2 、以及閃速存儲器接口電路140-2 。閃速存儲器DMA電路 400可以包括用于存儲與主機計算機200、硬盤120、以及閃速存儲器140 的數(shù)據(jù)通信的數(shù)據(jù)的地址和尺寸的共用寄存器(未示出)?？蛇x擇地，閃速 存儲器DMA電路400可以包括分別用于各個設(shè)備的多個寄存器(未示出)。
可以將閃速存儲器DMA電路400連接到緩沖存儲器接口電路300-2。 緩沖存儲器300可以是靜態(tài)隨機存取存儲器(SRAM)或動態(tài)隨機存取存儲 器(DRAM)。閃速存儲器DMA電路400可以進一步包括用于存儲與緩沖 存儲器300的數(shù)據(jù)通信的數(shù)據(jù)的地址和尺寸的寄存器(未示出)。當計算機 系統(tǒng)1000包括緩沖存儲器300時，閃速存儲器DMA電路400可以將從主 機計算機200接收的數(shù)據(jù)直接存儲在閃速存儲器140中，或者可以在利用緩 沖存儲器300改變數(shù)據(jù)的分組次序之后將數(shù)據(jù)存儲在閃速存儲器中。
圖5是示出根據(jù)本發(fā)明的實施例的圖4中所示的閃速存儲器DMA電路400的詳細框圖。參照圖5，閃速存儲器DMA電路400包括用于用戶數(shù)據(jù)接口連接的用 戶數(shù)據(jù)處理器420和用于附加數(shù)據(jù)接口連接的備用數(shù)據(jù)處理器440。用戶數(shù)據(jù)處理器420包括用戶數(shù)據(jù)FIFO 422和FF模式生成器424。用 戶數(shù)據(jù)FIFO 422用于用戶數(shù)據(jù)傳輸?shù)耐健Ｒ布?，用戶?shù)據(jù)FIFO 422用于 補償圖5的接口之間的數(shù)據(jù)速率差。當用戶數(shù)據(jù)比閃速存儲器140的頁面小 時，F(xiàn)F模式生成器424在頁面的剩余區(qū)域上記錄FF模式，因為數(shù)據(jù)是以頁 面為單位記錄在閃速存儲器140中。備用數(shù)據(jù)處理器440包括映射表處理器444和檢糾錯單元442。映射表 處理器444執(zhí)行用戶數(shù)據(jù)的LBA的映射操作。映射表處理器444可以包括 用于存儲傳輸數(shù)據(jù)的第一扇區(qū)的LBA (起始LBA )、已發(fā)送扇區(qū)的數(shù)量、有 效扇區(qū)的數(shù)量至少其中之一的寄存器。檢糾錯單元442檢測并糾正用戶數(shù)據(jù)中的錯誤。當前實施例中，檢糾錯 單元442使用循環(huán)冗余校驗(CRC )檢錯碼。在傳統(tǒng)OneNAND閃速存儲器 中，利用糾錯碼(ECC)以1位糾正和2位檢測的方式檢測和糾正錯誤。因 而，例如，當因意外斷電情況而出現(xiàn)3位或更大的錯誤時，可能損壞數(shù)據(jù)。然而，在本發(fā)明的當前實施例中，閃速存儲器DMA電路400支持32 位CRC電路，以使得能夠檢測多個出錯位。更進一步，支持32位CRC電 路的閃速存儲器DMA電路400提高了閃速存儲器140的寫性能，因為在意 外斷電的情況下不需要額外的寫操作。在本發(fā)明的混合HDD、具有所述混合HDD的計算機系統(tǒng)、以及用于所 述混合HDD的閃速存儲器DMA電路中，閃速存儲器包括用于存儲用戶數(shù) 據(jù)傳輸所需的附加信息的備用存儲器區(qū)域，并使用所述閃速存儲器DMA電 路作為用于將所述混合HDD與所述閃速存儲器接口連接的硬件。因而，所 述計算機系統(tǒng)具有混合HDD的優(yōu)點，而且可以減少因?qū)⑺鲩W速存儲器與 所述混合HDD接口連接而導致的開銷。更進一步，本發(fā)明的計算機系統(tǒng)可以實現(xiàn)快速引導和低功耗，同時減少 因?qū)⑺龌旌螲DD與所述閃速存儲器接口連接而導致的開銷。雖然已經(jīng)參照其示范性實施例具體地展示和描述了本發(fā)明，但是本領(lǐng)域 普通技術(shù)人員應當理解，可以在其中作出形式和細節(jié)上的各種改變而不背離 由所附權(quán)利要求書限定的本發(fā)明的精神和范圍。對相關(guān)申請的交叉引用本申請基于2007年1月16日向韓國知識產(chǎn)權(quán)局提交的韓國專利申請 No. 10-2007-0004970的權(quán)益，其公開的全部內(nèi)容通過參照而被合并于此。
權(quán)利要求
1.一種包括閃速存儲器的混合硬盤驅(qū)動器，其中所述閃速存儲器包括主存儲器區(qū)域；以及備用存儲器區(qū)域，存儲用于發(fā)送存儲在所述主存儲器區(qū)域中的用戶數(shù)據(jù)所需的附加信息。
2. 如權(quán)利要求1所述的混合硬盤驅(qū)動器，其中使用所述閃速存儲器作 為高速緩沖存儲器。
3. 如權(quán)利要求1所述的混合硬盤驅(qū)動器，其中所述附加信息包括指示 所述閃速存儲器中用戶數(shù)據(jù)的位置的邏輯塊地址LBA、以及有效扇區(qū)的數(shù)量 至少其中之一。
4. 如權(quán)利要求3所述的混合硬盤驅(qū)動器，其中以扇區(qū)或頁面為單位發(fā) 送所述用戶數(shù)據(jù)。
5. 如權(quán)利要求4所述的混合硬盤驅(qū)動器，其中當以扇區(qū)為單位發(fā)送所 LBA。
6. 如權(quán)利要求5所述的混合硬盤驅(qū)動器，其中所述備用存儲器區(qū)域包 括分配用于存儲所述主存儲器區(qū)域的512字節(jié)扇區(qū)的附加信息的16字節(jié)空 間。
7. 如權(quán)利要求4所述的混合硬盤驅(qū)動器，其中有效扇區(qū)的數(shù)量指示所 述主存儲器區(qū)域的扇區(qū)或頁面中包含的有效扇區(qū)的數(shù)量。
8. —種計算機系統(tǒng)，包括 主機計算機；以及混合硬盤驅(qū)動器，包含閃速存儲器和硬盤， 其中所述閃速存儲器包括 主存儲器區(qū)域，存儲用戶數(shù)據(jù)；以及備用存儲器區(qū)域，存儲用于發(fā)送所述用戶數(shù)據(jù)所需的附加信息。
9. 如權(quán)利要求8所述的計算機系統(tǒng)，進一步包括閃速存儲器直接存儲 器存取DMA電路，用于將所述混合硬盤驅(qū)動器與所述閃速存儲器接口連接。
10. 如權(quán)利要求9所述的計算機系統(tǒng)，其中將所述閃速存儲器DMA電 路連接到所述主機計算機、所述硬盤、以及所述閃速存儲器的接口電路。
11. 一種用于包含閃速存儲器的混合硬盤驅(qū)動器的閃速存儲器DMA電 路，所述閃速存儲器具有存儲用戶數(shù)據(jù)的主存儲器區(qū)域、以及存儲用于發(fā)送 所述用戶數(shù)據(jù)所需的附加信息的備用存儲器區(qū)域，所述閃速存儲器DMA電 路包括用于將所述硬盤驅(qū)動器與所述閃速存儲器接口連接的接口電路。
12. 如權(quán)利要求11所述的閃速存儲器DMA電路，進一步包括 用戶數(shù)據(jù)處理器，執(zhí)行所述用戶數(shù)據(jù)的接口連接操作；以及 備用數(shù)據(jù)處理器，執(zhí)行所述附加信息的接口連接操作。
13. 如權(quán)利要求12所述的閃速存儲器DMA電路，其中所述用戶數(shù)據(jù) 處理器包括用戶數(shù)據(jù)FIFO,執(zhí)行發(fā)送所述用戶數(shù)據(jù)的同步操作；以及 FF模式生成器，當所述用戶數(shù)據(jù)比所述閃速存儲器的頁面小時在所述 閃速存儲器的該頁面的剩余區(qū)域中記錄FF模式。
14. 如權(quán)利要求12所述的閃速存儲器DMA電路，其中所述備用數(shù)據(jù) 處理器包括映射表處理器，執(zhí)行指示所述用戶數(shù)據(jù)的位置的LBA的映射操作；以及檢糾錯單元，檢測并糾正所述用戶數(shù)據(jù)的錯誤。
15. 如權(quán)利要求14所述的閃速存儲器DMA電路，其中所述映射表處 理器包括存儲待發(fā)送用戶數(shù)據(jù)的第 一扇區(qū)的起始LBA、已發(fā)送扇區(qū)的數(shù)量、 有效扇區(qū)的數(shù)量至少其中之一的寄存器。
16. 如權(quán)利要求14所述的閃速存儲器DMA電路，其中所述檢糾錯單 元使用循環(huán)冗余校驗CRC檢錯碼。
17. 如權(quán)利要求11所述的閃速存儲器DMA電路，其中將所述閃速存儲 器DMA電路連接到主機計算機、硬盤、以及所述閃速存儲器的接口電路。
18. 如權(quán)利要求17所述的閃速存儲器DMA電路，進一步包括存儲與 所述主機計算機、所述硬盤、以及所述閃速存儲器至少其中之一的數(shù)據(jù)通信 的數(shù)據(jù)的地址和尺寸的寄存器。
19. 如權(quán)利要求17所述的閃速存儲器DMA電路，其中將所述閃速存 儲器DMA電路連接到緩沖存儲器的接口電路。
20. 如權(quán)利要求19所述的閃速存儲器DMA電路，進一步包括存儲與 所述緩沖存儲器的數(shù)據(jù)通信的數(shù)據(jù)的地址和尺寸的寄存器。
全文摘要
提供一種混合硬盤驅(qū)動器(HDD)、包含該混合HDD的計算機系統(tǒng)、以及用于所述混合HDD的閃速存儲器DMA電路。所述混合HDD包括閃速存儲器。所述閃速存儲器包括主存儲器區(qū)域；以及備用存儲器區(qū)域，存儲用于發(fā)送存儲在所述主存儲器區(qū)域中的用戶數(shù)據(jù)所需的附加信息。所述混合HDD的閃速存儲器DMA電路用于將所述混合HDD與所述閃速存儲器接口連接。因而，可以實現(xiàn)快速引導和低功耗，同時減少因?qū)⑺龌旌螲DD與所述閃速存儲器接口連接而導致的開銷。
文檔編號G06F13/28GK101236524SQ200810004008
公開日2008年8月6日 申請日期2008年1月16日 優(yōu)先權(quán)日2007年1月16日
發(fā)明者柳范錫 申請人:三星電子株式會社