專利名稱：集成電路中真隨機數(shù)的產(chǎn)生方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種數(shù)據(jù)采樣生成方法，尤其涉及一種集成電路中真隨機數(shù)的產(chǎn)生方
法，屬于核算裝置技術(shù)領(lǐng)域。
背景技術(shù)：
隨著計算機技術(shù)、通信技術(shù)、網(wǎng)絡(luò)技術(shù)的迅速發(fā)展，信息在存儲、傳送、接收和處理 過程中的安全問題已受到人們的廣泛關(guān)注。隨機數(shù)在信息安全系統(tǒng)中扮演著重要的角色， 在基于計算機或internet的通信和交易中有著廣泛的應(yīng)用。比如數(shù)據(jù)加密、密鑰管理、公 鑰和私鑰的產(chǎn)生、電子商務(wù)、數(shù)字簽名、身份鑒定以及蒙特卡羅仿真等都要用到隨機數(shù)。
同時，在信息安全系統(tǒng)的設(shè)計中，對隨機數(shù)發(fā)生器性能有較高的要求，因此通常采 用真隨機數(shù)發(fā)生器，其隨機性能的好壞直接決定了信息安全系統(tǒng)的安全性性能。只要在真 隨機數(shù)發(fā)生器的設(shè)計中存在缺陷，人們就可能利用這個缺陷對整個安全系統(tǒng)進(jìn)行破解。
進(jìn)一步來看，真隨機數(shù)發(fā)生器(TRNG)是指利用物理方法實現(xiàn)的隨機數(shù)發(fā)生器。它 是自然界隨機的物理過程(所產(chǎn)生物理現(xiàn)象的不確定性)的反映，即使算法等TRNG的所有 信息都被暴露，都無法猜測其結(jié)果，即高質(zhì)量的真隨機數(shù)發(fā)生器產(chǎn)生的隨機數(shù)永遠(yuǎn)不具備 周期性。 但是，現(xiàn)有的集成電路中真隨機數(shù)的產(chǎn)生方法過于復(fù)雜冗長，其涉及的設(shè)備模塊 也多，不利于快速安全實現(xiàn)。

發(fā)明內(nèi)容
本發(fā)明的目的就是為了解決現(xiàn)有技術(shù)中存在的上述問題，提供一種集成電路中真 隨機數(shù)的產(chǎn)生方法。 本發(fā)明的目的通過以下技術(shù)方案來實現(xiàn) 集成電路中真隨機數(shù)的產(chǎn)生方法，其包括以下步驟步驟①通過采樣電路，對數(shù)字 電源信號及數(shù)字電源信所產(chǎn)生的噪聲進(jìn)行采樣； 步驟②對采樣到的噪聲信號進(jìn)行放大，得到隨機數(shù)模擬數(shù)值； 步驟③對隨機數(shù)模擬數(shù)值進(jìn)行比較，獲取兩組64位總共128位的數(shù)據(jù)信號，存入 移位寄存器當(dāng)中。 步驟④將存入的兩組數(shù)據(jù)信號分別記為第一隨機序列和第二隨機序列，把第一隨 機序列作為DES算法(Data Encryption Standard,即數(shù)據(jù)加密算法)中的明文，把第二隨 機序列當(dāng)作DES算法中的密鑰，進(jìn)行DES算法，獲取真隨機數(shù)。 上述的集成電路中真隨機數(shù)的產(chǎn)生方法，其中所述的步驟①采用高增益高帶寬 的運算放大器進(jìn)行采樣。 進(jìn)一步地，上述的集成電路中真隨機數(shù)的產(chǎn)生方法，其中步驟③所述的比較為通 過集成電路時鐘輸出進(jìn)行速度控制，把每一次輸出的介于0或1的數(shù)據(jù)與移位寄存器的第 一位數(shù)進(jìn)行異或運算。
再進(jìn)一步地，上述的集成電路中真隨機數(shù)的產(chǎn)生方法，其中在步驟①所述的采樣 過程中，通過濾波模塊進(jìn)行濾波。 本發(fā)明技術(shù)方案的突出的實質(zhì)性特點和顯著的進(jìn)步主要體現(xiàn)在利用噪聲所產(chǎn)生 的隨機物理信號，經(jīng)過放大比較和異或運算，產(chǎn)生真正的隨機數(shù)序列，在保正隨機序列不可 重復(fù)和均勻分布的基礎(chǔ)上，再次用算法對隨機序列進(jìn)行算法運算，得到真正意義上的真隨 機數(shù)。本發(fā)明增加了隨機數(shù)的可被預(yù)測的難度，運用在信息安全領(lǐng)域的集成電路設(shè)計當(dāng)中， 不僅安全性能高，且設(shè)計周期短，屬于一種高性價比的設(shè)計方案。再者，本發(fā)明產(chǎn)生的隨機 數(shù)永遠(yuǎn)不具備周期性，且在(O，l)的區(qū)間上均勻分布，其所耗的設(shè)計資源也少。由此可見， 本發(fā)明具有實質(zhì)性技術(shù)特點和顯著的技術(shù)進(jìn)步，其應(yīng)用前景非常廣闊。


圖1是本發(fā)明實施過程示意圖。
具體實施例方式
本發(fā)明的目的、優(yōu)點和特點，將通過下面優(yōu)選實施例的非限制性說明進(jìn)行圖示和 解釋。這些實施例僅是應(yīng)用本發(fā)明技術(shù)方案的典型范例，凡采取等同替換或者等效變換而 形成的技術(shù)方案，均落在本發(fā)明要求保護(hù)的范圍之內(nèi)。 噪聲源取自于物理現(xiàn)象，就目前實際的電路設(shè)計或是集成電路設(shè)計本身，其處于 復(fù)雜的電磁環(huán)境當(dāng)中，周圍中更是有許多電磁噪聲進(jìn)行不斷的干擾。因此，集成電路內(nèi)的電 路不可避免的要受到噪聲的干擾。并且，在任何的時間、任何環(huán)境下，通過對噪聲的采樣來 產(chǎn)生真正的隨機數(shù)是一種直接而有效的途徑。 本發(fā)明是一種基于硬件源的真隨機數(shù)的方法，采樣電源的噪聲和電路或集成電路 本身的熱噪聲進(jìn)行迭加，并對此物理信號進(jìn)行處理，產(chǎn)生集成電路里面所需要的真隨機數(shù)。
進(jìn)一步來看，電源噪聲屬于電磁干擾中的一種，其噪聲頻譜范圍一般是在10kHz 到30MHz之間。在常見的設(shè)計應(yīng)用當(dāng)中，由于芯片的發(fā)熱而引起的熱噪聲在電源信號上會 產(chǎn)生迭加，以此來對數(shù)字電源信號進(jìn)行采樣。同時，數(shù)字電源在數(shù)字電路運行出現(xiàn)高速電平 變化的時候，也會產(chǎn)生一個未知的電磁噪聲干擾。 如圖l所示，針對這些噪聲，使用采樣電路用一個0.01UF到0. 1UF左右的電容對 電源噪聲進(jìn)行采樣，即步驟S1。并且，把沒有用的電源信號去掉，提取出我們所需要的噪聲 信號。然后再用一個高增益高帶寬的運算放大器，對采樣到的噪聲信號進(jìn)行放大即步驟S3。 經(jīng)過放大的噪聲信號便是我們所需要的隨機數(shù)的模擬值，把這個信號送入下一級進(jìn)行步驟 S4——比較。 具體來說如下給比較級脈沖輸入控制端輸入時鐘脈沖，在脈沖輸入上升沿到來 時，比較器輸出有效數(shù)據(jù)位。在同步時鐘的控制下，此有效數(shù)據(jù)位(0或1)與上一個時鐘上 升沿輸出的有效數(shù)據(jù)位進(jìn)行異或運算，并通過移位寄存器把數(shù)據(jù)保存。比較器有效數(shù)據(jù)位 的輸出和移位寄存器均由集成電路的輸出由時鐘進(jìn)行控制。如此，當(dāng)存入兩組64位總共 128位的數(shù)據(jù)信號時，即可完成步驟S5的信號存儲。 再進(jìn)一步來看，所述的異或運算是對產(chǎn)生真隨機數(shù)的一次完善過程，眾所周知，由 于噪聲信號的隨機性和不穩(wěn)定性，使得所提取的信號也有可能會出現(xiàn)極限信號即全0或全1的情況。盡管這種可能是很小的，可從產(chǎn)生真隨機數(shù)的理論來說，只要是可能的情況都應(yīng)該包括。所以，我們針對這種可能性極小的極限情況用額外運算來對它進(jìn)行完善。這樣，不但能使每次產(chǎn)生的真隨機數(shù)的不可預(yù)測性增大，也使得真隨機數(shù)的均勻分布特性進(jìn)一步增強。 隨即，在兩組64位總共128位的數(shù)據(jù)信號存入后，把這兩組數(shù)據(jù)信號分別記為第一隨機序列和第二隨機序列。如是，將第一隨機序列當(dāng)作DES算法中的明文，把第二隨機序列當(dāng)作DES算法當(dāng)中的密鑰，進(jìn)行一次完整的DES運算，即步驟S6。經(jīng)過此算法后，作為采用本方法的隨機數(shù)發(fā)生器產(chǎn)生的隨機數(shù)將會更加難以預(yù)測，且使得隨機數(shù)的分布也會更加均勻，由此獲得由物理信號所產(chǎn)生的隨機數(shù)，即真隨機數(shù)。 從上述文字表述并結(jié)合附圖可以看出，本發(fā)明利用噪聲所產(chǎn)生的隨機物理信號，經(jīng)過放大比較和異或運算，產(chǎn)生真正的隨機數(shù)序列，在保正隨機序列不可重復(fù)和均勻分布的基礎(chǔ)上，再次用算法對隨機序列進(jìn)行算法運算，得到真隨機數(shù)。本發(fā)明增加了隨機數(shù)的可被預(yù)測的難度，運用在信息安全領(lǐng)域的集成電路設(shè)計當(dāng)中，不僅安全性能高，且設(shè)計周期短，屬于一種高性價比的設(shè)計方案。再者，本發(fā)明產(chǎn)生的隨機數(shù)永遠(yuǎn)不具備周期性，且在(0，1)的區(qū)間上均勻分布，其所耗的設(shè)計資源也少，值得在本領(lǐng)域內(nèi)推廣應(yīng)用。
權(quán)利要求
集成電路中真隨機數(shù)的產(chǎn)生方法，其特征在于包括以下步驟步驟①，通過采樣電路對數(shù)字電源信號及數(shù)字電源信所產(chǎn)生的噪聲進(jìn)行采樣；步驟②，對采樣到的噪聲信號進(jìn)行放大，得到隨機數(shù)模擬數(shù)值；步驟③，對隨機數(shù)模擬數(shù)值進(jìn)行比較，獲取兩組64位的數(shù)據(jù)信號，存入移位寄存器當(dāng)中；步驟④，將存入的兩組數(shù)據(jù)信號分別記為第一隨機序列和第二隨機序列，把第一隨機序列作為DES算法中的明文，把第二隨機序列當(dāng)作DES算法中的密鑰，進(jìn)行DES算法，獲取真隨機數(shù)。
2. 根據(jù)權(quán)利要求1所述的集成電路中真隨機數(shù)的產(chǎn)生方法，其特征在于所述的步驟 ①采用高增益高帶寬的運算放大器進(jìn)行采樣。
3. 根據(jù)權(quán)利要求1所述的集成電路中真隨機數(shù)的產(chǎn)生方法，其特征在于步驟③所述 "比較"的方法是，通過集成電路時鐘輸出進(jìn)行速度控制，把每一次輸出的數(shù)據(jù)與移位寄存 器的第一位數(shù)進(jìn)行異或運算。
4. 根據(jù)權(quán)利要求1所述的集成電路中真隨機數(shù)的產(chǎn)生方法，其特征在于在步驟①所 述的采樣過程中，通過濾波模塊進(jìn)行濾波。
全文摘要
本發(fā)明涉及一種集成電路中真隨機數(shù)的產(chǎn)生方法，屬于核算裝置技術(shù)領(lǐng)域。特點是首先通過采樣電路，對數(shù)字電源信號及數(shù)字電源信所產(chǎn)生的噪聲進(jìn)行采樣；隨后對采樣到的噪聲信號進(jìn)行放大，得到隨機數(shù)模擬數(shù)值；接著對隨機數(shù)模擬數(shù)值進(jìn)行比較，獲取兩組64位的數(shù)據(jù)信號，存入移位寄存器當(dāng)中；最后將存入的兩組數(shù)據(jù)信號分別記為第一隨機序列和第二隨機序列，把第一隨機序列作為DES算法中的明文，把第二隨機序列當(dāng)作DES算法中的密鑰，進(jìn)行DES算法，獲取真隨機數(shù)。本發(fā)明增加了隨機數(shù)的可被預(yù)測的難度，運用在信息安全領(lǐng)域的集成電路設(shè)計當(dāng)中，不僅安全性能高，且設(shè)計周期短。
文檔編號G06F7/58GK101727308SQ200810155618
公開日2010年6月9日 申請日期2008年10月28日 優(yōu)先權(quán)日2008年10月28日
發(fā)明者劉新宇, 彭海輝, 黃潔 申請人:蘇州中科集成電路設(shè)計中心有限公司