專利名稱：：用于快閃存儲器的區(qū)塊管理方法、快閃儲存系統(tǒng)及控制器的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種用于快閃存儲器的區(qū)塊管理方法，特別是涉及一種將存i統(tǒng):控制器，、''、'、
背景技術(shù)：
：數(shù)字相機、手機相機與MP3在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由于快閃存儲器(FlashMemory)具有數(shù)據(jù)非易失性、省電、體積小與無機械結(jié)構(gòu)等的特性，適合便攜式應(yīng)用，最適合使用于這類可攜式由電池供電的產(chǎn)品上。固態(tài)硬盤就是一種以NAND快閃存儲器作為儲存媒體的儲存裝置。一般來說，快閃儲存系統(tǒng)的快閃存儲器會劃分為多個物理區(qū)塊(physealblock)并且這些物理區(qū)塊會分組為數(shù)據(jù)區(qū)(dataarea)與備用區(qū)(sparearea)。歸類為數(shù)據(jù)區(qū)的物理區(qū)塊中會儲存由寫入指令所寫入的有效數(shù)據(jù)，而備用區(qū)中的物理區(qū)塊是用以在執(zhí)行寫入指令時替換數(shù)據(jù)區(qū)中的物理區(qū)塊。具體來說，當(dāng)快閃儲存系統(tǒng)接受到主機的寫入指令而欲對數(shù)據(jù)區(qū)的物理區(qū)塊進行寫入時，快閃儲存系統(tǒng)會從備用區(qū)中提取一物理區(qū)塊并且將在數(shù)據(jù)區(qū)中欲寫入的物理區(qū)塊中的有效舊數(shù)據(jù)與欲寫入的新數(shù)據(jù)寫入至從備用區(qū)中提取的物理區(qū)塊并且將已寫入新數(shù)據(jù)的物理區(qū)塊關(guān)聯(lián)為數(shù)據(jù)區(qū)，并且將原本數(shù)據(jù)區(qū)的物理區(qū)塊進行擦除并關(guān)聯(lián)為備用區(qū)。為了能夠讓主機能夠順利地存取以輪替方式儲存數(shù)據(jù)的物理區(qū)塊，快閃儲存系統(tǒng)會提供邏輯區(qū)塊給主機。也就是說，快閃儲存系統(tǒng)會建立邏輯-物理區(qū)塊對映表，并且在此表中記錄與更新邏輯區(qū)塊與數(shù)據(jù)區(qū)的物理區(qū)塊之間的對映關(guān)系來反映物理區(qū)塊的輪替，所以主機僅需要針對所提供邏輯區(qū)塊進行寫入而快閃儲存系統(tǒng)會然而，在快閃存儲器工藝上的進步而使得每一物理區(qū)塊的設(shè)計容量會越來越大的同時，亦造成上述搬移有效舊數(shù)據(jù)的時間會相對的增加而降低系統(tǒng)的效能。特別是，在當(dāng)快閃儲存系統(tǒng)用作為安裝計算機操作系統(tǒng)的儲存媒體時，操作系統(tǒng)會經(jīng)常性的存取特定數(shù)據(jù)(例如，文檔配置表(FileAllocationTable,FAT),頻繁存取此類小文檔的數(shù)據(jù)會使得執(zhí)行搬移有效舊數(shù)據(jù)的時間更長且加速物理區(qū)塊的磨損。因此，提升此類數(shù)據(jù)存取的效率與減少快閃存儲器的物理區(qū)塊的磨損是相當(dāng)重要的。
發(fā)明內(nèi)容有鑒于此，本發(fā)明提供一種區(qū)塊管理方法，其能夠提升數(shù)據(jù)寫入的效率并且避免物理區(qū)塊的磨損以延長快閃存儲器儲存系統(tǒng)的壽命。此外，本發(fā)明提供一種控制器，其使用上述區(qū)塊管理方法來管理快閃存儲器，其能夠提升數(shù)據(jù)寫入的效率并且避免物理區(qū)塊的磨損以延長快閃存儲器儲存系統(tǒng)的壽命。再者，本發(fā)明提供一種儲存系統(tǒng)，其使用上述區(qū)塊管理方法來管理快閃存儲器，其能夠提升數(shù)據(jù)寫入的效率并且避免物理區(qū)塊的磨損以延長快閃存儲器儲存系統(tǒng)的壽命。本發(fā)明提出一種區(qū)塊管理方法，其適于管理快閃儲存系統(tǒng)的快閃存儲取區(qū)劃分為多個快取子區(qū)，其中該儲存區(qū)分別具有多個物理區(qū)塊且每一快取子區(qū)具有至少一個物理區(qū)塊。此區(qū)塊管理方法也包括配置多個邏輯區(qū)塊，其中邏輯區(qū)塊是對映儲存區(qū)的物理區(qū)塊。此方法還包括設(shè)定邏輯區(qū)塊與所劃分的快取子區(qū)的配置關(guān)系，其中每一邏輯區(qū)塊對應(yīng)快取子區(qū)的其中之一，其中當(dāng)主機寫入數(shù)據(jù)至邏輯區(qū)塊時會先將數(shù)據(jù)暫存至邏輯區(qū)塊對應(yīng)的快取子區(qū)中。在本發(fā)明的一實施例中，上述區(qū)塊管理方法還包括當(dāng)至少其中一個快取子區(qū)已存滿數(shù)據(jù)時將暫存在此已存滿數(shù)據(jù)的快取子區(qū)中的數(shù)據(jù)寫入至儲存區(qū)中。在本發(fā)明的一實施例中，上述區(qū)塊管理方法還包括當(dāng)^:寫入的邏輯區(qū)塊對應(yīng)的快取子區(qū)無空間可儲存該數(shù)據(jù)時將數(shù)據(jù)暫存于其他快取子區(qū)中。在本發(fā)明的一實施例中，上述將邏輯區(qū)塊對應(yīng)快取子區(qū)的步驟包括依據(jù)當(dāng)主機寫入數(shù)據(jù)至邏輯區(qū)塊時所有快取子區(qū)的目前使用率來分配邏輯區(qū)在本發(fā)明的一實施例中，上述區(qū)塊管理方法還包括在邏輯-物理區(qū)塊對映表中記錄一快取標(biāo)記以表示哪些邏輯區(qū)塊的數(shù)據(jù)是暫存于快取子區(qū)中，以及建立一數(shù)據(jù)地址表以記錄儲存此邏輯區(qū)塊的頁面地址的數(shù)據(jù)的物理頁面地址。在本發(fā)明的一實施例中，上述將快取區(qū)劃分為快取子區(qū)的步驟包括將快取區(qū)劃分為N個快取子區(qū)，且上述配置邏輯區(qū)塊以供主機存取的步驟包括配置M個邏輯區(qū)塊，其中N與M為正整數(shù)，以及上述將邏輯區(qū)塊對應(yīng)快取子區(qū)的步驟包括將第K邏輯區(qū)塊對應(yīng)第P快取子區(qū)，其中K為小于(M+l)的正整數(shù)并且P等于K除以N的余數(shù)。本發(fā)明亦提供一種儲存系統(tǒng)及其控制器，此儲存系統(tǒng)包括快閃存儲器、連接器以及控制器，其中快閃存儲器具有多個物理區(qū)塊且這些物理區(qū)塊至少分組為數(shù)據(jù)區(qū)與備用區(qū)。此控制器是電性連接至上述快閃存儲器與連接器，并且此控制器包括微處理器單元以及耦接至微處理器單元的快閃存儲器接口模塊、緩沖存儲器、主機接口模塊與存儲器管理模塊。特別是，此存儲器管理模塊具有可由微處理器單元執(zhí)行的多個機器指令以對快閃存儲器完成上述區(qū)塊管理步驟。在本發(fā)明的一實施例中，上述快閃存儲器為一多層存儲單元(MultiLevelCell,MLC)NAND快閃存儲器，且此快閃存儲器的物理區(qū)塊具有多個上頁地址與寫入速度快于上頁地址的多個下頁地址，并且在本發(fā)明的一實施例中，上述將數(shù)據(jù)暫存至邏輯區(qū)塊對應(yīng)的快取子區(qū)中的步驟包括將數(shù)據(jù)僅暫存至快取子區(qū)的下頁地址中。本發(fā)明提出一種區(qū)塊管理方法，其適于管理快閃儲存系統(tǒng)的快閃存儲器，此區(qū)塊管理方法包括將快閃存儲器劃分為快取區(qū)與儲存區(qū)，并且將快取區(qū)劃分為多個快取子區(qū)，其中該儲存區(qū)分別具有多個物理區(qū)塊且每一快取子區(qū)具有至少一個物理區(qū)塊。此區(qū)塊管理方法也包括設(shè)定物理區(qū)塊與所劃分的快取子區(qū)的配置關(guān)系，其中每一物理區(qū)塊對應(yīng)快取子區(qū)的其中之一，其中當(dāng)主機寫入數(shù)據(jù)至物理區(qū)塊時會先將數(shù)據(jù)暫存至物理區(qū)塊對應(yīng)的快取子區(qū)中。本發(fā)明因采用將快閃存儲器劃分出快取區(qū)的結(jié)構(gòu)，因此可提升數(shù)據(jù)寫入的效率。此外，本發(fā)明會將快取區(qū)劃分為多個快取子區(qū)并且將邏輯區(qū)塊9對應(yīng)特定的快取子區(qū)，由此可將特定的邏輯區(qū)塊的數(shù)據(jù)暫存于所對應(yīng)的快取子區(qū)中，基此可在整理快取子區(qū)中的數(shù)據(jù)時減少物理區(qū)塊的擦除次數(shù)。為使本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉較佳實施例，并結(jié)合附圖詳細(xì)說明如下。圖1是根據(jù)本發(fā)明一實施例繪示快閃儲存系統(tǒng)的概要方塊圖。圖2A與2B是根據(jù)本發(fā)明實施例繪示圖1的儲存區(qū)的示意圖。圖2C是根據(jù)本發(fā)明實施例繪示圖1的快取區(qū)的示意圖。圖3是根據(jù)本發(fā)明實施例繪示區(qū)塊管理步驟的流程圖。圖4是根據(jù)本發(fā)明實施例繪示邏輯-物理區(qū)塊對映表的范例。圖5是根據(jù)本發(fā)明實施例繪示數(shù)據(jù)地址表的范例。圖6是根據(jù)本發(fā)明另一實施例繪示區(qū)塊管理步驟的流程圖附圖符號說明100:快閃儲存系統(tǒng)110:控制器110a:微處理器單元110b:存儲器管理模塊110c:快閃存儲器接口模塊110d:緩沖存儲器110e:主才幾接口才莫塊120:連接器130:快閃存儲器130a:儲存區(qū)130b:快取區(qū)200:主機系統(tǒng)202:系統(tǒng)區(qū)204:數(shù)據(jù)區(qū)206:備用區(qū)208:替換區(qū)塊210-l210-M:邏輯區(qū)塊220-l~220-N:快取子區(qū)300:總線S301、S303、S305、S307、S309、S311、S313、S315、S317、S319、S321:區(qū)塊管理步驟400邏輯-物理區(qū)塊對映表402邏輯區(qū)塊字段404物理區(qū)塊字段406快耳又標(biāo)記字段500數(shù)據(jù)地址表502邏輯區(qū)塊字段504邏輯頁面地址字段506快取子區(qū)508物理區(qū)塊字段510物理頁面地址字段S601、S603:區(qū)塊管理步驟具體實施例方式為了提升快閃儲存系統(tǒng)的存取效率，本發(fā)明所提出的方法是將快閃儲存系統(tǒng)中的快閃存儲器劃分出一個區(qū)域作為快取區(qū)(或稱緩沖區(qū))，并且將此快取區(qū)劃分為數(shù)個快取子區(qū)，同時將提供給主機存取的邏輯區(qū)塊分別地配置其中一個快取子區(qū)，其中當(dāng)主機系統(tǒng)寫入數(shù)據(jù)至快閃儲存系統(tǒng)時，此數(shù)據(jù)會根據(jù)所寫入的邏輯區(qū)塊將數(shù)據(jù)暫存于對應(yīng)的特定快取子區(qū)中后即回應(yīng)主機系統(tǒng)已完成此寫入指令，之后在于快閃儲存系統(tǒng)于非忙碌(busy)期間才將快取子區(qū)中的數(shù)據(jù)搬移至應(yīng)寫入此數(shù)據(jù)的物理區(qū)塊中。因此，可有效地提升數(shù)據(jù)寫入的效率并且減少物理區(qū)塊的磨損。為了更清楚了解本發(fā)明的精神，以下將以范例實施例作詳細(xì)說明。圖1是根據(jù)本發(fā)明一實施例繪示快閃儲存系統(tǒng)的概要方塊圖。請參照圖1，快閃儲存系統(tǒng)100包括控制器(亦稱控制器系統(tǒng))110、連接器120以及快閃存儲器130。通?？扉W儲存系統(tǒng)100會與主機200—起使用，以使主機200可將數(shù)據(jù)寫入至快閃儲存系統(tǒng)100或從快閃儲存系統(tǒng)100中讀取數(shù)據(jù)。在本實施例中，快閃儲存系統(tǒng)120為固態(tài)硬盤(SolidStateDrive,SSD)。但必須了解的是，在本發(fā)明另一實施例中快閃儲存系統(tǒng)100亦可以是存儲卡或隨身盤。控制器110會執(zhí)行以硬件型式或固件型式實施的多個指令以配合連接器120與快閃存儲器130來進行數(shù)據(jù)的儲存、讀取與擦除等運作?？刂破?10包括微處理器單元110a、存儲器管理模塊110b、快閃存儲器接口模塊110c、緩沖存儲器110d與主機接口模塊110e。微處理器單元110a用以與存儲器管理模塊110b、快閃存儲器接口模塊110c、緩沖存儲器110d與主機接口模塊llOe等協(xié)同合作以進行快閃儲存系統(tǒng)100的各種運作。存儲器管理模塊110b耦接至微處理器單元110a。存儲器管理模塊110b具有可由微處理器單元110a執(zhí)行的多個機器指令以管理快閃存儲器130，例如平均磨損、區(qū)塊管理功能、維護邏輯-物理對映表(mappingtable)功能等的機器指令。特別是，在本發(fā)明實施例中，存儲器管理模塊110b包含可完成根據(jù)本實施例的區(qū)塊管理步驟的機器指令。在本實施例中，存儲器管理模塊110b是以一固件型式實施在控制器110中，例如以程序語言撰寫程序相關(guān)機械指令并且儲存于程序存儲器(例如，只讀存儲器(ReadOnlyMemory,ROM))來實施存儲器管理模塊110b。當(dāng)快閃存儲器儲存系統(tǒng)100運作時，存儲器管理模塊110b的多個機器指令會間接地被載入至緩沖存儲器110d中并且由微處理器單元110a來執(zhí)行或直接由微處理器單元110a來執(zhí)行以完成上述平均磨損功能、壞區(qū)塊管理功能、維護邏輯-物理區(qū)塊對映表功能等。特別是，控制器110藉由執(zhí)行存儲器管理模塊110b的多個機械指令來完成根據(jù)本發(fā)明實施例的區(qū)塊管理步驟。在本發(fā)明另一實施例中，存儲器管理模塊110b的機械指令亦可以固件型式儲存于快閃存儲器130的特定區(qū)域(例如，快閃存儲器中專用于存放系統(tǒng)數(shù)據(jù)的系統(tǒng)區(qū))中。同樣的，當(dāng)快閃存儲器儲存系統(tǒng)IOO運作時，存儲器管理模塊110b的多個機器指令會被載入至緩沖存儲器llOd中并且由微處理器單元110a來執(zhí)行。此外，在本發(fā)明另一實施例中存儲器管理模塊110b亦可以一硬件型式實施在控制器110中?？扉W存儲器接口模塊110c是耦接至微處理器單元110a并且用以存取快閃存儲器130。也就是，欲寫入至快閃存儲器130的數(shù)據(jù)會經(jīng)由快閃存儲器接口模塊110c轉(zhuǎn)換為快閃存儲器130所能接受的格式。緩沖存儲器110d是耦接至微處理器單元110a并且用以暫時地儲存系統(tǒng)數(shù)據(jù)(例如邏輯-物理對映表)或者主機200所讀取或?qū)懭氲臄?shù)據(jù)。在本實施例中，緩沖存儲器110d為靜態(tài)隨機存取存儲器(staticrandomaccessmemory,SRAM)。然而，必須了解的是，本發(fā)明不限于此，動態(tài)隨機存取存儲器(DynamicRandomAccessmemory,DRAM)、磁阻式存儲器(MagnetoresistiveRandomAccessMemory,MRAM)、相變存小者器(PhaseChangeRandomAccessMemory,PRAM)或其他適合的存儲器亦可應(yīng)用于本發(fā)明。主機接口模塊110e耦接至微處理器單元110a并且用以接收與識別主機系統(tǒng)200所傳送的指令。也就是，主機系統(tǒng)200所傳送的指令與數(shù)據(jù)會通過主機接口;f莫塊110e來傳送至^f鼓處理器單元110a。在本實施例中，主機接口模塊110e為SATA接口。然而，必須了解的是本發(fā)明不限于此，主機接口模塊110e亦可以是USB接口、IEEE1394接口、PCIExpress接口、MS接口、MMC接口、SD接口、CF接口、IDE接口或其他適合的數(shù)據(jù)傳輸接口。特別是，主機接口模塊110e會與連接器120相對應(yīng)。也就是，主機接口模塊110e必須與連接器120互相搭配。此外，雖未繪示于本實施例，但控制器110還可包括錯誤校正模塊與電源管理模塊等用于控制快閃存儲器的一般功能模塊。連接器120用以通過總線300連接主機系統(tǒng)200。在本實施例中，連接器120為SATA連接器。然而，必須了解的是本發(fā)明不限于此，連接器120亦可以是USB連接器、正EE1394連接器、PCIExpress連接器、MS連接器、MMC連接器、SD連接器、CF連接器、IDE連接器或其他適合的連接器。快閃存儲器130電連接至控制器110并且用以儲存數(shù)據(jù)。在本實施中快閃存儲器130為多層存儲單元(MultiLevelCell,MLC)NAND快閃存儲器。然而，必須了解的是，本發(fā)明不限于此。在本發(fā)明另一實施例中，單層存儲單元(SingleLevelCell,SLC)NAND快閃存儲器亦可應(yīng)用于本發(fā)明。快閃存儲器130通常實質(zhì)上分割為多個物理區(qū)塊(physicalblock)。一般而言，在快閃存儲器中物理區(qū)塊為擦除的最小單位。亦即，每一物理區(qū)塊含有最小數(shù)目之一并被擦除的存儲單元。每一物理區(qū)塊通常會分割為數(shù)個頁面地址(page)。頁面地址通常為編程(program)的最小單元。但要特別說明的是于有些不同的快閃存儲器設(shè)計，最小的編程單位也可為一個扇區(qū)(sector)。也就是說，一頁面地址中有多個扇區(qū)并以一扇區(qū)為編程的最小單元。換言之，頁面地址為寫入數(shù)據(jù)或讀取數(shù)據(jù)的最小單元。每一頁面地址通常包括使用者數(shù)據(jù)區(qū)D與冗余區(qū)R。使用者數(shù)據(jù)區(qū)用以儲存使用者的數(shù)據(jù)，而冗余區(qū)用以儲存系統(tǒng)的數(shù)據(jù)(例如，錯誤校正碼(errorcorrectingcode,ECC))。為對應(yīng)于磁盤驅(qū)動器的扇區(qū)(sector)大小，一般而言，使用者數(shù)據(jù)區(qū)D通常為512字節(jié)，而冗余區(qū)R通常為16字節(jié)。也就是，一頁為一個扇區(qū)。然而，亦可以多個扇區(qū)形成一頁，例如一頁包4舌4個扇區(qū)。一般而言，物理區(qū)塊可由任意數(shù)目的頁面地址所組成，例如64個頁面地址、128個頁面地址、256個頁面地址等。物理區(qū)塊通常也可被分組為數(shù)個區(qū)域(zone),以區(qū)域來管理存儲器某種程度上是彼此獨立地操作以增加操作執(zhí)行的平行程度且簡化管理的復(fù)雜度。在本實施例中快閃存儲器130會區(qū)分為儲存區(qū)130a與快取區(qū)130b，其中儲存區(qū)130a是用以儲存數(shù)據(jù)，而快取區(qū)是用以暫存數(shù)據(jù)，具體來說，當(dāng)主機系統(tǒng)200寫入數(shù)據(jù)至快閃儲存系統(tǒng)100時，控制器110會先將數(shù)據(jù)暫存于快取區(qū)130b以加速寫入指令的處理，之后再寫入至儲存區(qū)130a。圖2A與2B是根據(jù)本發(fā)明實施例繪示圖1的儲存區(qū)130a的示意圖。必須了解的是，在此描述快閃存儲器的運作時以"提取"、"搬移"、"交換"、"替換"、"輪替"、"分割"、"劃分"等詞來操作快閃存儲器130的物理區(qū)塊是邏輯上的概念。也就是說，快閃存儲器的物理區(qū)塊的實際位置并未更動，而是邏輯上對快閃存儲器的物理區(qū)塊進行操作。值得一提的是，下述物理區(qū)塊的運作藉由控制器110執(zhí)行存儲器管理模塊110b的機械指令所完成。請參照圖2A，在本發(fā)明實施例中，為了有效率地編程(即，寫入與擦除)快閃存儲器130，控制器110會將儲存區(qū)130a的物理區(qū)塊在邏輯上分組為一系統(tǒng)區(qū)202(即，物理區(qū)塊1~物理區(qū)塊S)、一數(shù)據(jù)區(qū)204(即，物理區(qū)塊(S+1)物理區(qū)塊(S+M))與一備用區(qū)206(即，物理區(qū)塊(S+M+1)物理區(qū)塊(S+M+C))。如前所述，快閃存儲器130的物理區(qū)塊會以輪替方式提供主機來儲存數(shù)據(jù)，因此控制器110會提供邏輯區(qū)塊210-1-210-M給主機以進行數(shù)據(jù)存取，并且通過維護邏輯-物理對映表來記錄邏輯區(qū)塊所對映的物理區(qū)塊。在本實施例中，上述S、M與C為正整數(shù)，其代表各區(qū)配置的物理區(qū)塊數(shù)量，其可14由快閃儲存系統(tǒng)的制造商依據(jù)所使用的快閃存儲器的容量而設(shè)定。系統(tǒng)區(qū)202中的物理區(qū)塊用以記錄系統(tǒng)數(shù)據(jù)，系統(tǒng)數(shù)據(jù)例如是關(guān)于快閃存儲器130的區(qū)域數(shù)、每一區(qū)域的物理區(qū)塊數(shù)、每一物理區(qū)塊的頁面地址數(shù)、記錄邏輯區(qū)塊與物理區(qū)塊對映關(guān)系的邏輯-物理對映表(logical-physicalmappingtable)等。數(shù)據(jù)區(qū)204中的物理區(qū)塊用以儲存使用者的數(shù)據(jù)，一般來說就是主機200所存取的邏輯區(qū)塊所對映的區(qū)塊。備用區(qū)206中的物理區(qū)塊是用以替換數(shù)據(jù)區(qū)204中的物理區(qū)塊，因此在備用區(qū)206中的物理區(qū)塊為空或可使用的區(qū)塊，即無記錄數(shù)據(jù)或標(biāo)記為已沒用的無效數(shù)據(jù)。特別是，數(shù)據(jù)區(qū)204與備用區(qū)206的物理區(qū)塊會以輪替方式來儲存主機系統(tǒng)200對快閃儲存系統(tǒng)100寫入的數(shù)據(jù)。具體來說，由于在快閃存儲器中每個地址僅能編程一次，因此若要對已寫過^:據(jù)位置再次寫入數(shù)據(jù)時，必須先執(zhí)行擦除的動作。然而，如前所述快閃存儲器寫入單位為頁面，其小于以物理區(qū)塊為單位的擦除單位。因此，若要執(zhí)行物理區(qū)塊的擦除動作時，必須先將欲擦除物理區(qū)塊中的有效頁面地址的數(shù)據(jù)復(fù)制至其它物理區(qū)塊后才可進行物理區(qū)塊的擦除動作。例如，當(dāng)主機欲寫入數(shù)據(jù)至邏輯區(qū)塊210-1(即，邏輯區(qū)塊l)時，控制器110會通過邏輯-物理對映表得知邏輯區(qū)塊1目前是對映數(shù)據(jù)區(qū)204中的物理區(qū)塊(S+1)。因此，快閃儲存系統(tǒng)100將對物理區(qū)塊(S+1)中的數(shù)據(jù)進行更新，期間，控制器110會從備用區(qū)206中提取物理區(qū)塊(S+M+1)來取代數(shù)據(jù)區(qū)204的物理區(qū)塊(S+1)。然而，當(dāng)將新數(shù)據(jù)入至物理區(qū)塊(S+M+1)的同時，不會立刻將物理區(qū)塊(S+1)中的所有有效數(shù)據(jù)搬移至物理區(qū)塊(S+M+1)而擦除物理區(qū)塊(S+1)。具體來說，控制器110會將物理區(qū)塊(S+1)中欲寫入頁面地址之前的有效數(shù)據(jù)(即頁P0與P1)復(fù)制至物理區(qū)塊(S+M+1)(如圖2B的(a))，并且將新數(shù)據(jù)(即物理區(qū)塊(S+M+1)的頁P2與P^寫入至物理區(qū)塊(S+M+l)(如圖2B的(b))。此時，將含有部分的有效舊數(shù)據(jù)與所寫入新數(shù)據(jù)的物理區(qū)塊(S+M+1)暫時地關(guān)聯(lián)為替換物理區(qū)塊208。這是因為物理區(qū)塊(S+l)中的有效數(shù)據(jù)有可能在下個操作(例如，寫入指令)中變成無效，因此立刻將物理區(qū)塊(S+1)中的所有有效數(shù)據(jù)搬移至替換物理區(qū)塊(S+M+1)可能會造成無謂的搬移。在此案例中，物理區(qū)塊(S+1)與替換物理區(qū)塊(S+M+1)的內(nèi)容整合起來才是所對映邏輯區(qū)塊1的完整內(nèi)容。此等母子區(qū)塊(即，物理區(qū)塊(S+1)與替換物理區(qū)塊(S+M+1》的暫態(tài)關(guān)系可依據(jù)控制器110中緩沖存儲器110d的大小而定，例如一般會使用五組來實施。暫時地維持這種暫態(tài)關(guān)系的動作一般可稱為開啟(open)母子區(qū)塊。之后，當(dāng)需要將物理區(qū)塊(S+1)與替換物理區(qū)塊(S+M+1)的內(nèi)容真正合并時，控制器110才會將物理區(qū)塊(S+1)與替換物理區(qū)塊(S+M+1)整并為一區(qū)塊，由此提升區(qū)塊的使用效率，此合并的動作又可稱為關(guān)閉(close)母子區(qū)塊。例如，如圖2B的(c)所示，當(dāng)進行關(guān)閉母子區(qū)塊時，控制器110會將物理區(qū)塊(S+1)中剩余的有效數(shù)據(jù)(即，頁P4PN)復(fù)制至替換物理區(qū)塊(S+M+l),然后將物理區(qū)塊(S+1)擦除并關(guān)聯(lián)為備用區(qū)206，同時，將替換物理區(qū)塊(S+M+1)關(guān)聯(lián)為數(shù)據(jù)區(qū)204,并且在邏輯-物理對映表中將邏輯區(qū)塊1的對映更改為物理區(qū)塊(S+M+1),由此完成關(guān)閉母子區(qū)塊的動作。隨著快閃存儲器的容量逐漸變大，使得開啟上述母子區(qū)塊與搬移有效舊數(shù)據(jù)的時間會隨之增加，因此會使得控制器110完成寫入指令所需時間更長。因此，在本實施例中控制器110會將快閃存儲器130中的部分物理區(qū)塊劃分作為快取區(qū)130b?？烊^(qū)130b中的物理區(qū)塊是用以暫存主機系統(tǒng)200所寫入的數(shù)據(jù)。也就是說，當(dāng)主機系統(tǒng)200對快閃儲存系統(tǒng)IOO下達寫入指令時，控制器110會將欲寫入的數(shù)據(jù)暫存于快取區(qū)130b中，并且回復(fù)主機系統(tǒng)200已完成此寫入指令。之后，控制器110會在快閃儲存系統(tǒng)100的非忙碌(non-busy)期間將快取區(qū)130b的數(shù)據(jù)搬移至數(shù)據(jù)區(qū)204。也就是，控制器110會在快閃儲存系統(tǒng)100的非忙碌期間執(zhí)行上述耗時的開啟母子區(qū)塊的運作(如圖2B所示)來將暫存于快取區(qū)130b中的數(shù)據(jù)寫入其應(yīng)寫入的物理區(qū)塊中。圖2C是根據(jù)本發(fā)明實施例繪示圖1的快取區(qū)130b的示意圖。請參照圖2C,在本實施例中控制器110會將快取區(qū)130b分為多個快取子區(qū)220-l220-N，并且為邏輯區(qū)塊210-1~210-M分別地配置快耳又子區(qū)220-l~220-N的其中之一(在此，N與M為正整數(shù))。也就是說，每一邏輯區(qū)塊會對應(yīng)一個特定快取子區(qū)。一般來說，快取子區(qū)的數(shù)目會少于邏輯區(qū)塊數(shù)，因此多個邏輯區(qū)塊會共用一個快取子區(qū)。之后，當(dāng)控制器110將主機系統(tǒng)200所寫入的數(shù)據(jù)暫存于快取區(qū)130b時，控制器110會根據(jù)欲寫入的邏輯區(qū)塊將數(shù)據(jù)暫存所配置的特定快取子16區(qū)中。例如，在本實施例中控制器UO會將配置快取子區(qū)220-P以用于邏輯區(qū)塊210-K,其中K與P為整數(shù)并且P為K除以N的余數(shù)，如下式(l):P-K(modN)l^K^M(1)也就是，例如在本實施例中假設(shè)N為4時，則名夂寫入至邏輯區(qū)塊210-1、210-5、210-9...的數(shù)據(jù)會暫存于快取子區(qū)220-1中，欲寫入至邏輯區(qū)塊210-2、210-6、210-10...的數(shù)據(jù)會暫存于快取子區(qū)220-2中，欲寫入至邏輯區(qū)塊210-3、210-7、210-11...的數(shù)據(jù)會暫存于快取子區(qū)220-3中以及欲寫入至邏輯區(qū)塊210-4、210-8、210-12...的數(shù)據(jù)會暫存于快取子區(qū)220-4中。在本實施例中是將邏輯區(qū)塊以非連續(xù)方式對應(yīng)至快取子區(qū)。然而，在本發(fā)明另一實施例中亦可以連續(xù)的邏輯區(qū)塊來對應(yīng)快取子區(qū)。例如，在上述例子中邏輯區(qū)塊210-1、210-2、210-3…210-S會對應(yīng)快取子區(qū)220-1,邏輯區(qū)塊210-(S+l)、210畫(S+2)、210隱(S+3)…210-2S會對應(yīng)220-2,邏輯區(qū)塊210-(2S+l)、210-(2S+2)、210-(2S+3)…210-3S會對應(yīng)220-3以及邏輯區(qū)塊210-(3S+l)、210-(3S+2)、210-(3S+3)…會對應(yīng)220-4。此外，在本實施例中是以靜態(tài)方式事先設(shè)定邏輯區(qū)塊與快取子區(qū)的配置關(guān)系。然而，在本發(fā)明另一實施例中亦可于控制器110暫存數(shù)據(jù)于快取子區(qū)時以動態(tài)方式設(shè)定所配置的快取子區(qū)。例如，當(dāng)控制器110欲暫存數(shù)據(jù)于快取子區(qū)時，其會判斷此數(shù)據(jù)所屬的邏輯區(qū)塊是否已配置特定快取子區(qū)，倘若此數(shù)據(jù)所屬的邏輯區(qū)塊還未配置特定快取子區(qū)時控制器110會選擇目前快取子區(qū)之中最少邏輯區(qū)塊使用的快取子區(qū)作為其對應(yīng)的快取子區(qū)。如上所述，在本實施例中控制器110是以邏輯區(qū)塊來配置快取子區(qū)，也就是依據(jù)數(shù)據(jù)欲寫入的邏輯區(qū)塊來寫入至不同的快取子區(qū)中。然而，在本發(fā)明另一實施例中，控制器110亦可以儲存區(qū)130a的物理區(qū)塊來分組快取子區(qū)，也就是依據(jù)數(shù)據(jù)欲寫入至儲存區(qū)130a的物理區(qū)塊來寫入至不同的快取子區(qū)中，其中其分組方式亦可如上所述公式(l)的方式來設(shè)定物理區(qū)塊與快取子區(qū)的配置關(guān)系。值得一提的是，在本實施例中是以一個物理區(qū)塊的大小作為一個快取子區(qū)，但本發(fā)明不限于此，在本發(fā)明另一實施例中亦可以多個物理區(qū)塊作為一個快取子區(qū)。以下將結(jié)合附圖詳細(xì)說明上述快閃儲存系統(tǒng)100管理區(qū)塊的方法。圖3是根據(jù)本發(fā)明實施例繪示區(qū)塊管理步驟的流程圖，其中這些步驟是控制器110的微處理器單元110a執(zhí)行存儲器管理模塊110b的機械指令所完成。必須了解的是，本發(fā)明所提出的區(qū)塊管理步驟不限于圖3所示的執(zhí)行順序，本領(lǐng)域技術(shù)人員可根據(jù)本發(fā)明的精神任意更動區(qū)塊管理步驟的順序。請參照圖3,在步驟S301中控制器IIO會將快閃存儲器130劃分為儲存區(qū)130a與快取區(qū)130b。接著，在步驟S303中，控制器IIO會將快取區(qū)130b劃分為多個快取子區(qū)220-l~220-N。劃分快取區(qū)130b的方法已詳細(xì)描述如上，在此不再重復(fù)描述。在步驟S305中控制器110會配置邏輯區(qū)塊210-1~210-M以供主機系統(tǒng)200存取，并且在步驟S307中會設(shè)定邏輯區(qū)塊210-1-210-M與所劃分的快取子區(qū)220-l220-N的配置關(guān)系。之后，在步驟S309中會待命與接收主機系統(tǒng)200的寫入指令與數(shù)據(jù)。必須了解的是，在此流程圖中僅描述快閃儲存系統(tǒng)100針對寫入指令所執(zhí)行的特殊步驟，因此在步驟S309中僅于接收到寫入指令時才產(chǎn)生后續(xù)的運作。然而，在快閃儲存系統(tǒng)100亦會執(zhí)行其他指令(例如，讀取指令)。在步驟S311中控制器IIO會依據(jù)欲寫入數(shù)據(jù)所屬的邏輯區(qū)塊確認(rèn)其所配置的快取子區(qū)。然后，在步驟S313中控制器IIO會將數(shù)據(jù)暫存于所配置的快取子區(qū)中。接著，在步驟S315中控制器IIO會判斷在快取區(qū)130b中是否有任何一快取子區(qū)已存滿數(shù)據(jù)。倘若在步驟S315中判斷有其中一個快取子區(qū)已存滿數(shù)據(jù)時，則在步驟S317中控制器IIO會整理此已存滿數(shù)據(jù)的快取子區(qū)。也就是說，控制器110會將此快取子區(qū)中的數(shù)據(jù)寫入至儲存區(qū)，并且將對此快取子區(qū)進行區(qū)塊擦除動作。此被擦除后的快取子區(qū)就可繼續(xù)提供后續(xù)控制器IIO執(zhí)行寫入指令時使用。接著，在步驟S319中控制器110會在邏輯-物理區(qū)塊對映表中記錄或更新快取標(biāo)記以表示數(shù)據(jù)是否暫存于快取子區(qū)中。具體來說，控制器110會在邏輯-物理區(qū)塊對映表400中新增一個比特(bit)的數(shù)據(jù)來表示數(shù)據(jù)是否暫存于快取子區(qū)中。例如，邏輯-物理區(qū)塊對映表400包括邏輯區(qū)塊字段402、物理區(qū)塊字段404與快取標(biāo)記字段406,其中邏輯區(qū)塊字段402與物理區(qū)塊字段404用以記錄對映的邏輯區(qū)塊與物理區(qū)塊，并且倘若此快取標(biāo)記字段406中的值為'T，時表示此邏輯區(qū)塊的部分?jǐn)?shù)據(jù)是存在快取區(qū)130b中，倘若此快取標(biāo)記字段406中的值為"O"時則表示此邏輯區(qū)塊的數(shù)據(jù)并無存在快取區(qū)130b中。例如，如圖4中的范例所示，邏輯區(qū)塊1是對映物理區(qū)塊(S+1)并且邏輯區(qū)塊1中的部分?jǐn)?shù)據(jù)是在快取區(qū)130b中。同時，在步驟S321中控制器110會為有數(shù)據(jù)在快取區(qū)130b的邏輯區(qū)塊建立與維護一數(shù)據(jù)地址表500,其中此數(shù)據(jù)地址表500是用以記錄每一邏輯區(qū)塊的每一頁面地址的數(shù)據(jù)目前實際上是儲存在哪個快取子區(qū)中。例如，在本發(fā)明一實施例中，如圖5所示數(shù)據(jù)地址表500包括邏輯區(qū)塊字段502、邏輯頁面地址字l殳504、快取子區(qū)506、物理區(qū)塊字賴508與物理頁面地址字段510。例如，控制器IIO可從此記錄中得知邏輯區(qū)塊1的頁面地址O的數(shù)據(jù)是記錄在快取子區(qū)220-1的物理區(qū)塊1的頁面地址2中(如圖5所示的范例)。之后，控制器110執(zhí)行讀取指令時可依據(jù)在步驟S319與S321所記錄的信息正確地讀取數(shù)據(jù)。值得一提的是，步驟S319與S321所記錄數(shù)據(jù)地址表可使控制器110快速地讀取所欲讀取地址上的數(shù)據(jù)。然而，在本發(fā)明另一實施例中，控制器100亦可直接從頁面地址的冗余區(qū)R中的信息來尋找出記錄數(shù)據(jù)的正確地址而不需記錄數(shù)據(jù)地址表。在步驟S321之后，區(qū)塊管理步驟會返回至步驟S309中等待下一個寫入指令。雖未繪示于圖3中，但本領(lǐng)域的技術(shù)人員可輕易了解圖3的區(qū)塊管理步驟會在接收到關(guān)機或電源中斷指令后結(jié)束。值得一提的是，在本發(fā)明另一實施例中，控制器110會在快閃儲存系統(tǒng)100關(guān)機前將上述快取區(qū)的劃分以及與邏輯區(qū)塊的配置關(guān)系儲存于快閃存儲器130中(例如，系統(tǒng)區(qū)202),因此當(dāng)快閃儲存系統(tǒng)IOO再次啟動時，控制器110可直接讀取所儲存的數(shù)據(jù)而不需再次執(zhí)行步驟S301、S303與S305的步驟。此外，在本發(fā)明另一實施例中，在上述步驟S315與S317的步驟亦可省略。具體來說，控制器110不會在對應(yīng)的快取子區(qū)存滿數(shù)據(jù)時立刻進行整理的動作，而是先將數(shù)據(jù)暫存于其他快取子區(qū)，并且之后在快閃儲存系統(tǒng)100的非忙碌期間才進行整理的動作。如圖6所示，在步驟S601中控制器IIO會判斷對應(yīng)的快取子區(qū)是否已存滿數(shù)據(jù)。倘若在步驟S601中判斷快取子區(qū)還未存滿數(shù)據(jù)時，則執(zhí)行步驟S313,倘若在步驟S601中判斷快取子區(qū)已存滿數(shù)據(jù)時，則在步驟S603中控制器IIO會將此數(shù)據(jù)暫存于在另一快取子區(qū)中。值得一提的是，本發(fā)明實施例的快閃存儲器130為MLCNAND快閃存儲器，并且MLCNAND快閃存儲器的物理區(qū)塊的編程可分為多階段。例如，以4層存儲單元為例，物理區(qū)塊的編程可分為2階段。第一階段是下頁地址(lowerpage)的寫入部分，其物理特性類似于單層存儲單元SLCNAND快閃存儲器，在完成第一階段之后才會編程上頁地址(upperpage)，其中下頁地址的寫入速度會快于上頁地址。因此，每一物理區(qū)塊的頁面地址可區(qū)分為快慢頁面(即，上頁地址)與快速頁面(即，下頁地址)。類似地，在8層存儲單元或16層存儲單元的案例中，存儲單元會包括更多個頁面地址并且會以更多階段來寫入。在此，將寫入速度最快的頁面地址稱為下頁地址，其他寫入速度較慢的頁面地址統(tǒng)稱為上頁地址。例如，上頁地址包括具有不同寫入速度的多個頁面。此外，在其他實施例中，上頁地址也可為寫入速度最慢的頁面，或者寫入速度最慢與部份寫入速度快于寫入速度最慢頁面的頁面。例如，在4層存儲單元中，下頁地址為寫入速度最快與寫入速度次快的頁面，上頁則為寫入速度最慢與寫入速度次慢的頁面。因此，在本發(fā)明另一實施例中，控制器110可利用下頁地址寫入速度較快的特性在執(zhí)行步驟S311中僅將數(shù)據(jù)暫存至快取子區(qū)的物理區(qū)塊的下頁地址中，以加速快取區(qū)130b的寫入速度。綜上所述，本發(fā)明將快取區(qū)劃分為多個快取子區(qū)，并且將邏輯區(qū)塊分組對應(yīng)特定的快取子區(qū)，由此在暫存數(shù)據(jù)于快取區(qū)時可依據(jù)不同的邏輯區(qū)塊將數(shù)據(jù)暫存于特定的快取子區(qū)中?；耍?dāng)快閃儲存系統(tǒng)需整理快取區(qū)時可以快取子區(qū)為單位進行整理，以減少搬移數(shù)據(jù)所需的時間。再者，由于同一快取子區(qū)內(nèi)的數(shù)據(jù)是屬于特定邏輯區(qū)塊，因此可避免因為數(shù)據(jù)過于分散于不同的邏輯區(qū)塊而造成需整并過多邏輯區(qū)塊而造成物理區(qū)塊的磨損。雖然本發(fā)明已以較佳實施例揭示如上，然其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍的前提下可作若干的更動與潤飾，因此本發(fā)明的保護范圍以本發(fā)明的權(quán)利要求為準(zhǔn)。<table>tableseeoriginaldocumentpage21</column></row><table><image>imageseeoriginaldocumentpage22</image><image>imageseeoriginaldocumentpage23</image>權(quán)利要求1.一種區(qū)塊管理方法，適于管理一快閃儲存系統(tǒng)的一快閃存儲器，該區(qū)塊管理方法包括將該快閃存儲器劃分為一快取區(qū)與一儲存區(qū)，其中該儲存區(qū)分別具有多個物理區(qū)塊；將該快取區(qū)劃分為多個快取子區(qū)，其中每一快取子區(qū)具有至少一個物理區(qū)塊；配置多個邏輯區(qū)塊，其中所述邏輯區(qū)塊是對映該儲存區(qū)的物理區(qū)塊；以及設(shè)定所述邏輯區(qū)塊與所述快取子區(qū)的一配置關(guān)系，其中每一所述邏輯區(qū)塊會對應(yīng)所述快取子區(qū)的其中之一，其中當(dāng)該主機寫入數(shù)據(jù)至所述邏輯區(qū)塊時將該數(shù)據(jù)暫存至所述邏輯區(qū)塊對應(yīng)的所述快取子區(qū)中。2.如權(quán)利要求1所述的區(qū)塊管理方法，還包括當(dāng)至少其中一個所述快取子區(qū)已存滿數(shù)據(jù)時將暫存在該至少其中一個快取子區(qū)中的數(shù)據(jù)寫入至該儲存區(qū)中。3.如權(quán)利要求1所述的區(qū)塊管理方法，還包括當(dāng)所述邏輯區(qū)塊對應(yīng)的所述快取子區(qū)無空間可儲存該數(shù)據(jù)時將該數(shù)據(jù)暫存于其他所述快取子區(qū)中。4.如權(quán)利要求1所述的區(qū)塊管理方法，其中將所述邏輯區(qū)塊對應(yīng)所述快取子區(qū)的步驟包括依據(jù)當(dāng)該主機寫入該數(shù)據(jù)至所述邏輯區(qū)塊時所述快取子區(qū)的目前使用率來分配所述邏輯區(qū)塊對應(yīng)的快取子區(qū)。5.如權(quán)利要求1所述的區(qū)塊管理方法，還包括在一邏輯-物理區(qū)塊對映表中記錄一快取標(biāo)記以表示所述邏輯區(qū)塊的數(shù)據(jù)是暫存于所述快取子區(qū)中；以及建立一數(shù)據(jù)地址表以記錄用以儲存每一邏輯區(qū)塊的每一頁面地址的數(shù)據(jù)的物理頁面地址。6.如權(quán)利要求1所述的區(qū)塊管理方法，其中將該快取區(qū)劃分為所述快取子區(qū)的步驟包括將該快取區(qū)劃分為N個快取子區(qū)，且配置所述邏輯區(qū)塊以供該主機存取步驟包括配置M個邏輯區(qū)塊，其中N與M為正整數(shù)，以及其中將所述邏輯區(qū)塊對應(yīng)所述快取子區(qū)的步驟包括將第K邏輯區(qū)塊對應(yīng)第P快取子區(qū)，其中K為小于(M+1)的正整數(shù)并且P等于K除以N的余數(shù)。7.如權(quán)利要求1所述的區(qū)塊管理方法，其中該快閃存儲器為一多層存儲單元NAND快閃存儲器且所述快取子區(qū)的物理區(qū)塊具有多個上頁地址與寫入速度快于所述上頁地址的多個下頁地址，并且其中將該數(shù)據(jù)暫存至所述邏輯區(qū)塊對應(yīng)的所述快取子區(qū)中的步驟包括將該數(shù)據(jù)僅暫存至所述快取子區(qū)的所述下頁地址中。8.—種控制器，適用于管理一快閃儲存系統(tǒng)的一快閃存儲器，該控制器包括一微處理器單元；一快閃存儲器接口，耦接至該微處理器單元；一緩沖存儲器，耦接至該微處理器單元；以及一存儲器管理模塊，耦接至該微處理器單元且具有可由該微處理器單元執(zhí)行的多個機器指令以對該快閃存儲器進行多個區(qū)塊管理步驟，所述區(qū)塊管理步驟包括將該快閃存儲器劃分為一快取區(qū)與一儲存區(qū)，其中該儲存區(qū)分別具有多個物理區(qū)塊;將該快取區(qū)劃分為多個快取子區(qū)，其中每一快取子區(qū)具有至少一個物理區(qū)塊；配置多個邏輯區(qū)塊，其中所述邏輯區(qū)塊是對映該儲存區(qū)的物理區(qū)塊；以及設(shè)定所述邏輯區(qū)塊與所述快取子區(qū)的一配置關(guān)系，其中每一所述邏輯區(qū)塊會對應(yīng)所述快取子區(qū)的其中之一，其中當(dāng)該主機寫入數(shù)據(jù)至所述邏輯區(qū)塊時將該數(shù)據(jù)暫存至所述邏輯區(qū)塊對應(yīng)的所述快取子區(qū)中。9.如權(quán)利要求8所述的控制器，其中該區(qū)塊管理步驟還包括當(dāng)至少其中一個所述快取子區(qū)已存滿數(shù)據(jù)時將暫存在該至少其中一個快取子區(qū)中的數(shù)據(jù)寫入至該儲存區(qū)中。10.如權(quán)利要求8所述的控制器，其中該區(qū)塊管理步驟還包括當(dāng)所述邏輯區(qū)塊對應(yīng)的所述快取子區(qū)無空間可儲存該數(shù)據(jù)時將該數(shù)據(jù)暫存于其他所述快取子區(qū)中。11.如權(quán)利要求8所述的控制器，其中將所述邏輯區(qū)塊對應(yīng)所述快取子區(qū)的步驟包括依據(jù)當(dāng)該主機寫入該數(shù)據(jù)至所述邏輯區(qū)塊時所述快取子區(qū)的目前使用率來分配所述邏輯區(qū)塊對應(yīng)的快取子區(qū)。12.如權(quán)利要求8所述的控制器，其中該區(qū)塊管理步驟還包括在一邏輯-物理區(qū)塊對映表中記錄一快取標(biāo)記以表示所述邏輯區(qū)塊的數(shù)據(jù)是暫存于所述快取子區(qū)中；以及建立一數(shù)據(jù)地址表以記錄用以儲存每一邏輯區(qū)塊的每一頁面地址的數(shù)據(jù)的物理頁面地址。13.如權(quán)利要求8所述的控制器，其中將該快取區(qū)劃分為所述快取子區(qū)的步驟包括將該快取區(qū)劃分為N個快取子區(qū)，且配置所述邏輯區(qū)塊以供該主機存取步驟包括配置M個邏輯區(qū)塊，其中N與M為正整數(shù)，以及其中將所述邏輯區(qū)塊對應(yīng)所述快取子區(qū)的步驟包括將第K邏輯區(qū)塊對應(yīng)第P快取子區(qū)，其中K為小于(M+1)的正整數(shù)并且P等于K除以N的余數(shù)。14.如權(quán)利要求8所述的控制器，其中該快閃存儲器為一多層存儲單元NAND快閃存儲器，且該快閃存儲器的物理區(qū)塊具有多個上頁地址與寫入速度快于所述上頁地址的多個下頁地址，并且將該數(shù)據(jù)僅暫存至所述快取子區(qū)的所述下頁地址中。15.—種快閃儲存系統(tǒng)，包括一快閃存儲器；一連接器；以及一控制器，電連接至該快閃存儲器與該連接器，該控制器會執(zhí)行一存儲器管理模塊的多個機器指令以執(zhí)行多個區(qū)塊管理步驟，所述區(qū)塊管理步驟包括將該快閃存儲器劃分為一快取區(qū)與一儲存區(qū)，其中該儲存區(qū)分別具有多個物理區(qū)塊；將該快取區(qū)劃分為多個快取子區(qū)，其中每一快取子區(qū)具有至少一個物理區(qū)塊；配置多個邏輯區(qū)塊，其中所述邏輯區(qū)塊是對映該儲存區(qū)的物理區(qū)塊；以及設(shè)定所述邏輯區(qū)塊與所述快取子區(qū)的一配置關(guān)系，其中每一所述邏輯區(qū)塊對應(yīng)所述快取子區(qū)的其中之一，其中當(dāng)該主機寫入數(shù)據(jù)至所述邏輯區(qū)塊時將該數(shù)據(jù)暫存至所述邏輯區(qū)塊對應(yīng)的所述快取子區(qū)中。16.如權(quán)利要求15所述的快閃儲存系統(tǒng)，其中該區(qū)塊管理步驟還包括當(dāng)至少其中一個所述快取子區(qū)已存滿數(shù)據(jù)時將暫存在該至少其中一個快取子區(qū)中的數(shù)據(jù)寫入至該儲存區(qū)中。17.如權(quán)利要求15所述的快閃儲存系統(tǒng)，其中該區(qū)塊管理步驟還包括當(dāng)所述邏輯區(qū)塊對應(yīng)的所述快取子區(qū)無空間可儲存該數(shù)據(jù)時將該數(shù)據(jù)暫存于其他所述快取子區(qū)中。18.如權(quán)利要求15所述的快閃儲存系統(tǒng)，其中將所述邏輯區(qū)塊對應(yīng)所述快取子區(qū)的步驟包括依據(jù)當(dāng)該主機寫入該數(shù)據(jù)至所述邏輯區(qū)塊時所述快取子區(qū)的目前使用率來分配所述邏輯區(qū)塊對應(yīng)的快取子區(qū)。19.如權(quán)利要求15所述的快閃儲存系統(tǒng)，其中該區(qū)塊管理步驟還包括在一邏輯_物理區(qū)塊對映表中記錄一快取標(biāo)記以表示所述邏輯區(qū)塊的數(shù)據(jù)是暫存于所述快取子區(qū)中；以及為每一邏輯區(qū)塊建立一數(shù)據(jù)地址表以記錄用以儲存每一邏輯區(qū)塊的每一頁面地址的數(shù)據(jù)的物理頁面地址。20.如權(quán)利要求15所述的快閃儲存系統(tǒng)，其中將該快取區(qū)劃分為所述快取子區(qū)的步驟包括將該快取區(qū)劃分為N個快取子區(qū)，且配置所述邏輯區(qū)塊以供該主機存取步驟包括配置M個邏輯區(qū)塊，其中N與M為正整數(shù)，以及其中將所述邏輯區(qū)塊對應(yīng)所述快取子區(qū)的步驟包括將第K邏輯區(qū)塊對應(yīng)第P快取子區(qū)，其中K為小于(M+1)的正整數(shù)并且P等于K除以N的余數(shù)。21.如權(quán)利要求15所述的快閃儲存系統(tǒng)，其中該快閃存儲器為一多層存儲單元NAND快閃存儲器，且該快閃存儲器的物理區(qū)塊具有多個上頁地址與寫入速度快于所述上頁地址的多個下頁地址，并且將該數(shù)據(jù)僅暫存至所述快取子區(qū)的所述下頁地址中。22.—種區(qū)塊管理方法，適于管理一快閃儲存系統(tǒng)的一快閃存儲器，該區(qū)塊管理方法包括將該快閃存儲器劃分為一快取區(qū)與一儲存區(qū)，其中該儲存區(qū)分別具有多個物理區(qū)塊；將該快取區(qū)劃分為多個快取子區(qū)，其中每一快取子區(qū)具有至少一個物理區(qū)塊；以及設(shè)定所述物理區(qū)塊與所述快取子區(qū)的一配置關(guān)系，其中每一所述物理區(qū)塊會對應(yīng)所述快取子區(qū)的其中之一，其中當(dāng)該主機寫入數(shù)據(jù)至所述物理區(qū)塊時將該數(shù)據(jù)暫存至所述物理區(qū)塊對應(yīng)的所述快取子區(qū)中。全文摘要一種用于快閃存儲器的區(qū)塊管理方法、快閃儲存系統(tǒng)及控制器。此區(qū)塊管理方法包括將快閃存儲器劃分為快取區(qū)與儲存區(qū)，并且將快取區(qū)劃分為多個快取子區(qū)，其中儲存區(qū)具有多個物理區(qū)塊且每一快取子區(qū)具有至少一個物理區(qū)塊。此區(qū)塊管理方法也包括配置多個邏輯區(qū)塊以對映儲存區(qū)的物理區(qū)塊，并且將每一邏輯區(qū)塊對應(yīng)所劃分的快取子區(qū)的其中之一，其中當(dāng)主機寫入數(shù)據(jù)至邏輯區(qū)塊時會先將數(shù)據(jù)暫存至邏輯區(qū)塊對應(yīng)的快取子區(qū)中?；?，能夠提升數(shù)據(jù)寫入的效率并且避免物理區(qū)塊的磨損以延長快閃存儲器儲存系統(tǒng)的壽命。文檔編號G06F12/06GK101661431SQ20081021424公開日2010年3月3日申請日期2008年8月29日優(yōu)先權(quán)日2008年8月29日發(fā)明者葉志剛申請人:群聯(lián)電子股份有限公司