專利名稱：新一代周邊連接接口的總線測(cè)試方法
技術(shù)領(lǐng)域：
—種總線測(cè)試方法，特別有關(guān)于一種可以實(shí)時(shí)監(jiān)視新一代周邊連接接口 (PCIE)的總線測(cè)試過程的方法。
背景技術(shù)：
新一代周邊連接接口 (Peripheral Component Interconnect Express, PCIE)總線是主機(jī)板重要的系統(tǒng)總線其質(zhì)量?jī)?yōu)劣決定著系統(tǒng)與芯片組(chipset)之間的穩(wěn)定性和高效性。特別是針對(duì)高級(jí)服務(wù)器產(chǎn)品，對(duì)總線的功能和性能以及長(zhǎng)時(shí)間壓力負(fù)載等要求很高。 以往的測(cè)試方案大致可以歸納為下面兩種模式 1.內(nèi)存讀寫模式，這種方法就是使用軟件程序驅(qū)使新一代周邊連接周邊設(shè)備進(jìn)行數(shù)據(jù)傳輸，即在程序中對(duì)某一個(gè)新一代周邊連接接口的設(shè)備所映像的一段物理內(nèi)存做讀寫操作。 2.直接存取內(nèi)存(Direct Memory Access, DMA)讀寫模式，這種方法較第一種是更接近底層的操作，其主要使用的方法就是在對(duì)應(yīng)的新一代周邊連接接口插槽上安裝被測(cè)設(shè)備，然后再通過軟件配置和驅(qū)動(dòng)設(shè)備進(jìn)行DMA數(shù)據(jù)搬運(yùn)的測(cè)試。 上面兩種測(cè)試方法存在一定的效果，尤其是在功能測(cè)試方面，但是隨著對(duì)測(cè)試精準(zhǔn)度以及數(shù)據(jù)流程可操控性要求不斷提高，上面兩種方法的不足就暴露出來，具體表現(xiàn)如下 1.測(cè)試的數(shù)據(jù)流程對(duì)于測(cè)試目的來說過于繁瑣。
2.無法準(zhǔn)確地在一定時(shí)間內(nèi)保持持續(xù)的數(shù)據(jù)傳輸量。
3.測(cè)試過程中會(huì)消耗一定的系統(tǒng)資源。
4.測(cè)試目標(biāo)不能明確體現(xiàn)。 因此，現(xiàn)有的新一代周邊連接接口測(cè)試方案對(duì)服務(wù)器略顯不足，過于偏重新一代周邊連接接口插槽和新一代周邊連接接口裝置功能(PCI DeviceFunction)，這對(duì)于新一代周邊連接接口總線效能的監(jiān)控和實(shí)時(shí)錯(cuò)誤捕捉，并無實(shí)際的幫助。

發(fā)明內(nèi)容
鑒于以上的問題，本發(fā)明的主要目的在于提供一種可以實(shí)時(shí)監(jiān)視新一代周邊連接接口的總線測(cè)試過程的方法，用來監(jiān)視新一代周邊連接接口的總線的壓力測(cè)試。
為達(dá)上述目的，本發(fā)明所公開的方法包括以下步驟設(shè)置周邊設(shè)備，將其電性連結(jié)于待測(cè)主機(jī)的新一代周邊連接接口總線；初始化待測(cè)主機(jī)，并加載測(cè)試程序；執(zhí)行測(cè)試程序，使得待測(cè)主機(jī)通過新一代周邊連接接口總線調(diào)用可靠性驅(qū)動(dòng)(程序)模塊用來驅(qū)動(dòng)周邊設(shè)備，并且發(fā)送測(cè)試信號(hào)至周邊設(shè)備；接收由周邊設(shè)備所傳回的回復(fù)信息；監(jiān)控界面接收由周邊設(shè)備所傳回的回復(fù)信息；當(dāng)回復(fù)信息為錯(cuò)誤信息時(shí)，則調(diào)用相應(yīng)的錯(cuò)誤處理程序；調(diào)整測(cè)試程序的測(cè)試參數(shù)，直至完成所有的測(cè)試參數(shù)為止。
3
本發(fā)明提供一種新一代周邊連接接口的總線測(cè)試方法，其用來診斷新一代周邊連 接接口總線的運(yùn)作狀態(tài)。根據(jù)測(cè)試程序發(fā)送各種測(cè)試參數(shù)，從而測(cè)試新一代周邊連接接口 總線對(duì)各項(xiàng)模塊的支持度。 有關(guān)本發(fā)明的技術(shù)特征和具體實(shí)施例，參照附圖詳細(xì)地對(duì)最佳實(shí)施例進(jìn)行如下說 明。


圖1A為本發(fā)明的架構(gòu)示意圖； 圖IB為新一代周邊連接接口傳輸架構(gòu)示意圖； 圖2為本發(fā)明的架構(gòu)示意圖； 圖3可靠性驅(qū)動(dòng)(程序)模塊調(diào)用各模塊的示意圖。
其中，附圖標(biāo)記110待測(cè)主機(jī)120周邊設(shè)備130新一代周邊連接接口總線131裝置核心132核心邏輯接口133交換層134數(shù)據(jù)連接層135物理層140測(cè)試程序300可靠性驅(qū)動(dòng)(程序)模塊310新一代周邊連接接口同調(diào)檢測(cè)模塊320新一代周邊連接接口設(shè)置檢查模塊330新一代周邊連接接口降級(jí)檢測(cè)模塊340新一代周邊連接接口效能分配模塊350錯(cuò)誤檢測(cè)模塊360登錄文件370監(jiān)控接口
具體實(shí)施例方式請(qǐng)參考圖1A所示，其為本發(fā)明的架構(gòu)示意圖。在本發(fā)明的測(cè)試系統(tǒng)中包括有待
測(cè)主機(jī)110與周邊設(shè)備120。在待測(cè)主機(jī)110中包括至少一個(gè)新一代周邊連接接口總線
。周邊設(shè)備120具有一新一代周邊連接接口與測(cè)試程序140，并通過其總線電性連接于
待測(cè)主機(jī)IIO。請(qǐng)參考圖IB所示，其為新一代周邊連接接口傳輸架構(gòu)示意圖。 在圖1B左右方分別為不同的新一代周邊連接接口裝置。在圖IB由上而下分別為
裝置核心131、核心邏輯接口 132、交換層133、數(shù)據(jù)連接層134與物理層135。 新一代周邊連接接口的連接是建立在一個(gè)雙向的序列的(1-bit)點(diǎn)對(duì)點(diǎn)連接基
礎(chǔ)之上，這稱之為傳輸通道。物理層在使用電量方面，每組流水線使用兩個(gè)單向的低電壓差分信號(hào)，所以傳輸流量可以達(dá)到2.5兆字節(jié)。傳送及接收不同數(shù)據(jù)會(huì)使用不同的傳輸通道， 每一通道可運(yùn)作四項(xiàng)數(shù)據(jù)。兩個(gè)新一代周邊連接周邊設(shè)備之間的連接成為連結(jié)，這形成了 l組或更多的傳輸通道。各個(gè)設(shè)備最少支持1傳輸通道(xl)的連接。也可以有2，4，8，16， 32個(gè)通道的連接。 數(shù)據(jù)連接層采用按順序地交換層信息包(Transaction Layer Packets,簡(jiǎn)稱 TLPs)，其是由交換層生成。TLPs能通過32位循環(huán)冗余校驗(yàn)碼和連續(xù)性校驗(yàn)的稱為Ack(命 令正確應(yīng)答)；沒有通過校驗(yàn)的稱為Nak(沒有應(yīng)答)。沒有應(yīng)答的TLPs或者等待超時(shí)的 TLPs會(huì)被重新傳輸。這些內(nèi)容存儲(chǔ)在數(shù)據(jù)連接層的緩存內(nèi)。這樣可以確保TLPs的傳輸不 受電子噪音干擾。 請(qǐng)參照?qǐng)D2所示，其為本發(fā)明的架構(gòu)示意圖。本發(fā)明的新一代周邊連接接口的總 線測(cè)試方法包括以下步驟 首先，設(shè)置周邊設(shè)備(步驟S210)，將其電性連結(jié)于待測(cè)主機(jī)110的新一代周邊連 接接口總線130 ; 初始化待測(cè)主機(jī)(步驟S220)，并加載測(cè)試程序140 ; 設(shè)定測(cè)試程序的診斷周期頻率(步驟S230);其中，診斷周期頻率可以設(shè)定為五分 鐘、十分鐘或三十分鐘。 執(zhí)行測(cè)試程序(步驟S240)，使得待測(cè)主機(jī)110通過新一代周邊連接接口總線130 調(diào)用可靠性驅(qū)動(dòng)(程序)模塊用來驅(qū)動(dòng)周邊設(shè)備120，并且發(fā)送測(cè)試信號(hào)至周邊設(shè)備120 ;
接收由周邊設(shè)備所傳回的回復(fù)信息(步驟S250);
判斷回復(fù)信息的內(nèi)容(步驟S260); 當(dāng)回復(fù)信息是為錯(cuò)誤信息時(shí)，則調(diào)用相應(yīng)的錯(cuò)誤處理程序(步驟S270);
調(diào)整測(cè)試程序的測(cè)試參數(shù)，直至完成所有的測(cè)試參數(shù)為止(步驟S280);以及
最后，記錄登錄文件(步驟S290)，用來記錄待測(cè)主機(jī)110執(zhí)行測(cè)試程序140時(shí)的 各項(xiàng)參數(shù)或結(jié)果的記錄。 在步驟S230中可靠性驅(qū)動(dòng)(程序)模塊可以調(diào)用新一代周邊連接接口同調(diào)檢 測(cè)模塊(PCIE Coherent Check Module) 310、新一代周邊連接接口設(shè)置檢查模塊(PCIE Configuration Check Module) 320、新一代周邊連接接口降級(jí)檢測(cè)模lfe (PCIE Degrade Check Module) 330或新一代周邊連接接口效能分配模塊(PCIE performance Dispatch Tr即Module) 340，其中，新一代周邊連接接口效能分配模i央(PCIE performance Dispatch Tr即Module) 340與錯(cuò)誤檢測(cè)模i央(FaultHandler Module) 350相連接。
在步驟S240中，測(cè)試程序140是逐層的通過裝置核心131、核心邏輯接口 132、交 換層133、數(shù)據(jù)連接層134與物理層135將各項(xiàng)測(cè)試信號(hào)發(fā)送至待測(cè)主機(jī)110的新一代周邊 連接接口總線130。 請(qǐng)參考圖3所示，其為可靠性驅(qū)動(dòng)(程序)模塊調(diào)用各模塊的示意圖。測(cè)試參數(shù) 為檢測(cè)錯(cuò)誤類型、壓力級(jí)別與新一代周邊連接接口總線的地址搜尋范圍。在可靠性驅(qū)動(dòng) (程序)模塊300的運(yùn)作過程中，測(cè)試程序140會(huì)分別對(duì)新一代周邊連接接口同調(diào)檢測(cè)錯(cuò)誤 (PCIE Bus coherent error)、新一代周邊連接接口設(shè)置檢查錯(cuò)誤(PCIE Config Error)、快 速通道連接的電磁錯(cuò)誤(ECC Error inQPI)、新一代周邊連接接口標(biāo)頭文件同位錯(cuò)誤(PCIE Header Parity Error)與新一代周邊連接接口設(shè)置同位錯(cuò)誤(PCIE Configuration Error
5Parity)等各項(xiàng)錯(cuò)誤進(jìn)行檢測(cè)。當(dāng)完成每一回合的測(cè)試后，將其記錄寫入至登錄文件360 中。在每一次進(jìn)行測(cè)試的同時(shí)，監(jiān)控接口 370會(huì)接收由周邊設(shè)備所傳回的回復(fù)信息，并將回 復(fù)信息實(shí)時(shí)地提供給使用者。 在步驟270中，當(dāng)回復(fù)信息為效能分配錯(cuò)誤時(shí)，則由測(cè)試程序140調(diào)用錯(cuò)誤調(diào)用程 序使新一代周邊連接接口總線130中的錯(cuò)誤接腳不產(chǎn)生作用(disable)。
本發(fā)明提供一種新一代周邊連接接口的總線測(cè)試方法，其用來診斷新一代周邊連 接接口總線130的運(yùn)作狀態(tài)。根據(jù)測(cè)試程序140發(fā)送各種測(cè)試參數(shù)，從而測(cè)試新一代周邊 連接接口總線130對(duì)各項(xiàng)模塊的支持度。 當(dāng)然，本發(fā)明還可有其它多種實(shí)施例，在不背離本發(fā)明精神及其實(shí)質(zhì)的情況下，熟 悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變 形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。
權(quán)利要求
一種新一代周邊連接接口的總線測(cè)試方法，用來測(cè)試新一代周邊連接接口的總線進(jìn)行數(shù)據(jù)傳輸?shù)膲毫y(cè)試，其特征在于，該測(cè)試系統(tǒng)方法包括以下步驟設(shè)置一周邊設(shè)備，將其電性連結(jié)于一待測(cè)主機(jī)的一新一代周邊連接接口總線；初始化該待測(cè)主機(jī)，并加載一測(cè)試程序；執(zhí)行該測(cè)試程序，使得該待測(cè)主機(jī)通過該新一代周邊連接接口總線調(diào)用一可靠性驅(qū)動(dòng)(程序)模塊用來驅(qū)動(dòng)該周邊設(shè)備，并且發(fā)送一測(cè)試信號(hào)至該周邊設(shè)備；接收由該周邊設(shè)備所傳回的一回復(fù)信息；判斷該回復(fù)信息的內(nèi)容；當(dāng)該回復(fù)信息是為一錯(cuò)誤信息時(shí)，則調(diào)用相應(yīng)的一錯(cuò)誤處理程序；以及調(diào)整該測(cè)試程序的一測(cè)試參數(shù)，直至完成所有的該測(cè)試參數(shù)為止。
2. 根據(jù)權(quán)利要求1所述的新一代周邊連接接口的總線測(cè)試方法，其特征在于，該可靠性驅(qū)動(dòng)(程序)模塊分別調(diào)用新一代周邊連接接口同調(diào)檢測(cè)模塊、新一代周邊連接接口設(shè)置檢查模塊、新一代周邊連接接口降級(jí)檢測(cè)模塊、新一代周邊連接接口效能分配模塊或錯(cuò)誤檢測(cè)模塊。
3. 根據(jù)權(quán)利要求1所述的新一代周邊連接接口的總線測(cè)試方法，其特征在于，在驅(qū)動(dòng)該可靠性驅(qū)動(dòng)(程序)模塊中更包括以下步驟當(dāng)該回復(fù)信息是為效能分配錯(cuò)誤時(shí)，則由該測(cè)試程序調(diào)用一錯(cuò)誤調(diào)用程序用來使該新一代周邊連接接口總線中的一錯(cuò)誤接腳不產(chǎn)生作用。
4. 根據(jù)權(quán)利要求1所述的新一代周邊連接接口的總線測(cè)試方法，其特征在于，該測(cè)試參數(shù)包括有一檢測(cè)錯(cuò)誤類型、一壓力級(jí)別、一新一代周邊連接接口總線地址搜尋范圍。
5. 根據(jù)權(quán)利要求1所述的新一代周邊連接接口的總線測(cè)試方法，其特征在于，在執(zhí)行該測(cè)試程序中更包括以下步驟設(shè)定該測(cè)試程序的診斷周期頻率。
6. 根據(jù)權(quán)利要求5所述的新一代周邊連接接口的總線測(cè)試方法，其特征在于，該測(cè)試程序的診斷周期頻率分別為五分鐘、十分鐘或三十分鐘。
7. 根據(jù)權(quán)利要求1所述的新一代周邊連接接口的總線測(cè)試方法，其特征在于，更包括一登入文件，其用來記錄該待測(cè)主機(jī)執(zhí)行該測(cè)試程序的各項(xiàng)記錄。
8. 根據(jù)權(quán)利要求1所述的新一代周邊連接接口的總線測(cè)試方法，其特征在于，更包括一監(jiān)控接口 ，其用來接收由該周邊設(shè)備所傳回的回復(fù)信息。
全文摘要
一種新一代周邊連接接口的總線測(cè)試方法，用來實(shí)時(shí)地監(jiān)視新一代周邊連接接口(Peripheral Component Interconnect Express)的總線的壓力測(cè)試，包括下列步驟安裝周邊設(shè)備，將其電性連結(jié)于待測(cè)主機(jī)的新一代周邊連接接口總線；初始化待測(cè)主機(jī)，并加載測(cè)試程序；執(zhí)行測(cè)試程序，使得待測(cè)主機(jī)通過新一代周邊連接接口總線調(diào)用可靠性驅(qū)動(dòng)(程序)模塊(PCIE RAS Service)用來驅(qū)動(dòng)周邊設(shè)備，并且發(fā)送測(cè)試信號(hào)至周邊設(shè)備；監(jiān)控界面接收由周邊設(shè)備所傳回的回復(fù)信息；當(dāng)回復(fù)信息是為錯(cuò)誤信息時(shí)，則調(diào)用相應(yīng)的錯(cuò)誤處理程序；調(diào)整測(cè)試程序的測(cè)試參數(shù)，直至完成所有的測(cè)試參數(shù)為止。
文檔編號(hào)G06F11/267GK101770416SQ200910003438
公開日2010年7月7日 申請(qǐng)日期2009年1月5日 優(yōu)先權(quán)日2009年1月5日
發(fā)明者陳玄同, 陳鎮(zhèn) 申請(qǐng)人:英業(yè)達(dá)集團(tuán)(天津)電子技術(shù)有限公司;英業(yè)達(dá)股份有限公司