專利名稱：波特率自適應(yīng)串行通信中繼器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一種波特率自適應(yīng)串行通信中繼器的制作方法屬于電子通信領(lǐng) 域，特別涉及波特率自適應(yīng)通信中繼器的制作方法。
背景技術(shù)：
串行通信結(jié)構(gòu)簡(jiǎn)單、硬件開銷小，是當(dāng)前應(yīng)用最多的通信方式。隨著 串行總線網(wǎng)絡(luò)區(qū)域的擴(kuò)大，兩個(gè)節(jié)點(diǎn)之間的直接傳輸數(shù)據(jù)難以滿足遠(yuǎn)距離 通信要求。中繼器是延長(zhǎng)串行總線通信距離的中轉(zhuǎn)站，其通信效率和通信 的可靠性直接影響串行總線的通信能力，傳統(tǒng)的基于單微控制器的串行總 線中繼器難以滿足大量數(shù)據(jù)的中轉(zhuǎn)要求，因此設(shè)計(jì)一款性能優(yōu)越的中繼器
就顯得非常重要了。申請(qǐng)?zhí)枮?00810020715.8的專利基于雙口RAM的 雙CPU保護(hù)信息共享系統(tǒng)及信息處理方法，采用了雙口RAM芯片，兩個(gè) CPU系統(tǒng)，分別與雙口RAM的兩端相連，每個(gè)CPU系統(tǒng)完成運(yùn)算任務(wù)的 不同部分，由雙口RAM共享兩個(gè)CPU系統(tǒng)需要交互的保護(hù)信息。此專利 中只使用了雙口 RAM共享數(shù)據(jù)，而沒(méi)有直接用信號(hào)線把兩個(gè)CPU連接起 來(lái)，因此兩個(gè)CPU必需通過(guò)雙口 RAM進(jìn)行聯(lián)絡(luò)，缺乏任務(wù)控制的實(shí)時(shí)性。 因此本專利在使用雙口 RAM共享數(shù)據(jù)的同時(shí)用信號(hào)線直接將兩個(gè)CPU相 聯(lián)，兩個(gè)CPU能夠?qū)崟r(shí)查詢對(duì)方的狀態(tài)。 一種利用雙口 RAM進(jìn)行異步數(shù) 據(jù)傳輸?shù)难b置，申請(qǐng)?zhí)?00710001170.1,公開號(hào)CN101232434，公開了 一種利用雙口RAM進(jìn)行異步數(shù)據(jù)傳輸?shù)难b置，該裝置包括 一個(gè)數(shù)據(jù)更新 FIFO、 一個(gè)數(shù)據(jù)更新控制器和一個(gè)數(shù)據(jù)雙口RAM。專利中只是對(duì)設(shè)備異步 數(shù)據(jù)傳輸?shù)闹修D(zhuǎn)，數(shù)據(jù)傳輸是單方向的，且無(wú)MCU控制，靈活性差。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)難題是串行通信傳輸距離短，采用傳統(tǒng)的中繼 器后，雖然解決了通信距離問(wèn)題，但總線的上的傳輸數(shù)據(jù)速度和數(shù)據(jù)的批 量都有一定的限制，而且需要人工設(shè)置中繼器的通信波特率。本發(fā)明采用
雙口 RAM配合雙微控制器的方案，雙口 RAM作為雙微控制器件的共享資 源，能夠進(jìn)行數(shù)據(jù)數(shù)據(jù)共享，同時(shí)，雙微控制器可以直接進(jìn)行通信聯(lián)絡(luò)， 快速調(diào)度處理數(shù)據(jù)，解決了串行總線上大批量數(shù)據(jù)傳輸問(wèn)題；采用可編程 器件設(shè)計(jì)波特率自適應(yīng)串行通信器件，解決了通信波特率的自適應(yīng)問(wèn)題。本發(fā)明采用的技術(shù)方案 一種波特率自適應(yīng)串行通信中繼器的制作方 法，采用第一微控制器ni、第二微控制器w與雙口 ram3相連接的數(shù)據(jù)處 理方式，第一微控制器III的引腳p2.2與第二微控制器IV的引腳p2.2直接相 連接，第一微控制器iii的引腳p2.3與第二微控制器iv的引腳p2.3直接相連 接，它們之間直接進(jìn)行通信聯(lián)絡(luò)，實(shí)時(shí)處理來(lái)自第一波特率自適應(yīng)串行通 信器件i 、第二波特率自適應(yīng)串行通信器件ii上的數(shù)據(jù)；雙口 ram3作為 第一微控制器in、第二微控制器w的共享資源，雙口 ram3的第一數(shù)據(jù)/ 地址總線db1/ab1與第一微控制器m的端口 p0相連，雙口 ram3的第二 數(shù)據(jù)/地址總線db2/ab2與第二微控制器iv的端口 p0相連；第一微控制器 III從第一波特率自適應(yīng)串行通信器件I上接收來(lái)的數(shù)據(jù)送入雙口 ram3， 這些數(shù)據(jù)要被第二微控制器iv取走，送到第二波特率自適應(yīng)串行通信器件
n上；第二微控制器iv從第二波特率自適應(yīng)串行通信器件n接收來(lái)的數(shù)據(jù)
送入雙口 ram3，這些數(shù)據(jù)要被第一微控制器iii取走，送到第一波特率自
適應(yīng)串行通信器件I上。
將第一微控制器in與第一波特率自適應(yīng)串行通信器件i通過(guò)信號(hào)線連
接即第一波特率自適應(yīng)串行通信器件i的外部復(fù)位信號(hào)引腳rst與第一
微控制器m的端口引腳p2.4相連，第一波特率自適應(yīng)串行通信器件i的數(shù)
據(jù)發(fā)送使能信號(hào)te與第一微控制器iii的端口引腳p2. 5相連，第一波特率 自適應(yīng)串行通信器件i的用于傳輸發(fā)送數(shù)據(jù)的并行總線tdb與第一微控制
器in的端口 p3相連，第一波特率自適應(yīng)串行通信器件i的發(fā)送完畢標(biāo)
志信號(hào)控制引腳ti與第一微控制器in的端口引腳p2. 6相連，第一波特率 自適應(yīng)串行通信器件I的用于傳輸接收數(shù)據(jù)的并行總線rdb與第一微控制
器m的端口 pi相連，第一波特率自適應(yīng)串行通信器件i的數(shù)據(jù)接收完畢標(biāo)
志信號(hào)引腳ri與第一微控制器iii的端口引腳p2.7相連。
將第二微控制器iv與第二波特率自適應(yīng)串行通信器件n通過(guò)信號(hào)線連
接即第二波特率自適應(yīng)串行通信器件ii的外部復(fù)位信號(hào)引腳rst與第二 微控制器w的端口引腳p2. 4相連，第二波特率自適應(yīng)串行通信器件ii的數(shù) 據(jù)發(fā)送使能信號(hào)te與第二微控制器w的端口引腳p2. 5相連，第二波特率 自適應(yīng)串行通信器件ii的用于傳輸發(fā)送數(shù)據(jù)的并行總線tdb與第二微控制 器iv的端口 p3相連，第二波特率自適應(yīng)串行通信器件ii的發(fā)送完畢標(biāo)志信號(hào)控制引腳TI與第二微控制器IV的端口引腳P2.6相連，第二波特率自
適應(yīng)串行通信器件II的用于傳輸接收數(shù)據(jù)的并行總線RDB與第二微控制器
iv的端口 pi相連，第二波特率自適應(yīng)串行通信器件n的數(shù)據(jù)接收完畢標(biāo)志
信號(hào)引腳RI與第二微控制器IV的端口引腳P2.7相連。
第一波特率自適應(yīng)串行通信器件I、第二波特率自適應(yīng)串行通信器件 II其制作方法相同，其內(nèi)部模塊包括波特率自適應(yīng)發(fā)生器6、信號(hào)轉(zhuǎn)換器7， 并-串?dāng)?shù)據(jù)接收移位器10、串-并數(shù)據(jù)發(fā)送移位器11、邏輯與門8和邏輯非 門9，均采用可編程器件制作，其中，波特率自適應(yīng)發(fā)生器6、并-串?dāng)?shù)據(jù)發(fā) 送移位器10、串-并數(shù)據(jù)接收移位器11均采用程序狀態(tài)機(jī)編程模式，其制 作步驟如下
用硬件描術(shù)語(yǔ)言VHDL編寫程序，來(lái)實(shí)現(xiàn)波特率自適應(yīng)發(fā)生器6對(duì)波 特率的自適應(yīng)控制；定義波特率自適應(yīng)發(fā)生器6的內(nèi)部復(fù)位信號(hào)Reset，波 特率時(shí)鐘輸出信號(hào)BaudClk，內(nèi)部時(shí)鐘信號(hào)clock,復(fù)位輸出信號(hào)ResetOut， 串行數(shù)據(jù)接收校準(zhǔn)信號(hào)RxDip，并將內(nèi)部時(shí)鐘信號(hào)clock映射到外部時(shí)鐘信 號(hào)引腳CLK，內(nèi)部復(fù)位信號(hào)Reset映射到外部復(fù)位信號(hào)引腳RST;波特率 自適應(yīng)發(fā)生器6用來(lái)產(chǎn)生適合于相應(yīng)波特率的時(shí)鐘信號(hào)，其波特率通過(guò)輸 入時(shí)鐘CLK生成，當(dāng)復(fù)位引腳RST有效后，系統(tǒng)實(shí)現(xiàn)復(fù)位并進(jìn)入時(shí)鐘控制 開始狀態(tài)101,等待接收第一個(gè)字節(jié)，這一字節(jié)作為串行通信收發(fā)數(shù)據(jù)波特 率的校準(zhǔn)字節(jié)，本系統(tǒng)選取0x55作校準(zhǔn)字節(jié)，由5個(gè)低電平和4個(gè)高電平 交替出現(xiàn)的方波，其中每個(gè)電平分別持續(xù)一個(gè)波特率周期。在時(shí)鐘控制邏 輯處于時(shí)鐘控制開始狀態(tài)101時(shí)，當(dāng)RxD為低電平時(shí)，跳轉(zhuǎn)到校準(zhǔn)字節(jié)接 收狀態(tài)102開始計(jì)數(shù)。計(jì)數(shù)一直到最后一個(gè)低電平結(jié)束為止， 一共9個(gè)周 期，對(duì)9個(gè)周期計(jì)數(shù)的結(jié)果除以9，便可得到一個(gè)波特率周期對(duì)應(yīng)的系統(tǒng)時(shí) 鐘周期數(shù)，然后計(jì)算出對(duì)第一波特率自適應(yīng)串行通信器件時(shí)鐘源2和第二 波特率自適應(yīng)串行通信器件時(shí)鐘源4的分頻值并進(jìn)行分頻設(shè)置；接下來(lái)進(jìn) 入正常工作狀態(tài)103，從而生成了串行通信收發(fā)數(shù)據(jù)波特率。
用硬件描術(shù)語(yǔ)言VHDL編寫程序?qū)崿F(xiàn)信號(hào)轉(zhuǎn)換器7:定義信號(hào)轉(zhuǎn)換器7 的內(nèi)部復(fù)位信號(hào)Reset,內(nèi)部時(shí)鐘信號(hào)clock,信號(hào)轉(zhuǎn)換器輸入信號(hào)Sigln， 信號(hào)轉(zhuǎn)換器輸出信號(hào)SigOut，等待信號(hào)WaitSig，并將信號(hào)轉(zhuǎn)換器輸入信號(hào) Sigln映射到數(shù)據(jù)發(fā)送使能信號(hào)TE，內(nèi)部復(fù)位信號(hào)Reset映射到外部復(fù)位信號(hào)引腳RST;信號(hào)轉(zhuǎn)換器7將高速的數(shù)據(jù)發(fā)送使能信號(hào)TE由信號(hào)轉(zhuǎn)換器輸 入信號(hào)Sigln輸入，轉(zhuǎn)換成低速信號(hào)后，由信號(hào)轉(zhuǎn)換器輸出信號(hào)SigOut輸 出到并-串?dāng)?shù)據(jù)發(fā)送移位器10的發(fā)送命令信號(hào)SendCmd的輸入端。
用硬件描術(shù)語(yǔ)言VHDL編寫程序，來(lái)實(shí)現(xiàn)并-串?dāng)?shù)據(jù)發(fā)送移位器10對(duì) 數(shù)據(jù)的發(fā)送；定義并-串?dāng)?shù)據(jù)發(fā)送移位器10的內(nèi)部復(fù)位信號(hào)Reset,內(nèi)部時(shí) 鐘信號(hào)clock,發(fā)送命令信號(hào)SendCmd ，數(shù)據(jù)發(fā)送完畢標(biāo)志信號(hào)Done, 8 位發(fā)送數(shù)據(jù)緩存TxD一buf(7:0)， 1位串行數(shù)據(jù)發(fā)送緩存TxDi，串行數(shù)據(jù)發(fā) 送引腳TxD，并將1位串行數(shù)據(jù)發(fā)送緩存TxDi映射到串行數(shù)據(jù)發(fā)送引腳 TxD， 8位發(fā)送數(shù)據(jù)緩存TxD一buf(7:0)映射到用于傳輸發(fā)送數(shù)據(jù)的并行總 線TDB上；并-串?dāng)?shù)據(jù)發(fā)送移位器10完成數(shù)據(jù)的發(fā)送，初始處于發(fā)送器空 閑狀態(tài)201，在該狀態(tài)下等待數(shù)據(jù)發(fā)送命令；當(dāng)收到數(shù)據(jù)發(fā)送使能信號(hào)TE 后，跳轉(zhuǎn)到開始發(fā)送狀態(tài)202，發(fā)送起始位，之后跳轉(zhuǎn)到數(shù)據(jù)移位發(fā)送狀態(tài) 203依次從低位發(fā)送各個(gè)數(shù)據(jù)位，每次發(fā)送后跳轉(zhuǎn)到數(shù)據(jù)發(fā)送等待狀態(tài)204 等待串口波特率所需要的延時(shí)時(shí)間，等待結(jié)束后若還有要發(fā)送的數(shù)據(jù)位則 跳轉(zhuǎn)回?cái)?shù)據(jù)移位發(fā)送狀態(tài)203繼續(xù)發(fā)送；若已發(fā)送完畢則跳轉(zhuǎn)到數(shù)據(jù)發(fā)送 結(jié)束狀態(tài)205發(fā)送終止位，這時(shí)數(shù)據(jù)發(fā)送完畢標(biāo)志信號(hào)Done經(jīng)過(guò)邏輯非門 9轉(zhuǎn)換電平后并和發(fā)送命令信號(hào)SendCmd通過(guò)邏輯與門8作"與"操作， 輸出結(jié)果送到發(fā)送完畢標(biāo)志信號(hào)控制引腳TI，至此，并-串?dāng)?shù)據(jù)發(fā)送移位器 10完成本次數(shù)據(jù)的發(fā)送，最后跳轉(zhuǎn)回發(fā)送器空閑狀態(tài)201等待下一次發(fā)送；
用硬件描術(shù)語(yǔ)言VHDL編寫程序，實(shí)現(xiàn)串-并數(shù)據(jù)接收移位器11對(duì)數(shù) 據(jù)的接收定義串-并數(shù)據(jù)接收移位器11的內(nèi)部復(fù)位信號(hào)Reset,內(nèi)部時(shí)鐘 信號(hào)clock， 1位串行數(shù)據(jù)接收緩存RxDi， 8位接收數(shù)據(jù)緩存RxD一buf(7:0)， 數(shù)據(jù)接收完畢標(biāo)志信號(hào)Ready,并將1位串行數(shù)據(jù)接收緩存RxDi映射到串 行數(shù)據(jù)接收引腳RxD， 8位接收數(shù)據(jù)緩存RxD一buf(7:0)映射到用于傳輸接收 數(shù)據(jù)的并行總線RDB，數(shù)據(jù)接收完畢標(biāo)志信號(hào)Ready映射到數(shù)據(jù)接收完畢 標(biāo)志信號(hào)引腳RI上；串-并數(shù)據(jù)接收移位器ll完成數(shù)據(jù)的接收，當(dāng)RxD發(fā) 生電平翻轉(zhuǎn)一個(gè)脈沖RxDK)狀態(tài)出現(xiàn)時(shí)(即有數(shù)據(jù)將要到達(dá))，則跳轉(zhuǎn)到 開始接收狀態(tài)302，在該狀態(tài)下接收起始位，如果在該狀態(tài)的下一時(shí)鐘內(nèi)， RxD又回到高電平RxD4的情況，則說(shuō)明串口線上產(chǎn)生電平抖動(dòng)，不會(huì)繼 續(xù)接收。如果出現(xiàn)了連續(xù)的低電平RxD=0，確認(rèn)有數(shù)據(jù)需要接收，并跳轉(zhuǎn)到數(shù)據(jù)接收等待狀態(tài)303等待采樣點(diǎn)；當(dāng)采樣點(diǎn)時(shí)刻到來(lái)時(shí)跳轉(zhuǎn)到數(shù)據(jù)接 收采樣狀態(tài)304對(duì)RxD進(jìn)行采樣，并保存采樣結(jié)果，再次跳轉(zhuǎn)到數(shù)據(jù)接收 等待狀態(tài)303，等待下一次采樣；如果全部采樣結(jié)束，跳轉(zhuǎn)到數(shù)據(jù)接收結(jié)束 狀態(tài)305，該狀態(tài)將接收結(jié)果輸出，并通過(guò)數(shù)據(jù)接收完畢標(biāo)志信號(hào)Ready 發(fā)送信號(hào)通知用戶接收完畢，至此，串-并數(shù)據(jù)接收移位器ll完成本次數(shù)據(jù) 的接收，然后跳轉(zhuǎn)回接收器空閑狀態(tài)301等待下一次數(shù)據(jù)接收。
最后對(duì)各個(gè)模塊信號(hào)進(jìn)行連接波特率自適應(yīng)發(fā)生器6的內(nèi)部時(shí)鐘信號(hào) clock與信號(hào)轉(zhuǎn)換器7的內(nèi)部時(shí)鐘信號(hào)clock相連，波特率自適應(yīng)發(fā)生器6 的波特率時(shí)鐘輸出信號(hào)BaudClk與并-串?dāng)?shù)據(jù)發(fā)送移位器10的內(nèi)部時(shí)鐘信號(hào) clock、串-并數(shù)據(jù)接收移位器11的內(nèi)部時(shí)鐘信號(hào)clock相連，波特率自適應(yīng) 發(fā)生器6的復(fù)位輸出信號(hào)ResetOut與信號(hào)轉(zhuǎn)換器7的內(nèi)部復(fù)位信號(hào)Reset、 并-串?dāng)?shù)據(jù)發(fā)送移位器10的內(nèi)部復(fù)位信號(hào)Reset、串-并數(shù)據(jù)接收移位器11 的內(nèi)部復(fù)位信號(hào)Reset相連，波特率自適應(yīng)發(fā)生器6的串行數(shù)據(jù)接收校準(zhǔn)信 號(hào)RxDip與串-并數(shù)據(jù)接收移位器11的1位串行數(shù)據(jù)接收緩存RxDi，相連， 信號(hào)轉(zhuǎn)換器7的輸出信號(hào)SigOut與并-串?dāng)?shù)據(jù)發(fā)送移位器10的發(fā)送命令信 號(hào)SendCmd相連，并-串?dāng)?shù)據(jù)發(fā)送移位器10的數(shù)據(jù)發(fā)送完畢標(biāo)志信號(hào)Done 經(jīng)過(guò)邏輯非門9轉(zhuǎn)換電平后并與并-串?dāng)?shù)據(jù)發(fā)送移位器10的發(fā)送命令信號(hào) SendCmd通過(guò)邏輯與門8輸出后連接到發(fā)送完畢標(biāo)志信號(hào)控制引腳TI。
本發(fā)明的效果是采用雙微控制器配合雙口 RAM快速處理數(shù)據(jù)，用可編 程邏輯器件制作的波特率自適應(yīng)串行收發(fā)器件，結(jié)構(gòu)新穎、通信穩(wěn)定速度 高，能自動(dòng)識(shí)別總線上的數(shù)據(jù)速率。雙口RAM作為共享內(nèi)存，兩個(gè)微控制 器交換數(shù)據(jù)時(shí)無(wú)需數(shù)據(jù)等待。使用波特率自適應(yīng)串行通信中繼器后，在不 同的場(chǎng)合下無(wú)需對(duì)中繼器的通信波特率進(jìn)行人工設(shè)置，通信距離能夠延長(zhǎng) 到原來(lái)的二倍。接口靈活方便，易與控制。具有良好的可維護(hù)性和擴(kuò)展性， 較好的經(jīng)濟(jì)性，制造方便，成本低。


圖l為自適應(yīng)雙微控制器串行通信中繼器硬件總體設(shè)計(jì)圖，圖2為第一 波特率自適應(yīng)串行通信器件I和第二波特率自適應(yīng)串行通信器件II的內(nèi)部 邏輯與信號(hào)關(guān)系圖。其中，I一第一波特率自適應(yīng)串行通信器件，II一第
二波特率自適應(yīng)串行通信器件，in—第一微控制器，iv—第二微控制器，i
10一第一 串行通信外接口接線端子，2—第一波特率自適應(yīng)串行通信器件時(shí)鐘
源，3—雙口RAM， 4一第二波特率自適應(yīng)串行通信器件時(shí)鐘源，5—第二串 行通信外接口接線端子，6—波特率自適應(yīng)發(fā)生器，7—信號(hào)轉(zhuǎn)換器，8— 邏輯與門，9一邏輯非門，10—并-串?dāng)?shù)據(jù)發(fā)送移位器；ll一串-并數(shù)據(jù)接收 移位器，CLK一外部時(shí)鐘信號(hào)引腳，TxD—串行數(shù)據(jù)發(fā)送引腳，RxD—串行 數(shù)據(jù)接收引腳，TI一發(fā)送完畢標(biāo)志信號(hào)控制引腳，RI—數(shù)據(jù)接收完畢標(biāo)志 信號(hào)引腳，RST—外部復(fù)位信號(hào)引腳，TE—數(shù)據(jù)發(fā)送使能信號(hào)，TDB—用 于傳輸發(fā)送數(shù)據(jù)的并行總線，RDB—用于傳輸接收數(shù)據(jù)的并行總線， DB1/AB1—雙口RAM的第一數(shù)據(jù)/地址總線，DB2/AB2—雙口RAM的第二 數(shù)據(jù)/地址總線，P0—微控制第0端口， Pl—微控制第l端口， P3—微控制第 2端口， P2.2—微控制端口2第2引腳，P2.3—微控制端口2第3引腳，P2.4— 微控制端口2第4引腳，P2.5—微控制端口2第5引腳，P2.6—微控制端口2第6 引腳，P2.7—微控制端口2第7引腳，Reset—內(nèi)部復(fù)位信號(hào)，BaudClk—波 特率時(shí)鐘輸出信號(hào)，clock—內(nèi)部時(shí)鐘信號(hào)，ResetOut—復(fù)位輸出信號(hào)，RxDip 一串行數(shù)據(jù)接收校準(zhǔn)信號(hào)，Sigln—信號(hào)轉(zhuǎn)換器輸入信號(hào)，SigOut—信號(hào)轉(zhuǎn) 換器輸出信號(hào)，WaitSig—等待信號(hào)，TxD—buf(7:0)—8位發(fā)送數(shù)據(jù)緩存， RxDJ uf(7:0)—8位接收數(shù)據(jù)緩存，TxDi—l位串行數(shù)據(jù)發(fā)送緩存，RxDi— l位串行數(shù)據(jù)接收緩存，SendCmd—發(fā)送命令信號(hào)，Ready—數(shù)據(jù)接收完畢 標(biāo)志信號(hào)引腳，Done—數(shù)據(jù)發(fā)送完畢標(biāo)志信號(hào)，
圖3為波特率自適應(yīng)發(fā)生器6程序狀態(tài)機(jī)，圖4為并-串?dāng)?shù)據(jù)發(fā)送移位器10 程序狀態(tài)機(jī)，圖5為串-并數(shù)據(jù)接收移位器ll程序狀態(tài)機(jī)。其中IOI—時(shí)鐘 控制開始狀態(tài)，102—校準(zhǔn)字節(jié)接收狀態(tài)，103—正常工作狀態(tài)，201—發(fā)送 器空閑狀態(tài)，202—幵始發(fā)送狀態(tài)，203—數(shù)據(jù)移位發(fā)送狀態(tài)，204—數(shù)據(jù)發(fā) 送等待狀態(tài)，205—數(shù)據(jù)發(fā)送結(jié)束狀態(tài)，301—接收器空閑狀態(tài)，302—開始 接收狀態(tài)，303—數(shù)據(jù)接收等待狀態(tài)，304—數(shù)據(jù)接收采樣狀態(tài)，305—數(shù) 據(jù)接收結(jié)束狀態(tài)。
具體實(shí)施例方式
下面結(jié)合說(shuō)明書附圖和技術(shù)方案詳細(xì)說(shuō)明本發(fā)明的
具體實(shí)施例方式波 特率自適應(yīng)串行通信中繼器上電啟動(dòng)后，首先進(jìn)行初始化，設(shè)置可用的雙
口RAM3的大小，使各個(gè)器件均處于使能狀態(tài)，第一波特率自適應(yīng)串行通信器件I、第二波特率自適應(yīng)串行通信器件II處于監(jiān)控狀態(tài)。然后由波特
率自適應(yīng)發(fā)生器6完成波特率的自適應(yīng)，波特率自適應(yīng)發(fā)生器6程序狀態(tài) 機(jī)如附圖3所示系統(tǒng)復(fù)位后，波特率自適應(yīng)發(fā)生器6進(jìn)入時(shí)鐘控制開始 狀態(tài)IOI，等待接收第一個(gè)字節(jié)，這一字節(jié)作為串行通信收發(fā)數(shù)據(jù)波特率的 校準(zhǔn)字節(jié)，本系統(tǒng)選取0x55作校準(zhǔn)字節(jié)，由5個(gè)低電平和4個(gè)高電平交替 出現(xiàn)的方波，其中每個(gè)電平分別持續(xù)一個(gè)波特率周期；當(dāng)RxD為低電平時(shí)， 跳轉(zhuǎn)到校準(zhǔn)字節(jié)接收狀態(tài)102開始計(jì)數(shù)；計(jì)數(shù)一直到最后一個(gè)低電平結(jié)束 為止， 一共9個(gè)周期，對(duì)9個(gè)周期計(jì)數(shù)的結(jié)果除以9，便可得到一個(gè)波特率 周期對(duì)應(yīng)的系統(tǒng)時(shí)鐘周期數(shù)。然后計(jì)算出對(duì)第一波特率自適應(yīng)串行通信器 件時(shí)鐘源2和第二波特率自適應(yīng)串行通信器件時(shí)鐘源4的分頻值并進(jìn)行分 頻設(shè)置；接下來(lái)進(jìn)入正常工作狀態(tài)103，從而生成了串行通信收發(fā)數(shù)據(jù)波特 率。
下面以串行數(shù)據(jù)從第一串行通信外接口接線端子1接收，通過(guò)第二串 行通信外接口接線端子5發(fā)送出去為例說(shuō)明中繼器的具體實(shí)施方式
。
串-并數(shù)據(jù)接收移位器11程序狀態(tài)機(jī)如附圖5所示，初始處于接收器空 閑狀態(tài)301，在該狀態(tài)下第一波特率自適應(yīng)串行通信器件I等待第一串行通 信外接口接線端子1上的數(shù)據(jù)；當(dāng)RxD發(fā)生電平翻轉(zhuǎn)一個(gè)脈沖RxD=0狀態(tài) 出現(xiàn)時(shí)(即有數(shù)據(jù)將要到達(dá))，則跳轉(zhuǎn)到開始接收狀態(tài)302，在該狀態(tài)下接 收起始位，如果在該狀態(tài)的下一時(shí)鐘內(nèi)，RxD又回到高電平RxD=l的情況， 則說(shuō)明串口線上產(chǎn)生電平抖動(dòng)，不會(huì)繼續(xù)接收；如果出現(xiàn)了連續(xù)的低電平 RxD=0，確認(rèn)有數(shù)據(jù)需要接收，并跳轉(zhuǎn)到數(shù)據(jù)接收等待狀態(tài)303，該狀態(tài)等 待采樣點(diǎn)；當(dāng)采樣點(diǎn)時(shí)刻到來(lái)時(shí)跳轉(zhuǎn)到數(shù)據(jù)接收采樣狀態(tài)304，對(duì)RxD進(jìn) 行采樣，并保存采樣結(jié)果；接下來(lái)再次跳轉(zhuǎn)到數(shù)據(jù)接收等待狀態(tài)303，等待 下一次采樣；如果全部采樣結(jié)束，跳轉(zhuǎn)到數(shù)據(jù)接收結(jié)束狀態(tài)305，該狀態(tài)將 接收結(jié)果輸出，并通過(guò)數(shù)據(jù)接收完畢標(biāo)志信號(hào)Ready發(fā)送信號(hào)通知用戶接 收完畢，然后跳轉(zhuǎn)回接收器空閑狀態(tài)301等待下一次數(shù)據(jù)接收。
接下來(lái)第一微控制器III通過(guò)端口 Pl從第一波特率自適應(yīng)串行通信器件 I的用于傳輸接收數(shù)據(jù)的并行總線RDB上接收數(shù)據(jù)，并送入雙口 RAM3， 這些數(shù)據(jù)要被第二微控制器IV取走，當(dāng)?shù)诙⒖刂破鱅V通過(guò)P2.6查詢到TI 標(biāo)志發(fā)送器件可用時(shí)，則通過(guò)端口 P3把數(shù)據(jù)送到第二波特率自適應(yīng)串行通信器件II的用于傳輸發(fā)送數(shù)據(jù)的并行總線TDB上，通過(guò)P2.5設(shè)置發(fā)送使能 命令TE，使第二波特率自適應(yīng)串行通信器件II處于發(fā)送狀態(tài)。
采用并-串?dāng)?shù)據(jù)發(fā)送移位器10來(lái)完成數(shù)據(jù)的發(fā)送，并-串?dāng)?shù)據(jù)發(fā)送移位 器10程序狀態(tài)如附圖4所示，初始處于發(fā)送器空閑狀態(tài)201，在該狀態(tài)下 等待數(shù)據(jù)發(fā)送命令；當(dāng)收到數(shù)據(jù)發(fā)送使能信號(hào)TE后，跳轉(zhuǎn)到開始發(fā)送狀態(tài) 202，發(fā)送起始位；然后跳轉(zhuǎn)到數(shù)據(jù)移位發(fā)送狀態(tài)203，依次從低位發(fā)送各 個(gè)數(shù)據(jù)位；每次發(fā)送后跳轉(zhuǎn)到數(shù)據(jù)發(fā)送等待狀態(tài)204等待串口波特率所需 要的延時(shí)時(shí)間，等待結(jié)束后若還有要發(fā)送的數(shù)據(jù)位則跳轉(zhuǎn)回?cái)?shù)據(jù)移位發(fā)送 狀態(tài)203繼續(xù)發(fā)送；若已發(fā)送完畢則跳轉(zhuǎn)到數(shù)據(jù)發(fā)送結(jié)束狀態(tài)205發(fā)送終 止位，這時(shí)數(shù)據(jù)發(fā)送完畢標(biāo)志信號(hào)Done經(jīng)過(guò)邏輯非門9轉(zhuǎn)換電平后并和發(fā) 送命令信號(hào)SendCmd通過(guò)邏輯與門8作"與"操作，輸出結(jié)果送到發(fā)送完 畢標(biāo)志信號(hào)控制引腳TI，至此，并-串?dāng)?shù)據(jù)發(fā)送移位器10完成本次數(shù)據(jù)發(fā) 送，最后跳轉(zhuǎn)回發(fā)送器空閑狀態(tài)201等待下一次發(fā)送。
本發(fā)明波特率適應(yīng)能力強(qiáng)，第一串行通信外接口接線端子1和第二串 行通信外接口接線端子5是完全對(duì)稱的結(jié)構(gòu)，使用方便，采用雙微控制器， 數(shù)據(jù)周轉(zhuǎn)延遲時(shí)間短，能夠適應(yīng)串行總線上大批量數(shù)據(jù)傳輸中轉(zhuǎn)的要求， 將串行總線的的通信距離延長(zhǎng)一倍，第一波特率自適應(yīng)串行通信器件I和 第二波特率自適應(yīng)串行通信器件II采用可編程邏輯器件制作，波特率無(wú)需 人工設(shè)置，能夠自適應(yīng)串行總線上的波特率，處理速度快，可擴(kuò)展性強(qiáng)。
1權(quán)利要求
1、一種波特率自適應(yīng)串行通信中繼器的制作方法，其特征是，采用第一微控制器(III)、第二微控制器(IV)與雙口RAM(3)相連接的數(shù)據(jù)處理方式，第一微控制器(III)的引腳P2.2與第二微控制器(IV)的引腳P2.2直接相連接，第一微控制器(III)的引腳P2.3與第二微控制器(IV)的引腳P2.3直接相連接，它們之間直接進(jìn)行通信聯(lián)絡(luò)，實(shí)時(shí)處理來(lái)自第一波特率自適應(yīng)串行通信器件(I)、第二波特率自適應(yīng)串行通信器件(II)上的數(shù)據(jù)；雙口RAM(3)作為第一微控制器(III)、第二微控制器(IV)的共享資源，雙口RAM(3)的第一數(shù)據(jù)/地址總線DB1/AB1與第一微控制器(III)的端口P0相連，雙口RAM(3)的第二數(shù)據(jù)/地址總線DB2/AB2與第二微控制器(IV)的端口P0相連；第一微控制器(III)從第一波特率自適應(yīng)串行通信器件(I)上接收來(lái)的數(shù)據(jù)送入雙口RAM(3)，這些數(shù)據(jù)要被第二微控制器(IV)取走，送到第二波特率自適應(yīng)串行通信器件(II)上；第二微控制器(IV)從第二波特率自適應(yīng)串行通信器件(II)接收來(lái)的數(shù)據(jù)送入雙口RAM(3)，這些數(shù)據(jù)要被第一微控制器III)取走，送到第一波特率自適應(yīng)串行通信器件(I)上；將第一微控制器(III)與第一波特率自適應(yīng)串行通信器件(I)通過(guò)信號(hào)線連接即第一波特率自適應(yīng)串行通信器件(I)的外部復(fù)位信號(hào)引腳RST與第一微控制器(III)的端口引腳P2.4相連，第一波特率自適應(yīng)串行通信器件(I)的數(shù)據(jù)發(fā)送使能信號(hào)TE與第一微控制器III)的端口引腳P2.5相連，第一波特率自適應(yīng)串行通信器件(I)的用于傳輸發(fā)送數(shù)據(jù)的并行總線TDB與第一微控制器(III)的端口P3相連，第一波特率自適應(yīng)串行通信器件(I)的發(fā)送完畢標(biāo)志信號(hào)控制引腳TI與第一微控制器(III)的端口引腳P2.6相連，第一波特率自適應(yīng)串行通信器件(I)的用于傳輸接收數(shù)據(jù)的并行總線RDB與第一微控制器(III)的端口P1相連，第一波特率自適應(yīng)串行通信器件(I)的數(shù)據(jù)接收完畢標(biāo)志信號(hào)引腳RI與第一微控制器(III)的端口引腳P2.7相連；將第二微控制器(IV)與第二波特率自適應(yīng)串行通信器件(II)通過(guò)信號(hào)線連接即第二波特率自適應(yīng)串行通信器件(II)的外部復(fù)位信號(hào)引腳RST與第二微控制器(IV)的端口引腳P2.4相連，第二波特率自適應(yīng)串行通信器件(II)的數(shù)據(jù)發(fā)送使能信號(hào)TE與第二微控制器(IV)的端口引腳P2.5相連，第二波特率自適應(yīng)串行通信器件(II)的用于傳輸發(fā)送數(shù)據(jù)的并行總線TDB與第二微控制器(IV)的端口P3相連，第二波特率自適應(yīng)串行通信器件(II)的發(fā)送完畢標(biāo)志信號(hào)控制引腳TI與第二微控制器(IV)的端口引腳P2.6相連，第二波特率自適應(yīng)串行通信器件(II)的用于傳輸接收數(shù)據(jù)的并行總線RDB與第二微控制器(IV)的端口P1相連，第二波特率自適應(yīng)串行通信器件(II)的數(shù)據(jù)接收完畢標(biāo)志信號(hào)引腳RI與第二微控制器(IV)的端口引腳P2.7相連。
2、如權(quán)利要求l所示一種波特率自適應(yīng)串行通信中繼器的制作方法，其特征 是，第一波特率自適應(yīng)串行通信器件(I )、第二波特率自適應(yīng)串行通信器件(II)其制作方法相同，其內(nèi)部模塊包括波特率自適應(yīng)發(fā)生器(6)、信號(hào)轉(zhuǎn) 換器(7)，并-串?dāng)?shù)據(jù)接收移位器(10)、串-并數(shù)據(jù)發(fā)送移位器(11)、邏輯與 門(8)和邏輯非門(9)，均采用可編程器件制作，其中，波特率自適應(yīng)發(fā)生 器(6)、并-串?dāng)?shù)據(jù)發(fā)送移位器(10)、串-并數(shù)據(jù)接收移位器(11)均采用程 序狀態(tài)機(jī)編程模式，其制作步驟如下用硬件描術(shù)語(yǔ)言VHDL編寫程序，來(lái)實(shí)現(xiàn)波特率自適應(yīng)發(fā)生器(6)對(duì)波 特率的自適應(yīng)控制；定義波特率自適應(yīng)發(fā)生器(6)的內(nèi)部復(fù)位信號(hào)Reset, 波特率時(shí)鐘輸出信號(hào)BaudClk，內(nèi)部時(shí)鐘信號(hào)clock,復(fù)位輸出信號(hào)ResetOut， 串行數(shù)據(jù)接收校準(zhǔn)信號(hào)RxDip，并將內(nèi)部時(shí)鐘信號(hào)clock映射到外部時(shí)鐘信號(hào) 引腳CLK，內(nèi)部復(fù)位信號(hào)Reset映射到外部復(fù)位信號(hào)引腳RST;波特率自適 應(yīng)發(fā)生器(6)用來(lái)產(chǎn)生適合于相應(yīng)波特率的時(shí)鐘信號(hào)，其波特率通過(guò)輸入時(shí) 鐘CLK生成，當(dāng)復(fù)位引腳RST有效后，系統(tǒng)實(shí)現(xiàn)復(fù)位并進(jìn)入時(shí)鐘控制開始狀 態(tài)(101)，等待接收第一個(gè)字節(jié)，這一字節(jié)作為串行通信收發(fā)數(shù)據(jù)波特率的 校準(zhǔn)字節(jié)，本系統(tǒng)選取0x55作校準(zhǔn)字節(jié)，由5個(gè)低電平和4個(gè)高電平交替出 現(xiàn)的方波，其中每個(gè)電平分別持續(xù)一個(gè)波特率周期，在時(shí)鐘控制邏輯處于時(shí) 鐘控制開始狀態(tài)(101)時(shí)，當(dāng)RxD為低電平時(shí)，跳轉(zhuǎn)到校準(zhǔn)字節(jié)接收狀態(tài)(102) 開始計(jì)數(shù)，計(jì)數(shù)一直到最后一個(gè)低電平結(jié)束為止， 一共9個(gè)周期，對(duì)9個(gè)周 期計(jì)數(shù)的結(jié)果除以9，便可得到一個(gè)波特率周期對(duì)應(yīng)的系統(tǒng)時(shí)鐘周期數(shù)，然后 計(jì)算出對(duì)第一波特率自適應(yīng)串行通信器件時(shí)鐘源(2)和第二波特率自適應(yīng)串 行通信器件時(shí)鐘源(4)的分頻值并進(jìn)行分頻設(shè)置；接下來(lái)進(jìn)入正常工作狀態(tài)(103)，從而生成了串行通信收發(fā)數(shù)據(jù)波特率；用硬件描術(shù)語(yǔ)言VHDL編寫程序?qū)崿F(xiàn)信號(hào)轉(zhuǎn)換器(7):定義信號(hào)轉(zhuǎn)換器(7)的內(nèi)部復(fù)位信號(hào)Reset,內(nèi)部時(shí)鐘信號(hào)clock,信號(hào)轉(zhuǎn)換器輸入信號(hào)Sigln，信號(hào)轉(zhuǎn)換器輸出信號(hào)SigOut，等待信號(hào)WaitSig，并將信號(hào)轉(zhuǎn)換器輸入信號(hào) Sigln映射到數(shù)據(jù)發(fā)送使能信號(hào)TE，內(nèi)部復(fù)位信號(hào)Reset映射到外部復(fù)位信號(hào) 引腳RST;信號(hào)轉(zhuǎn)換器(7)將高速的數(shù)據(jù)發(fā)送使能信號(hào)TE由信號(hào)轉(zhuǎn)換器輸 入信號(hào)Sigln輸入，轉(zhuǎn)換成低速信號(hào)后，由信號(hào)轉(zhuǎn)換器輸出信號(hào)SigOut輸出 到并-串?dāng)?shù)據(jù)發(fā)送移位器(10)的發(fā)送命令信號(hào)SendCmd的輸入端；用硬件描術(shù)語(yǔ)言VHDL編寫程序，來(lái)實(shí)現(xiàn)并-串?dāng)?shù)據(jù)發(fā)送移位器(10)對(duì) 數(shù)據(jù)的發(fā)送；定義并-串?dāng)?shù)據(jù)發(fā)送移位器(10)的內(nèi)部復(fù)位信號(hào)Reset,內(nèi)部時(shí) 鐘信號(hào)dock,發(fā)送命令信號(hào)SendCmd ，數(shù)據(jù)發(fā)送完畢標(biāo)志信號(hào)Done, 8位 發(fā)送數(shù)據(jù)緩存TxD—buf(7:0)， 1位串行數(shù)據(jù)發(fā)送緩存TxDi，串行數(shù)據(jù)發(fā)送引 腳TxD，并將1位串行數(shù)據(jù)發(fā)送緩存TxDi映射到串行數(shù)據(jù)發(fā)送引腳TxD， 8 位發(fā)送數(shù)據(jù)緩存TxD一buf(7:0)映射到用于傳輸發(fā)送數(shù)據(jù)的并行總線TDB上； 并-串?dāng)?shù)據(jù)發(fā)送移位器(10)完成數(shù)據(jù)的發(fā)送，初始處于發(fā)送器空閑狀態(tài)(201 )， 在該狀態(tài)下等待數(shù)據(jù)發(fā)送命令；當(dāng)收到數(shù)據(jù)發(fā)送使能信號(hào)TE后，跳轉(zhuǎn)到開始 發(fā)送狀態(tài)(202)，發(fā)送起始位，然后跳轉(zhuǎn)到數(shù)據(jù)移位發(fā)送狀態(tài)(203)依次從 低位發(fā)送各個(gè)數(shù)據(jù)位，每次發(fā)送后跳轉(zhuǎn)到數(shù)據(jù)發(fā)送等待狀態(tài)(204)等待串口 波特率所需要的時(shí)延長(zhǎng)度，等待結(jié)束后若還有要發(fā)送的數(shù)據(jù)位則跳轉(zhuǎn)回?cái)?shù)據(jù) 移位發(fā)送狀態(tài)(203)繼續(xù)發(fā)送；若已發(fā)送完畢則跳轉(zhuǎn)到數(shù)據(jù)發(fā)送結(jié)束狀態(tài) (205)發(fā)送終止位，這時(shí)數(shù)據(jù)發(fā)送完畢標(biāo)志信號(hào)Done經(jīng)過(guò)邏輯非門(9)轉(zhuǎn) 換電平后并和發(fā)送命令信號(hào)SendCmd通過(guò)邏輯與門(8)作"與"操作，輸 出結(jié)果送到發(fā)送完畢標(biāo)志信號(hào)控制引腳TI，至此，并-串?dāng)?shù)據(jù)發(fā)送移位器(10) 完成本次數(shù)據(jù)的發(fā)送，最后跳轉(zhuǎn)回發(fā)送器空閑狀態(tài)(201)等待下一次發(fā)送；用硬件描術(shù)語(yǔ)言VHDL編寫程序，實(shí)現(xiàn)串-并數(shù)據(jù)接收移位器(11)對(duì)數(shù) 據(jù)的接收定義串-并數(shù)據(jù)接收移位器(11)的內(nèi)部復(fù)位信號(hào)Reset，內(nèi)部時(shí)鐘 信號(hào)clock, 1位串行數(shù)據(jù)接收緩存RxDi， 8位接收數(shù)據(jù)緩存RxD一buf(7:0)， 數(shù)據(jù)接收完畢標(biāo)志信號(hào)Ready,并將1位串行數(shù)據(jù)接收緩存RxDi映射到串行 數(shù)據(jù)接收引腳RxD， 8位接收數(shù)據(jù)緩存RxD—buf(7:0)映射到用于傳輸接收數(shù)據(jù) 的并行總線RDB，數(shù)據(jù)接收完畢標(biāo)志信號(hào)Ready映射到數(shù)據(jù)接收完畢標(biāo)志信 號(hào)引腳R1上；串-并數(shù)據(jù)接收移位器(11)完成數(shù)據(jù)的接收，當(dāng)RxD發(fā)生電 平翻轉(zhuǎn)一個(gè)脈沖RxD=0狀態(tài)出現(xiàn)時(shí)(即有數(shù)據(jù)將要到達(dá))，則跳轉(zhuǎn)到開始接 收狀態(tài)(302)，在該狀態(tài)下接收起始位，如果在該狀態(tài)的下一時(shí)鐘內(nèi)，RxD 又回到高電平RxD4的情況，則說(shuō)明串口線上產(chǎn)生電平抖動(dòng)，不會(huì)繼續(xù)接收，如果出現(xiàn)了連續(xù)的低電平RxD=0，確認(rèn)有數(shù)據(jù)需要接收，并跳轉(zhuǎn)到數(shù)據(jù)接收 等待狀態(tài)(303)等待采樣點(diǎn)，當(dāng)采樣點(diǎn)時(shí)刻到來(lái)時(shí)跳轉(zhuǎn)到數(shù)據(jù)接收采樣狀態(tài)G04)對(duì)RxD進(jìn)行采樣，并保存采樣結(jié)果，然后再次跳轉(zhuǎn)到數(shù)據(jù)接收等待狀 態(tài)(303)等待下一次采樣，如果全部采樣結(jié)束，跳轉(zhuǎn)到數(shù)據(jù)接收結(jié)束狀態(tài)(305),該狀態(tài)將接收結(jié)果輸出，并通過(guò)數(shù)據(jù)接收完畢標(biāo)志信號(hào)Ready發(fā)送 信號(hào)通知用戶接收完畢，至此，串-并數(shù)據(jù)接收移位器(11)完成本次數(shù)據(jù)的 接收，然后跳轉(zhuǎn)回接收器空閑狀態(tài)(301)等待下一次數(shù)據(jù)接收；最后對(duì)各個(gè)模塊信號(hào)進(jìn)行連接波特率自適應(yīng)發(fā)生器(6)的內(nèi)部時(shí)鐘信 號(hào)dock與信號(hào)轉(zhuǎn)換器(7)的內(nèi)部時(shí)鐘信號(hào)clock相連，波特率自適應(yīng)發(fā)生器(6)的波特率時(shí)鐘輸出信號(hào)BaudClk與并-串?dāng)?shù)據(jù)發(fā)送移位器(10)的內(nèi)部時(shí) 鐘信號(hào)clock、串-并數(shù)據(jù)接收移位器(11)的內(nèi)部時(shí)鐘信號(hào)clock相連，波特 率自適應(yīng)發(fā)生器(6)的復(fù)位輸出信號(hào)ResetOut與信號(hào)轉(zhuǎn)換器(7)的內(nèi)部復(fù) 位信號(hào)Reset、并-串?dāng)?shù)據(jù)發(fā)送移位器(10)的內(nèi)部復(fù)位信號(hào)Reset、串-并數(shù)據(jù) 接收移位器(11)的內(nèi)部復(fù)位信號(hào)Reset相連，波特率自適應(yīng)發(fā)生器(6)的 串行數(shù)據(jù)接收校準(zhǔn)信號(hào)RxDip與串-并數(shù)據(jù)接收移位器(11)的l位串行數(shù)據(jù) 接收緩存RxDi，相連，信號(hào)轉(zhuǎn)換器(7)的輸出信號(hào)SigOut與并-串?dāng)?shù)據(jù)發(fā)送 移位器(10)的發(fā)送命令信號(hào)SendCmd相連，并-串?dāng)?shù)據(jù)發(fā)送移位器(10)的 數(shù)據(jù)發(fā)送完畢標(biāo)志信號(hào)Done經(jīng)過(guò)邏輯非門(9)轉(zhuǎn)換電平后并與并-串?dāng)?shù)據(jù)發(fā) 送移位器(10)的發(fā)送命令信號(hào)endCmd通過(guò)邏輯與門(8)輸出后連接到發(fā) 送完畢標(biāo)志信號(hào)控制引腳TI。
全文摘要
本發(fā)明一種波特率自適應(yīng)串行通信中繼器的制作方法屬于電子通信領(lǐng)域，特別涉及波特率自適應(yīng)通信中繼器的制作方法。本發(fā)明采用第一微控制器、第二微控制器與雙口RAM相連接的數(shù)據(jù)處理方式，將第一微控制器與第一波特率自適應(yīng)串行通信器件通過(guò)信號(hào)線連接將第二微控制器與第二波特率自適應(yīng)串行通信器件通過(guò)信號(hào)線連接。第一、第二波特率自適應(yīng)串行通信器件內(nèi)部模塊包括波特率自適應(yīng)發(fā)生器、信號(hào)轉(zhuǎn)換器，并-串?dāng)?shù)據(jù)接收移位器、串-并數(shù)據(jù)發(fā)送移位器、邏輯與門和邏輯非門，均采用可編程器件制作。結(jié)構(gòu)新穎、通信穩(wěn)定速度高，能自動(dòng)識(shí)別總線上的數(shù)據(jù)速率，雙口RAM作為共享內(nèi)存。接口靈活方便，易與控制。具有良好的可維護(hù)性和擴(kuò)展性，成本低。
文檔編號(hào)G06F13/42GK101551786SQ200910011449
公開日2009年10月7日 申請(qǐng)日期2009年5月5日 優(yōu)先權(quán)日2009年5月5日
發(fā)明者于玉龍, 賀 江, 鐵 邱 申請(qǐng)人:大連理工大學(xué)