專利名稱：接口裝置的制作方法
技術(shù)領域：
本發(fā)明涉及主機和可移動的外部連接設備之間的接口裝置，
背景技術(shù)：
一種稱之為存儲卡的移動IC存儲裝置一直為大家所熟知。 存儲卡內(nèi)部具有非易失性半導體存儲器(IC存儲器)，可以存儲靜
止圖像數(shù)據(jù)、活動圖像數(shù)據(jù)、聲音數(shù)據(jù)和音樂數(shù)據(jù)等各種數(shù)字數(shù)據(jù).
該存儲卡例如可以作為信息便攜終端、桌上電腦、筆記本電腦、便攜
式電話機、音響裝置和家用電器等主機的外部存儲媒體使用.
在以往的存儲卡中，有的使用傳送1位串行數(shù)據(jù)、時鐘信號和狀
態(tài)信號這樣3個信號的3線半雙工串行通信協(xié)議，用來與主機之間進
行數(shù)據(jù)傳送.
串行數(shù)據(jù)信號是在存儲卡和主機之間傳送的數(shù)據(jù)信號.串行數(shù)據(jù) 信號，其數(shù)據(jù)傳送方向和屬性隨由總線狀態(tài)信號規(guī)定的狀態(tài)變化.
總線狀態(tài)信號是規(guī)定串行數(shù)據(jù)信號的狀態(tài)和各狀態(tài)下的串行數(shù)據(jù) 信號傳送開始時間的信號.
時鐘信號是在總線上傳送的串行數(shù)椐信號和總線狀態(tài)信號的時 鐘.該時鐘信號從主機向存儲卡傳送.時鐘信號必然在后述的數(shù)據(jù)包 通信中的3個狀態(tài)(BS1~BS3)的時刻輸出.
作為上述那樣的使用3線半雙工串行通信協(xié)議的存儲卡，有本申 請人提交的日本專利申請(特愿平11一53306號公報，美國專利6253259 號說明書).
下面，作為先有的存儲卡，說明上述公報所示的存儲卡.
圖1示出先有的存儲卡的概略平面圖和端子部分的放大圖.先有 的存儲卡500如困1所示，為卡片形狀，其端部部分設有引腳1~引腳 10的IO個端子.
6引腳1和引腳IO是接地端子(VSS),引腳2是總線狀態(tài)信號從主 機向存儲卡輸入時的BS端子。引腳3和引腳9是電源電壓(VCC)端 子。引腳4是在存儲卡和主機之間傳送的串行數(shù)據(jù)信號的輸入輸出端 子(SDIO)。引腳5和引腳7是備用端子。引腳6是主機判別存儲卡是 否插入槽中的插入/拔出檢測端子(INS端子).引腳8是時鐘信號從主 機向存儲卡輸入的時鐘(SCLK)端子.
圖2示出先有的存儲卡500和主機600之間的接口的前端部分的 電路構(gòu)成例。
先有的存儲卡500具有數(shù)據(jù)輸入緩沖器501R、數(shù)據(jù)輸出緩沖器 501S、 BS輸入緩沖器505和CLK輸入緩沖器506.
數(shù)據(jù)輸入緩沖器501R和數(shù)據(jù)輸出緩沖器501S起SDIO端子的輸入 輸出驅(qū)動器的作用.BS輸入緩沖器505起B(yǎng)S端子的輸入驅(qū)動器的作用. CLK輸入緩沖器506起SCLK端子的輸入驅(qū)動器的作用，
這里，數(shù)據(jù)輸出緩沖器501S是所謂三態(tài)緩沖器.在存儲卡中，有 必要使未使用的輸出驅(qū)動器的的輸出端為高阻狀態(tài).因此，在作為數(shù) 據(jù)輸出用驅(qū)動器起作用的數(shù)據(jù)輸出緩沖器501S中，使用3態(tài)緩沖器， 在該數(shù)據(jù)輸出緩沖器501S中，使能信號DE2作為控制信號，從未圖示 的控制部等輸入.在該數(shù)據(jù)輸出緩沖器501中，當該使能信號DE2是 高時，其輸出端變成高阻狀態(tài)，當該使能信號DE2是低時，其輸出端 有效。
此外，存儲卡500具有數(shù)據(jù)輸入觸發(fā)器511R、數(shù)據(jù)輸出觸發(fā)器511S 和BS輸入觸發(fā)器515.
數(shù)據(jù)輸入觸發(fā)器511R和數(shù)據(jù)輸出觸發(fā)器511S起SDI0端子的輸入 輸出數(shù)據(jù)的鎖存電路的作用.BS數(shù)據(jù)輸入觸發(fā)器515起B(yǎng)S端子的輸入 數(shù)據(jù)的鎖存電路的作用.
在數(shù)據(jù)輸入觸發(fā)器511R中，數(shù)據(jù)從數(shù)據(jù)輸入緩沖器501輸入，向 未圖示的控制部等輸出.在數(shù)據(jù)輸出觸發(fā)器511S中，數(shù)據(jù)從未圖示的 控制部等輸入，向數(shù)據(jù)輸出緩沖器501S輸出.在BS輸入用觸發(fā)器515 中，數(shù)據(jù)從BS輸入緩沖器505輸入，向未圖示的控制部等輸出.
此外，在上述各觸發(fā)器中，從SCLK端子輸入供給的時鐘信號。
這里，數(shù)據(jù)輸入觸發(fā)器511R、 BS輸入觸發(fā)器515分別與時鐘信號 的上升沿的時刻同步，執(zhí)行數(shù)據(jù)鎖存動作.另一方面，數(shù)據(jù)輸出觸發(fā)器5US與時鐘信號的下降沿的時刻同步，執(zhí)行數(shù)據(jù)鎖存動作.
另一方面，主機600具有數(shù)據(jù)輸入緩沖器601R、數(shù)據(jù)輸出緩沖器 601S、 BS輸出緩沖器605和CLK輸出緩沖器606.
數(shù)據(jù)輸入緩沖器601R和數(shù)據(jù)輸出緩沖器601S起SDI0端子的輸入 輸出驅(qū)動器的作用.BS輸出緩沖器605起B(yǎng)S端子的輸出驅(qū)動器的作用. CLK輸入緩沖器606起SCLK端子的輸出驅(qū)動器的作用。
再有，數(shù)據(jù)輸出緩沖器601S是所謂三態(tài)緩沖器.使該數(shù)據(jù)輸緩沖 器601S為三態(tài)緩沖器的理由和存儲卡一側(cè)一樣.在該數(shù)據(jù)輸出緩沖器 601S中，使能信號DE2作為控制信號輸入。在該數(shù)據(jù)輸出緩沖器601S 中，當該使能信號DE2是高時，其輸出端變成高阻狀態(tài)，當該使能信 號DE2是低時，其輸出端有效.使能信號DE1從未困示的控制部等輸 出，
主機600具有數(shù)據(jù)輸入觸發(fā)器611R、數(shù)據(jù)輸出觸發(fā)器611S、 BS輸 入觸發(fā)器615和時鐘發(fā)生器616.
數(shù)據(jù)輸入觸發(fā)器611R和數(shù)據(jù)輸出觸發(fā)器611S起SDI0端子的輸入 輸出數(shù)據(jù)的鎖存電路的作用.BS數(shù)據(jù)輸入觸發(fā)器615起B(yǎng)S端子的輸數(shù) 據(jù)的鎖存電路的作用.
時鐘發(fā)生器616產(chǎn)生規(guī)定頻率(例如，最大20MHz)的時鐘信號.
在數(shù)據(jù)輸入觸發(fā)器611R中，數(shù)據(jù)從數(shù)據(jù)輸入緩沖器601輸入，向 未圖示的控制部等輸出.在數(shù)據(jù)輸出觸發(fā)器611S中，數(shù)據(jù)從未圖示的 控制部等輸入，向數(shù)據(jù)輸出緩沖器601S輸出.在BS輸出觸發(fā)器615 中，數(shù)據(jù)從未圖示的控制部等輸入，向BS輸出援沖器605輸出.
此外，在上述各觸發(fā)器中，從時鐘發(fā)生器616輸入發(fā)生的時鐘信
號'
這里，數(shù)據(jù)輸入觸發(fā)器6UR、數(shù)據(jù)輸出觸發(fā)器611S和BS輸出觸 發(fā)器615分別與時鐘信號的下降沿的時刻同步，執(zhí)行數(shù)據(jù)鎖存動作.
其次，說明在上述那樣的前端電路中從主機600向存儲卡500傳 送數(shù)據(jù)的情況.
首先，設主機側(cè)的使能信號DE1為低，存儲卡側(cè)的使能信號DE2 為高，因此，主機側(cè)的數(shù)據(jù)輸緩沖器601S,其輸出為使能狀態(tài)，存儲 卡側(cè)的數(shù)據(jù)輸出緩沖器501S，其輸出為高阻狀態(tài).由此，串行數(shù)據(jù)信 號(SDIO)按從主機600 —存儲卡500的方向傳送.
8串行數(shù)據(jù)信號與時鐘信號的下降沿同步，從主機側(cè)的數(shù)據(jù)輸出觸
發(fā)器611S輸出.從數(shù)據(jù)輸出觸發(fā)器611S輸出的串行數(shù)據(jù)信號經(jīng)數(shù)據(jù) 輸出緩沖器601S—引腳4 —數(shù)據(jù)輸入緩沖器501R，向存儲卡側(cè)的數(shù)據(jù) 輸入觸發(fā)器511R供給.串行數(shù)據(jù)信號與時鐘信號的上升沿同步，輸入 到存儲卡側(cè)的數(shù)據(jù)輸入觸發(fā)器511R.
其次，說明從存儲卡500向主機600傳送數(shù)據(jù)的情況。
首先，設主機側(cè)的使能信號DE1為高，存儲卡側(cè)的使能信號DE2 為低.因此，主機側(cè)的數(shù)據(jù)輸緩沖器601S，其輸出為高阻狀態(tài)，存儲 卡側(cè)的數(shù)據(jù)輸出緩沖器501S，其輸出為使能狀態(tài)。由此，串行數(shù)據(jù)信 號(SDIO)按從存儲卡500-主機600的方向傳送.
串行數(shù)據(jù)信號與時鐘信號的下降沿同步，從存儲卡側(cè)的數(shù)據(jù)輸出 觸發(fā)器511S輸出.從數(shù)據(jù)輸出觸發(fā)器511S輸出的串行數(shù)據(jù)信號經(jīng)數(shù) 據(jù)輸出緩沖器501S—引腳4 —數(shù)據(jù)輸入緩沖器601R，向主機側(cè)的數(shù)據(jù) 輸入觸發(fā)器611R供給，串行數(shù)據(jù)信號與時鐘信號的下降沿同步，輸入 到主機側(cè)的數(shù)據(jù)輸入觸發(fā)器611R.
再有，總線狀態(tài)信號從主機600向存儲卡500，單向傳送數(shù)據(jù).即， 在本接口中，主機600 —側(cè)具有數(shù)據(jù)通信的主導權(quán).
總線狀態(tài)信號與時鐘信號的下降沿同步，從主機側(cè)的BS輸出觸發(fā) 器615輸出.從BS輸出觸發(fā)器615輸出的總線狀態(tài)信號經(jīng)BS輸出緩 沖器605一引腳2 —BS輸入緩沖器505，向存儲卡側(cè)的BS輸入觸發(fā)器 515供給.總線狀態(tài)信號與時鐘信號的上升沿同步，輸入到存儲卡側(cè)的 BS輸入觸發(fā)器515。
此外，時鐘信號由時鐘發(fā)生器616產(chǎn)生，向主機600的各觸發(fā)器 供給.此外，時鐘信號經(jīng)CU輸出緩沖器606—引腳8 —CU輸入援沖 器506，輸入到存儲卡500的各觸發(fā)器。
其次，說明先有的的存儲卡的通信內(nèi)容.
在先有的存儲卡的接口中，利用總線狀態(tài)信號的切換去規(guī)定串行 數(shù)據(jù)信號的屬性和方向.狀態(tài)可分為不進行數(shù)據(jù)包通信的狀態(tài)(BSO) 和數(shù)據(jù)包通信中的3個狀態(tài)(BS1 BS3)，合計共4個狀態(tài).總線狀態(tài) 信號通過高和低的切換，依次從BSO到BS3對狀態(tài)進行切換.
此外，各狀態(tài)下的數(shù)據(jù)屬性和方向因從存儲卡向主機傳送數(shù)據(jù)的 讀協(xié)議和從主機向存儲卡傳送數(shù)據(jù)的寫協(xié)議而異.此外，在先有的存
9儲卡接口中，將BS1到BS3作為1個數(shù)據(jù)包進行傳送管理.從主機到 存儲卡的數(shù)據(jù)傳送作為寫數(shù)據(jù)包進行管理，從存儲卡到主機的數(shù)據(jù)傳 送作為讀數(shù)據(jù)包進行管理.
各狀態(tài)具體通信內(nèi)容如下.
圖3示出寫數(shù)據(jù)包時的通信內(nèi)容，圖4示出讀數(shù)據(jù)包時的通信內(nèi)容.
BSO是能傳送從存儲卡到主機的中斷信號(INT信號)的狀態(tài)， BS1是能傳送TPC (傳輸協(xié)議命令)命令的狀態(tài).TPC命令是從主 機向存儲卡傳送的控制命令，
在BS2和BS3中，串行數(shù)據(jù)信號的屬性因讀數(shù)據(jù)包和寫數(shù)據(jù)包而異.
BS2在讀數(shù)據(jù)包時，從存儲卡向主機傳送忙(BSY)信號和準備就 緒(READY)信號.在BS2中，當數(shù)據(jù)傳送未準備就緒時，從存儲卡向 主機送出忙信號，若數(shù)據(jù)傳送準備就緒，則從存儲卡向主機送出準備 就緒信號，
BS2在寫協(xié)議時，作為寫入對象的傳送數(shù)據(jù)等從主機向存儲卡傳送。
BS3在讀協(xié)議時，作為讀出對象的傳送數(shù)據(jù)等從存儲卡向主機傳送。
BS3在寫協(xié)議時，從存儲卡向主機傳送忙信號和準備就緒信號.在 BS3中，當對從主機到存儲卡的傳送數(shù)據(jù)的處理結(jié)束時，從存儲卡送出 忙信號，當處理結(jié)束時，從存儲卡送出準備就緒信號.
象上述那樣，在先有的的存儲卡中，進行使用了最大20MHz的傳 送時鐘信號的串行傳送，因此，最大數(shù)據(jù)傳送速率為20Mbps,因此， 近年來，存儲卡內(nèi)部設置的閃速存儲器正在實現(xiàn)高容量，其寫入讀出 速度也在提高，因此，希望得到數(shù)據(jù)傳送速率更高的存儲卡.
進而，當提出象上述那樣的數(shù)據(jù)傳送速率更高的存儲卡的方案時， 要求考慮與先有的存儲卡的互換性.
此外，在先有的的存儲卡中，如上所述，必須與時鐘信號的上升 沿同步檢測從主機傳送來的總線狀態(tài)信號，并與時鐘信號的下降沿同 步送出數(shù)據(jù).
因此，例如，如閨5所示，在先有的存儲卡中，因必須在時鐘信
10號的上升沿(T101 )檢測總線狀態(tài)信號的切換，并在下一個上升沿 (T102)開始送出數(shù)據(jù)，故用來與BS切換對應的動作時間的裕度只占 時鐘信號的半個周期.因此，在先有的存儲卡中，數(shù)據(jù)傳送速率不是 由時鐘信號的實際周期(最小50ns )、而是由時鐘信號的周期的1/2的 時間(最小25ns)決定，這就制約了數(shù)據(jù)傳送速率的高速化.
此外，在先有的存儲卡中，因1根數(shù)據(jù)線雙向使用，故由總線狀 態(tài)信號規(guī)定狀態(tài)，并指定數(shù)據(jù)傳送方向.因此，變成與總線狀態(tài)信號 的切換對應去切換數(shù)據(jù)的傳送方向。例如，在寫數(shù)據(jù)包的BS0 —BS1、 BS2 —BS3的切換和讀數(shù)據(jù)包的BS0 —BS1、 BS1 —BS2的切換時，切換數(shù) 據(jù)的傳送方向。
因與這樣的傳送方向的切換對應，故在先有的存儲卡中，與總線 狀態(tài)信號的切換對應使主機側(cè)的使能信號DE1和存儲卡側(cè)的使能信號 DE2的信號電平變化.
但是，該變化時間是總線狀態(tài)信號送出后最開始的下降沿的時間， 主機側(cè)的使能信號DE1和存儲卡側(cè)的使能信號DE2兩者大致是同時變 化.因此，例如，當某一個使能信號的變化時間產(chǎn)生錯位而出現(xiàn) DEl-Low、 DE2=Low的狀態(tài)時，即，出現(xiàn)主機側(cè)和存儲卡側(cè)的輸出驅(qū)動 器都有效的狀態(tài)時，便產(chǎn)生數(shù)據(jù)總線沖突.因此，在先有的存儲卡中， 必須嚴密地進行使能信號DE1、 DE2的時序設計，以免產(chǎn)生這樣的總線 沖突.

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種接口裝置，對于利用先有的1位串行 數(shù)據(jù)、時鐘和總線狀態(tài)信號進行的串行通信，也能實現(xiàn)數(shù)據(jù)傳送速率 的高速化.
此外，本發(fā)明的目的在于提供一種接口裝置，能夠在保證與利用 先有的1位串行數(shù)據(jù)、時鐘和總線狀態(tài)信號進行的串行通信的互換性 的同時，實現(xiàn)數(shù)據(jù)傳送速率的高速化.
此外，本發(fā)明的目的在于提供一種能避免數(shù)據(jù)總線沖突的接口裝置.
此外，本發(fā)明的目的在于提供一種提高時鐘速度以謀求數(shù)據(jù)傳送 速率高速化的接口裝置.
本發(fā)明的接口裝置是能對主機自由裝卸的外部連接設備的接口裝置，包括與上迷主機之間使用4根數(shù)據(jù)通信線進行4位并行數(shù)據(jù)的 雙向通信的數(shù)據(jù)通信裝置；從上述主機接收上述4位并行數(shù)據(jù)的時鐘 信號的時鐘接收裝置；從上述主機接收表示上述4位并行數(shù)據(jù)的通信 線路的狀態(tài)和傳送開始時間的總線狀態(tài)信號的總線狀態(tài)信號接收裝 置；與從上述主機接收的命令的內(nèi)容和由上述總線狀態(tài)信號表示的數(shù) 據(jù)通信線路的狀態(tài)對應控制4位并行數(shù)據(jù)的傳送方向的控制裝置.
此外，本發(fā)明的接口裝置的上述控制裝置在上述4位并行數(shù)據(jù)輸 入時，使設在各4線數(shù)據(jù)通信線路上的數(shù)據(jù)輸出驅(qū)動器的輸出端處于 開路狀態(tài)，在4位并行數(shù)據(jù)從輸入向輸出切換時，使上述主機的數(shù)據(jù) 輸出驅(qū)動器的輸出端在大于1個時鐘周期的期間內(nèi)處于開路狀態(tài)，然 后，使該外部連接設備的數(shù)據(jù)輸出驅(qū)動器的輸出端有效.
此外，本發(fā)明的接口裝置的上述數(shù)據(jù)通信裝置和上述總線狀態(tài)信 號接收裝置與上述時鐘信號的上升沿或下降沿同步動作.
本發(fā)明的接口裝置是外部連接設備可自由裝卸的主機的接口裝 置，包括與上述主機之間使用4根數(shù)據(jù)通信線進行4位并行數(shù)據(jù)的
雙向通信的數(shù)椐通信裝置；向上述外部連接設備發(fā)送上述4位并行數(shù) 據(jù)的時鐘信號的時鐘發(fā)送裝置；向上述外部連接設備發(fā)送表示上述4
狀態(tài)信號發(fā)送裝置；與向上述外部連接設備發(fā)送的命令的內(nèi)容和由上 述總線狀態(tài)信號表示的數(shù)據(jù)通信線路的狀態(tài)對應控制4位并行數(shù)據(jù)的 傳送方向的控制裝置.
此外，本發(fā)明的接口裝置的上述控制裝置在上述4位并行數(shù)據(jù)輸 入時，使設在各4線數(shù)據(jù)通信線路上的數(shù)據(jù)輸出驅(qū)動器的輸出端處于 開路狀態(tài)，在4位并行數(shù)據(jù)從輸入向輸出切換時，使設在上述外部連 接設備的數(shù)據(jù)輸出驅(qū)動器的輸出端在至少大于1個時鐘周期的期間內(nèi) 處于開路狀態(tài)，然后，使該主機的數(shù)據(jù)輸出驅(qū)動器的輸出端有效.
此外，本發(fā)明的接口裝置的上述數(shù)據(jù)通信裝置和上述總線狀態(tài)信 號發(fā)送裝置與上迷時鐘信號的上升沿或下降沿同步動作.
本發(fā)明的接口裝置是能對主機自由裝卸的外部連接設備的接口裝 置，包括與上述主機之間使用1根數(shù)據(jù)通信線進行1位串行數(shù)據(jù)的 雙向通信的串行數(shù)據(jù)通信裝置；與上述主機之間使用4根數(shù)據(jù)通信線 進行4位并行數(shù)據(jù)的雙向通信的并行數(shù)據(jù)通信裝置；從上述主機接收
12上述1位串行數(shù)據(jù)或4位并行數(shù)據(jù)的時鐘信號的時鐘接收裝置；從上 述主機接收表示上述1位串行數(shù)據(jù)或4位并行數(shù)據(jù)的通信線路的狀態(tài) 和傳送開始時間的總線狀態(tài)信號的總線狀態(tài)信號接收裝置；與從上述 主機接收的命令的內(nèi)容和由上述總線狀態(tài)信號表示的數(shù)據(jù)通信線路的 狀態(tài)對應控制1位串行數(shù)據(jù)或4位并行數(shù)據(jù)的傳送方向的控制裝置； 切換1位串行數(shù)據(jù)的通信或4位并行數(shù)據(jù)的通信的切換裝置，上述串 行數(shù)據(jù)通信裝置共用上述4位并行數(shù)據(jù)通信的4根數(shù)據(jù)通信線中的1 根數(shù)據(jù)通信線，進行與主機之間的通信.
本發(fā)明的接口裝置是外部連接設備可自由裝卸的主機的接口裝 置，包括與上述外部連接設備之間使用l根數(shù)據(jù)通信線進行l(wèi)位串 行數(shù)據(jù)的雙向通信的串行數(shù)據(jù)通信裝置；與上述外部連接設備之間使 用4根數(shù)據(jù)通信線進行4位并行數(shù)據(jù)的雙向通信的并行數(shù)據(jù)通信裝置； 向上述外部連接設備發(fā)送上述1位串行數(shù)據(jù)或4位并行數(shù)據(jù)的時鐘信 號的時鐘發(fā)送裝置；向上述外部連接設備發(fā)送表示上述1位串行數(shù)據(jù) 或4位并行數(shù)據(jù)的通信線路的狀態(tài)和傳送開始時間的總線狀態(tài)信號的 總線狀態(tài)信號發(fā)送裝置；與向上述外部連接設備發(fā)送的命令的內(nèi)容和 由上述總線狀態(tài)信號表示的數(shù)據(jù)通信線路的狀態(tài)對應控制1位串行數(shù) 據(jù)或4位并行數(shù)據(jù)的傳送方向的控制裝置；切換1位串行數(shù)據(jù)的通信 或4位并行數(shù)據(jù)的通信的切換裝置，上述串行數(shù)據(jù)通信裝置共用上述4 位并行數(shù)據(jù)通信的4根數(shù)據(jù)通信線中的1根數(shù)椐通信線，進行1位串 行數(shù)據(jù)的通信。


圖l是先有存儲卡的概略平面圖及端子部分的放大困.
圖2是先有存儲卡和主機之間的接口的前端部分的電路構(gòu)成圖.
圖3是用來說明先有存儲卡的寫數(shù)據(jù)包時的通信內(nèi)容的困.
圖4是用來說明先有存儲卡的讀數(shù)據(jù)包時的通信內(nèi)容的圖.
圖5是用來說明先有存儲卡的接口的總線狀態(tài)的切換時序的圖，
圖6是本發(fā)明實施形態(tài)的主機和存儲卡的外觀斜視圖.
圖7是從表面看存儲卡的斜視圖.
圖8是從背面看存儲卡的斜視困.
圖9是存儲卡的內(nèi)部方框構(gòu)成圖，
困IO是用來說明存儲卡的連接端子序號的圖.
13圖ll是用來說明先有存儲卡(型號1)的連接端子的功能的圖.圖12是用來說明存儲卡的插入/拔出檢測功能的圖.圖13是用來說明本實施形態(tài)的存儲卡(型號2)的連接端子的功能的圖。圖14是用來說明設在連接端子上的輸入驅(qū)動器及輸出驅(qū)動器的圖。圖15是本實施形態(tài)的用來進行存儲卡和主機之間的數(shù)據(jù)傳送的接口的功能構(gòu)成閨.圖16是用來說明本實施形態(tài)的存儲卡的串行接口的圖.圖17是用來說明各狀態(tài)下的通信內(nèi)容的圖。圖18是用來說明串行接口時的BS1的數(shù)據(jù)傳送處理的困.圖19是用來說明串行接口時的BS2 (寫數(shù)據(jù)包)的數(shù)據(jù)傳送處理 的圖.圖20是用來說明本實施形態(tài)的存儲卡的并行接口的圖. 圖21是用來說明并行接口時的總線狀態(tài)信號的切換時序的圖。 圖22是用來說明并行接口時的BS1的數(shù)據(jù)傳送處理(TPC的傳送 處理)的圖。圖23是用來說明并行接口時的BS2的數(shù)據(jù)傳送處理(寫數(shù)據(jù)包) 的圖.圖24是用來說明并行接口時的BS3的數(shù)據(jù)傳送處理(讀數(shù)據(jù)包) 的圖.圖25是用來說明并行接口時的BS2 (讀數(shù)據(jù)包)和BS3 (寫數(shù)據(jù) 包)的數(shù)據(jù)傳送處理的圖.圖26是2型存儲卡和型號2的主機的接口的前端部分的電路構(gòu)成圖.困27是2型存儲卡和型號1的主機的接口的前端部分的電路構(gòu)成圖。圖28是1型存儲卡和型號2的主機的接口的前端部分的電路構(gòu)成圖.具體實施方式
下面，作為本發(fā)明的實施形態(tài)，說明使用了本發(fā)明的可移動的小 型IC存儲裝置及將該小型存儲裝置用作為外部存儲媒使用的數(shù)據(jù)處理裝置。再有，以下，把作為本發(fā)明的實施形態(tài)說明的小型ic存儲裝置稱作存儲卡。此外，把使用該存儲卡的數(shù)據(jù)處理裝置稱作主機。 概述圖6示出主機和存儲卡的外觀斜視圖.存儲卡l內(nèi)部具有非易失性半導體存儲器(IC存儲器)，可以存儲 靜止圖像數(shù)據(jù)、活動圖像數(shù)據(jù)、聲音數(shù)據(jù)和音樂數(shù)據(jù)等各種數(shù)字數(shù)據(jù). 該存儲卡1例如可以作為信息便攜終端、桌上電腦、筆記本電腦、便 攜式電話機、音響裝置和家用電器等主機2的外部存儲媒體使用.存 儲卡1在插入設在主機2的插槽3的狀態(tài)下使用.用戶可以自由進行 存儲卡1對插槽3的插入和拔出，因此，例如，可以拔出插在某主機 中的存儲卡1，再插入其它主機中，可以用于不同主機之間的數(shù)據(jù)交換.存儲卡1和主機2之間的數(shù)據(jù)傳送通過規(guī)定的接口進行.在背景技術(shù)中已說明的存儲卡是使用了傳送1位串行數(shù)據(jù)、時鐘 信號和狀態(tài)信號這樣3個信號的3線半雙工串行通信協(xié)議的串行接口 .與此對應，本實施形態(tài)的存儲卡1和主機2利用使用了先有的3 線半雙工串行通信協(xié)議的串行接口進行數(shù)據(jù)傳送，進而，也可以利用 使用了 6線半雙工并行通信協(xié)議的并行接口進行數(shù)據(jù)傳送.關于這些 接口將在后面詳細敘述.此外，本實施形態(tài)的存儲卡1與在背景技術(shù) 中已說明的存儲卡在外觀和機械形狀上具有互換性，進而，接線端子 也具有互換性.因此，本實施形態(tài)存儲卡1可以插在只與在背景技術(shù)中已說明的 存儲卡對應的主機中使用.此外，反過來說，與本實施形態(tài)的存儲卡l 對應的主機2也可以將在背景技術(shù)中已說明的存儲卡作為外部存儲媒 體使用.即，本實施形態(tài)的存儲卡與在背景技術(shù)中已說明的存儲卡具 有互換性，下面，對于本實施形態(tài)存儲卡， 一邊與在背景技術(shù)中已說明的存 儲卡進行比較， 一邊進行詳細說明.再有，在下面的說明中，為了區(qū) 別本實施形態(tài)的存儲卡和在背景技術(shù)中已說明的存儲卡，將在背景技 術(shù)中已說明的存儲卡及與此對應的主機稱作型號1，將本實施形態(tài)的存 儲卡及與此對應的主機稱作型號2。外觀15圖7是從表面看本發(fā)明的實施形態(tài)的存儲卡的斜視圖.圖8是從 背面看本發(fā)明的實施形態(tài)的存儲卡的斜視圖.存儲卡l是主面(表面la和背面lb)大致呈長方形的薄片形狀。 存儲卡1的主面的長邊方向的長度約為50mm，短邊方向的長度約為 21.45mm，厚度約為2. 8mm.此外，存儲卡l的主面包括表面la和背面 lb,在背面lb長邊方向的一端設有IO個平面電極(一組連接端子4)， 沿短邊方向排列成一排.此外，在電極和電極之間，從背面lb垂直向 上設有防護套5，用以防止與連接端子相互接觸.此外，在存儲卡1的 背面lb設有禁止誤擦除用的滑動開關6.此外，主機2的插槽3呈凹狀，與上述形狀的存儲卡1匹配，可 以插入存儲卡l.進而，該插槽3在已插入存儲卡1時，可以保持該存 儲卡l，以免其脫落.此外，在插槽3中，在與存儲卡1的10個平面 電極對應的位置上設有IO個接點。因此，通過存儲卡1從連接端子4 的方向插入插槽內(nèi)部(存儲卡1沿圖7的X方向插入)，使插槽3內(nèi)的 接點與存儲卡1的各端子實現(xiàn)電路連接.再有，型號1和2型存儲卡1和插槽3的形狀都相同，具有相互 之間的機械互換性.本實施形態(tài)的存儲卡的電氣性能圖9示出存儲卡1的內(nèi)部結(jié)構(gòu)方框圖。存儲卡1的構(gòu)成包括串行接口電路(I/F)11、并行接口電路U/F) 12、寄存器電路13、數(shù)據(jù)緩沖電路14、 ECC電路15、存儲器I/F時序 電路16、非易失性半導體存儲器17和起振控制電路18,串行接口電路(I/F) ll是使用3線半雙工串行通信協(xié)議，與主機 2之間進行數(shù)據(jù)傳送的電路.并行接口電路(I/F) 12是使用6線半雙 工并行通信協(xié)議，與主機2之間進行數(shù)據(jù)傳送的電路.存儲卡1和主 機2之間的數(shù)據(jù)傳送可以使用串行接口電路(I/F ) 11或并行接口電路 (1/F)12進行。因此，在存儲卡1中，當用3線半雙工串行通信協(xié)議 傳送數(shù)據(jù)時，使用串行接口電路(I/F) 11，當用6線半雙工并行通信 協(xié)議傳送數(shù)據(jù)時，使用并行接口電路(I/F) 12.再有，在這里，雖然 把串行接口電路(I/F) ll和并行接口電路(I/F) 12作為不同的電路 單獨示出，但也可以用1個電路來實現(xiàn)2種功能，并與寄存器電路13 內(nèi)的設定值對應去切換接口協(xié)議.寄存器電路13是存儲例如從主機傳送來的命令、存儲卡l的內(nèi)部 狀態(tài)、訪問數(shù)據(jù)的地址、執(zhí)行命令時必需要的各參數(shù)、非易失性半導 體存儲器17內(nèi)的文件管理信息等的電路。存儲在該寄存器電路13中 的信息或者由存儲器IF時序電路16進行存取，或者通過由主機給出 規(guī)定的命令來進行存取.數(shù)據(jù)緩沖電路14是暫時保存向非易失性半導體存儲器17寫入的 數(shù)據(jù)和從非易失性半導體存儲器17讀出的數(shù)據(jù)的電路。數(shù)據(jù)緩沖電路 14具有規(guī)定的數(shù)據(jù)寫入單位(例如，和閃速存儲器的頁的大小相同的 512個字節(jié))個數(shù)的數(shù)據(jù)容量.ECC電路15對向非易失性存儲器17寫入的數(shù)據(jù)附加糾錯碼(ECC )。 此外，BCC電路15根據(jù)附加在從非易失性半導體存儲器17讀出的數(shù)據(jù) 上的糾錯碼ECC，對該讀出的數(shù)據(jù)進行糾錯處理，例如，對512字節(jié)的 數(shù)據(jù)單位附加3字節(jié)的糾錯碼.存儲器I/F時序電路16根據(jù)存儲在寄存器電路13內(nèi)的命令和各 種信息，控制數(shù)據(jù)緩沖器14和非易失性半導體存儲器17之間的數(shù)據(jù) 交換。非易失性存儲器17例如是閃速存儲器等非易失性半導體存儲器.起振控制電路18產(chǎn)生本存儲卡1內(nèi)的工作時鐘信號.在象以上那樣構(gòu)成的存儲卡1中，例如，按照從主機2經(jīng)接口給 出的各種命令，進行例如數(shù)據(jù)的寫入、數(shù)據(jù)的讀出和擦除等動作.例如，存儲卡1將經(jīng)串行I/F和并行I/F從主機2傳送來的數(shù)據(jù) 暫時存儲在數(shù)據(jù)緩沖電路14中，并在附加ECC之后存儲在非易失性半 導體存儲器l7的規(guī)定的地址區(qū)中.此外，存儲卡l將存儲在非易失性 半導體存儲器l7的規(guī)定的地址中的數(shù)據(jù)存儲在數(shù)據(jù)緩沖電路14中， 并在該數(shù)據(jù)緩沖電路14上進行糾錯，再經(jīng)串行1/F或并行I/F,向主 機2傳送.端子其次，通過與1型存儲卡進行比較來說明連接存儲卡和主機的各 連接端子的功能。再有，下面，如圖IO所示，對存儲卡的連接端子附加端子號，并 指定10個端子進行說明，即，配置存儲卡使其位于面向連接端子4的左側(cè)，當從背面看連接端子時，則如圖1所示那樣可以看到IO個連接 端子.對這些連接端子，從上面開始按順序從引腳1到引腳10附加端子號并進行說明，此外，這里，雖然只對存儲卡一側(cè)的端子進行說明， 但主機側(cè)對應的端子，同一引腳號具有相同的功能. (型號1的端子)首先，說明l型存儲卡的連接端子. 圖11示出1型連接端子，引腳1 (vss端子)，與vss (ov基準電壓)連接.該vss端子與 主機側(cè)的地和存儲卡側(cè)的地連接，使主機和存儲卡的ov基準電位一致。引腳2(BS端子)，使總線狀態(tài)信號從主機向存儲卡輸入.關于總 線狀態(tài)信號將在后面詳細敘迷.引腳3(VCC端子)，使電源電壓(VCC)從主機向存儲卡供給.可 使存儲卡工作的電源電壓例如是2. 7 ~ 3. 6V，供給該范圍內(nèi)的電壓.引腳4 ( SDIO端子)，輸入輸出在存儲卡和主機之間傳送的串行數(shù) 據(jù)信號，引腳5 (保留端子)是備用端子，沒有特別的功能.引腳6(INS端子)，用于插入/拔出檢測，用來使主機判斷存儲卡 是否插入插槽中.具體地說，如圖12所示，存儲卡側(cè)的INS端子與VSS 連接.另 一方面，主機側(cè)的INS端子經(jīng)電阻RINS上拉到電源電壓(VCC ). 因此，當從主機側(cè)檢測INS端子的電壓電平時，若主機2插入了存儲 卡，則變成低電平，若主機2沒有插入存儲卡，則變成高電平.因此， 主機通過判斷該INS的電壓電平，可以判斷是否插入了存儲卡.引腳7 (保留端子)，是備用端子，沒有特別的功能。引腳8(SCLK)，使由SDIO端子傳送的串行數(shù)據(jù)信號從主機向存儲 卡輸入，引腳9(VCC端子)，使電源電壓(VCC)從主機向存儲卡供給.引 腳9和引腳3內(nèi)部連在一起.引腳10(VSS端子)，與VSS連接，和引腳l內(nèi)部連在一起. (型號2端子的說明)其次，說明本實施形態(tài)存儲卡(2型)的連接端子.圍13示出2 型連接端子的功能，再有，因型號2可以使用已使用了 3線半雙工串行通信協(xié)議的串行接口和已使用了 6線半雙工并行通信協(xié)議的并行接 口這樣兩個接口，故在圖13中分別示出各種接口的功能。
引腳1 ( VSS端子)，與VSS ( 0V基準電壓)連接。該VSS端子與 主機側(cè)的地和存儲卡側(cè)的地連接，使主機和存儲卡的OV基準電位一致。 串行接口和并行接口都可以公用，功能也一樣.
引腳2(BS端子)，使總線狀態(tài)信號從主機向存儲卡輸入.串行接
口和并行接口都可以公用，功能也一樣，
引腳3 (DATA1端子)，當作為串行接口使用時，輸出驅(qū)動器的輸 出端為高阻狀態(tài)(即開路狀態(tài))，沒有特別的功能。當作為并行接口使 用時，輸入輸出在存儲卡和主機之間傳送的4位并行數(shù)據(jù)中的從低位 開始的第2位數(shù)據(jù)信號(DATA1)。
這里，若是半雙工協(xié)議，在1個線路上可以進行雙向數(shù)據(jù)通信. 因此，當做成接口電路時，如圖14所示，輸入驅(qū)動器21和輸出驅(qū)動 器22連接在輸入輸出端子上.在數(shù)據(jù)輸出時，只需要輸出驅(qū)動器22， 不需要輸入驅(qū)動器21，但是， 一般，因驅(qū)動器的輸入阻抗非常高，對 通信數(shù)據(jù)沒有特別的影響，故輸入驅(qū)動器21原封不動地放在那里。相 反，在數(shù)據(jù)輸入時，只需要輸入驅(qū)動器21，不需要輸出驅(qū)動器22.但 是，若數(shù)據(jù)輸入時使輸出驅(qū)動器原封不動地放在那里，則因從輸出驅(qū) 動器22輸出的信號或因輸出驅(qū)動器22本身的輸出阻抗的關系，有可 能對線路中傳送的數(shù)據(jù)產(chǎn)生影響.因此，在使用了半雙工協(xié)議的接口 中， 一般，在數(shù)據(jù)輸入時，使輸出驅(qū)動器22的輸出端為高阻、即開路 狀態(tài).本實施形態(tài)的接口也一樣，在數(shù)據(jù)輸入時，使輸出驅(qū)動器22的 輸出端為高阻狀態(tài)。使輸出驅(qū)動器22的輸出端為高阻狀態(tài)的方法什么 樣的方法都可以，例如，可以使用象圖14所示那樣的3態(tài)緩沖器，也 可以使用開閉型開關使其開路。
在引腳3中，當以串行協(xié)議使用時，如以上那樣，使用數(shù)據(jù)輸入 輸出切換時使用的高阻功能，使輸出驅(qū)動器的輸出端為高阻狀態(tài)。再 有，下面的引腳5和引腳7也一樣，
引腳4(SDIO/DATA0端子)，當作為串行接口使用時，輸入輸出在 存儲卡和主機之間傳送的串行數(shù)據(jù)(SDIO)信號。當作為并行接口使 用時，輸入輸出在存儲卡和主機之間傳送的4位并行數(shù)據(jù)中的最低位的數(shù)據(jù)信號(DATAO).
引腳5 (DATA2端子)，當作為串行接口使用時，輸出驅(qū)動器的輸 出端為高阻(即開路)狀態(tài)，沒有特別的功能.當作為并行接口使用 時，輸入輸出在存儲卡和主機之間傳送的4位并行數(shù)據(jù)中的從低位開 始的笫3位數(shù)據(jù)信號(DATA2)。
引腳6(INS端子)，用于插入/拔出檢測，用來使主機判斷存儲卡 是否插入插槽中.該INS端子以和型號l相同的構(gòu)成來進行插入/拔出 檢測.此外，串行接口和并行接口都可以公用，功能也一樣.
引腳7 (DATA3端子)，當作為串行接口使用時，輸出驅(qū)動器的輸 出端為高阻(即開路)狀態(tài)，沒有特別的功能.當作為并行接口使用 時，輸入輸出在存儲卡和主機之間傳送的4位并行數(shù)據(jù)中的最高位的 數(shù)據(jù)信號(DATA3),
引腳8(SC")，從主機輸入時鐘信號。串行接口和并行接口都可 以公用，功能也一樣.
引腳9 (VCC端子)，從主機供給電源電壓(VCC).串行接口和并 行接口都可以公用，功能也一樣，可使存儲卡工作的電源電壓例如是 2. 7~3. 6V。
引腳10(VSS端子)，與VSS連接。和引腳l內(nèi)部連在一起。串行 接口和并行接口都可以公用，功能也一樣.
若比較以上那樣的l型存儲卡和本實施形態(tài)的存儲卡(型號2)的 端子關系，可以發(fā)現(xiàn)引腳l(VSS端子)、引腳2(BS端子)、引腳6( INS 端子)、引腳8(SCLK端子)、引腳9(VCC端子)和引腳IO(VSS端子) 是公用的.
此外，關于引腳4，型號1的端子功能在串行接口時切換至串行數(shù) 據(jù)信號的輸入輸出，在并行接口時切換至并行數(shù)據(jù)信號的最低位的輸 入輸出.
因此，即使2型存儲卡插入與型號1對應的主機中，也能夠通過 串行接口與該主機進行數(shù)據(jù)傳送.此外，即使2型主機插入1型存儲 卡，也能夠通過串行接口與該l型存儲卡進行數(shù)據(jù)傳送.
如上所述，本實施形態(tài)的2型存儲卡和主機對1型存儲卡和主機 (型號1)具有端子的互換性.
再有，引腳3在型號1中變成VCC端子，在型號2中變成DATA1端子，但是，即便將1型存儲卡插入2型主機，因引腳9又成為另一 個VSS端子，故可以從主機向存儲卡供給電源.相反，即便將2型存 儲卡插入1型主機，若將存儲卡的端子功能設定為串行接口，因存儲 卡的引腳3變成高阻(開路)狀態(tài)，故對主機或存儲卡都沒有特別的 影響，此外，該引腳3通過設在端子上的下拉電阻(參照圖14)，沿著 電源電壓(VCC)—下拉電阻—地(VSS)，流過DC電流，但也可以利 用開關使該下拉電阻開路，或者，若將限流電阻下拉電阻設定得足夠 大，也不會有問題，進而，也可以在主機3—側(cè)使引腳3開路， 存儲卡和主機之間的接口系統(tǒng)的構(gòu)成
圖15示出本實施形態(tài)的用來進行存儲卡和主機之間的數(shù)據(jù)傳送的
接口的功能構(gòu)成圖.
主機2由文件管理器31、 TPC接口 32、串行接口 33和并行接口 34構(gòu)成'此外，存儲卡1由串行接口 35、并行接口 36、寄存器37、 數(shù)據(jù)緩沖器38、存儲器控制器39和存儲器40構(gòu)成。
文件管理器31在主機的操作系統(tǒng)上對存儲在存儲卡1中的文件和 存儲在主機的其它媒體中的文件進行管理，
TPC接口 32是文件管理器31的下位層.TPC接口 32通過本存儲 卡接口特有的命令(TPC:傳輸協(xié)議命令)對存儲卡1內(nèi)的寄存器37 和數(shù)據(jù)緩沖器38進行訪問.
串行接口 33、 35是TPC接口的下位層，也是本接口系統(tǒng)的物理層， 串行接口 33、 35根據(jù)傳送1位串行數(shù)據(jù)、時鐘信號、總線狀態(tài)信號這 3種信號的3線半雙工通信協(xié)議進行數(shù)據(jù)傳送，
并行接口 34、 36是TPC接口的下位層，也是本接口系統(tǒng)的物理層。 并行接口 34、 36根據(jù)傳送4位并行數(shù)據(jù)、時鐘信號、總線狀態(tài)信號這 6種信號的6線半雙工通信協(xié)議進行數(shù)據(jù)傳送，
寄存器37存儲從主機傳送來的命令、存儲卡的內(nèi)部狀態(tài)、存儲器 的數(shù)據(jù)地址、執(zhí)行命令時必需要的各參數(shù)和存儲器內(nèi)的文件管理信息 等.
數(shù)據(jù)緩沖器38是暫時保存向存儲器40寫入的數(shù)據(jù)和從存儲器40 讀出的數(shù)據(jù)的援沖區(qū).
存儲器控制器39根據(jù)寄存器電路13內(nèi)存儲的命令和各種信息， 控制數(shù)據(jù)緩沖器38和存儲器40之間的數(shù)據(jù)交換，進行數(shù)據(jù)的讀出、寫入和擦除。
存儲器40是數(shù)據(jù)的存儲區(qū)，通過存儲器控制器39，作為獨立的模 塊進行虛擬，
在象以上那樣構(gòu)成的主機和存儲卡中，可以通過上述串行接口或
并行接口，將存儲在由文件管理器31管理的其它媒體中的數(shù)據(jù)傳送到
存儲器40中.此外，可以通過上述串行接口或并行接口，將存儲在存
儲器40中的數(shù)據(jù)傳送到由文件管理器31管理的其它媒體中.
此外，象以上那樣構(gòu)成的主機和存儲卡象下述那樣進行串行接口 和并行接口的選擇，
在用于存儲卡和主機之間的數(shù)據(jù)傳送的接口中，首先，在接通電 源時，主機和存儲卡都使用串行接口開始動作，這樣一來，即使在主 機與型號1對應、存儲卡與型號2對應的型號不同的情況下，也能進 行數(shù)據(jù)傳送，相反，即使在主機與型號2對應、存儲卡與型號1對應 的情況下，也能進行數(shù)據(jù)傳送.
接下來，當主機與型號1對應時，繼續(xù)直接使用串口進行數(shù)據(jù)通信.
相反，當主機與型號2對應時，主機2判斷插入的存儲卡是型號1 還是型號2。該判斷例如可以對于型號l和型號2使存儲卡寄存器內(nèi)的 規(guī)定的參數(shù)為不同的值.這樣，通過記述寄存器內(nèi)的規(guī)定的參數(shù)的值， 可以從主機發(fā)送存取寄存器值的TPC命令，參照該值進行判斷。
若插入的存儲卡是型號1，則主機直接使用串行接口繼續(xù)通信.若 插入的存儲卡是型號2，則發(fā)送表示切換接口的TPC命令，改寫寄存器 37內(nèi)的特定的參數(shù).當改寫了該寄存器內(nèi)的特定的值時，主機和存儲 卡開始使用并行接口傳送數(shù)據(jù). '
再有，當從并行接口變?yōu)榇薪涌跁r，主機再次發(fā)送規(guī)定的TPC 命令，將上述特定的參數(shù)改寫成初始值.
此外，判斷插入的存儲卡是與型號1對應還是與型號2對應可以 通過參照引腳3的電壓電平由主機進行，
若存儲卡與型號l對應，則向引腳3供給VCC,因此，若引腳3的 電壓電平是高電平，則可以判斷插入的存儲卡是型號1。若存儲卡與型 號2對應，罔在電源接通之后初始化設定為串行接口，故引腳3的輸 出驅(qū)動器的輸出端變成高阻(開路)狀態(tài)。因此，若存儲卡與型號2
22對應，引腳3的電壓電平經(jīng)下拉電阻而降為地電平.所以，若引腳3 的電壓電平是低電平，則可以判斷插入的存儲卡是型號2. 串行接口
l型存儲卡的接口和本實施形態(tài)的串行接口使用相同的3線半雙工
串行通信協(xié)議進行數(shù)據(jù)傳送.下面，說明這些串行接口.
串行接口如困16所示，通過狀態(tài)信號(BS)、串行數(shù)據(jù)信號(SDIO) 和時鐘信號(SCLK)這3根信號線將主機和存儲卡連在一起.
串行數(shù)據(jù)信號是存儲卡和主機之間傳送的數(shù)據(jù)信號.串行數(shù)椐信 號其數(shù)據(jù)的傳送方向和屬性根據(jù)由總線狀態(tài)信號規(guī)定的狀態(tài)變化.
總線狀態(tài)信號是規(guī)定串行數(shù)據(jù)信號的狀態(tài)和各狀態(tài)下的串行數(shù)據(jù) 信號的傳送開始時間的信號，該總線狀態(tài)信號從主機向存儲卡傳送. 狀態(tài)可分為不進行數(shù)據(jù)包通信的1個狀態(tài)(BSO)和數(shù)據(jù)包通信中的3 個狀態(tài)(BS1~BS3)，合計共4個狀態(tài).總線狀態(tài)信號通過高低切換時 序，從BSO到BS3按順序進行狀態(tài)切換.
時鐘信號是總線上傳送的串行數(shù)據(jù)信號和總線狀態(tài)信號的時序信 號.該時鐘信號從主機向存儲卡傳送.時鐘信號必然向數(shù)據(jù)包通信中 的3個狀態(tài)(BS1-BS3)輸出.
各狀態(tài)下的通信內(nèi)容如圖17所示，
BS0是能夠在串行數(shù)據(jù)(SDIO )上傳送從存儲卡到主機的中斷信號 (INT信號)的狀態(tài)，不進行數(shù)據(jù)包通信.表示BSO的狀態(tài)信號的信號 電平由低電平表示.
BS1是在串行數(shù)據(jù)(SDIO )線上傳送TPC命令的狀態(tài).表示BS1的 總線狀態(tài)的信號電平由高電平表示.TPC命令從主機傳送到存儲卡.TPC 命令是主機訪問存儲卡內(nèi)部所必要的命令.在TPC命令中，有對數(shù)據(jù) 緩沖器的數(shù)據(jù)讀寫、對寄存器的數(shù)據(jù)讀寫和加給存儲器控制器的命令 的設定這樣3種內(nèi)容.作為加給存儲器控制器的命令，例如，有閃速 存儲器控制命令和功能控制命令.閃速存儲器控制命令是對存儲卡內(nèi) 的IC存儲器進行直接訪問的命令.例如有將存儲器的指定頁的數(shù)據(jù)讀 出到數(shù)據(jù)緩沖器的讀出命令，將數(shù)據(jù)緩沖器的數(shù)據(jù)寫入指定頁的寫入 命令，擦除存儲器內(nèi)的指定塊的數(shù)據(jù)的擦除命令等。此外，功能控制 命令是控制存儲卡的各功能的命令.例如有使存儲卡內(nèi)的時鐘振蕩器 停止的命令，訪問數(shù)據(jù)緩沖器的命令等.在BS2和BS3中，串行信號的屬性因從存儲卡向主機傳送數(shù)據(jù)的讀出協(xié)議和從主機向存儲卡傳送數(shù)據(jù)的寫入?yún)f(xié)議而異.
BS2在讀出協(xié)議時，在串行數(shù)據(jù)(SDIO)線上傳送忙(BSY)信號和準備就緒(RDY)信號。即，在讀出協(xié)議時，與主機的命令對應進行從存儲卡向主機的數(shù)據(jù)傳送，當該傳送未準備好時，從存儲卡向主機發(fā)出忙信號，若該傳送準備就緒，則從存儲卡向主機送出準備就緒信號。
BS2在寫入?yún)f(xié)議時，在串行數(shù)據(jù)(SDIO)線上從主機向存儲卡傳送作為寫入對象的傳送數(shù)據(jù)和該傳送數(shù)據(jù)的CRC(循環(huán)冗余碼校驗)，BS3在讀出協(xié)議時，在串行數(shù)據(jù)(SDIO)線上從存儲卡向主機傳送作為讀出對象的傳送數(shù)據(jù)和該傳送數(shù)據(jù)的CRC。
BS3在寫入?yún)f(xié)議時，在串行數(shù)據(jù)(SDIO)線上傳送忙信號和準備就緒信號.即，在寫入?yún)f(xié)議時，和命令一起從主機向存儲卡傳送寫入數(shù)據(jù)，當對該傳送數(shù)據(jù)未處理完畢時，從存儲卡送出忙信號，若該處理完畢，則從存儲卡送出準備就緒信號.
在本串行接口中，象以上那樣進行狀態(tài)管理。再有，在本接口中，將從BS1到BS3作為1個數(shù)據(jù)包，只要通信不出錯，l個數(shù)據(jù)包完成l次通信。
串行接口的信號時序
說明串行接口中的各信號的輸入輸出時序.在本串行接口中，按下面的時序進行信號的輸入輸出.
(1) 發(fā)送側(cè)利用時鐘信號的下降沿輸出串行數(shù)據(jù)信號，接收側(cè)利用時鐘信號的上升沿輸入串行數(shù)據(jù)信號.
(2) 主機與時鐘信號的下降沿同步輸出總線狀態(tài)信號.存儲卡在
時鐘信號的上升沿檢測總線狀態(tài)信號.主機與輸出串行數(shù)據(jù)信號的最終數(shù)據(jù)的LSB的時間同步切換到新的總線狀態(tài)信號.
(3) TPC、數(shù)據(jù)和CRC等由串行數(shù)據(jù)(SDIO)信號傳送的數(shù)據(jù)從MSB開始傳送.
說明按以上輸入輸出時序進行的數(shù)據(jù)傳送處理的具體例子.(BS1的數(shù)據(jù)處理)
首先，參照圖18說明BS1時的數(shù)據(jù)傳送處理。……主機側(cè)的時序主機在時鐘信號的任意1個下降沿(Tl)使總線狀態(tài)信號為高電平。
接著，主機在時鐘信號的下一個上升沿(T2)之前開始供給時鐘信號(SCLK)'
接著，主機從時鐘信號的下一個上升沿(T3)開始TPC的輸出.TPC從MSB開始輸出.
接著，主機在輸出TPC的LSB的時鐘信號的下降沿的時間將總線
狀態(tài)信號切換到低電平.
接著，主機在時鐘信號的下一個下降沿(T7)開始輸出用BtD傳送
的傳送數(shù)據(jù).再有，這里，說明的是寫入數(shù)據(jù)包時的情況，但在讀出數(shù)據(jù)包時，則變成BSY/RDY信號的輸入.......存儲卡側(cè)的時序
首先，存儲卡在(T2)時刻檢測總線狀態(tài)信號的高電平，從時鐘信號的下一個上升沿(T4)開始接收TPC的MSB.
接著，存儲卡在時鐘信號的上升沿(T6)接收TPC的LSB。這時，存儲卡在接收TPC的LSB的同時(T6)檢測總線狀態(tài)信號的低電平.
接著，從時鐘信號的下一個下降沿(T7)開始對BS2進行處理。
其次，參照閨19說明BS2時的數(shù)據(jù)傳送處理(寫入數(shù)據(jù)包時)
……主機側(cè)的時序
主機在從將總線狀態(tài)信號切換到低電平的下降沿(T11)的時間開始l個時鐘周期后的下降沿(T13)，從開頭數(shù)據(jù)MSB開始傳送數(shù)據(jù).
接著，主機將數(shù)據(jù)全部送出后再送出16比特的CRC,
接著，主機在輸出CRC的LSB的時鐘信號的下降沿(T15)的時刻將總線狀態(tài)信號切換到高電平。
接著，主機從上述時間(T15)的1個半時鐘周期之后的時鐘信號的上升沿(他8)開始接收BS3的BSY信號.
......存儲卡側(cè)的時序
存儲卡在將總線狀態(tài)信號切換到低電平的時間(T11)的下一個上
升沿(T12)檢測總線狀態(tài)信號的低電平.
接著，存儲卡從下一個上升沿(T14)開始接收傳送數(shù)據(jù)的MSB,接著，存儲卡在上述時間(T15)的下一個上升沿(T16)接收CRC
的LSB.這時，存儲卡在接收LSB的同時(T16)檢測總線狀態(tài)信號的
25高電平.
接著，從上述時間(T16)的下一個下降沿(T17)開始輸出BS3的BSY信號.并行接口
其次，說明并行接口，
并行接口如圖20所示，通過總線狀態(tài)信號(BS)、 4路并行數(shù)據(jù)信號(DATA3: 0)和時鐘信號(SCLK )這6路信號將主機和存儲卡連在一起。
并行數(shù)據(jù)信號是在存儲卡和主機之間傳送的數(shù)據(jù)信號.以4位的寬度傳送，其數(shù)據(jù)的傳送方向和屬性根據(jù)由總線狀態(tài)信號規(guī)定的狀態(tài)變化。
總線狀態(tài)信號和時鐘信號與串行接口一樣.
各狀態(tài)下的通信內(nèi)容和串行接口信號一樣。但是，BSY信號、RDY信號在和串行數(shù)據(jù)信號共用的DATAO的線上傳送。并行接口的信號時序
說明并行接口中的各信號的輸入輸出時序.在本并行接口中，按以下時序進行信號的輸入輸出。
(1) 發(fā)送側(cè)利用時鐘信號的下降沿輸出并行數(shù)據(jù)信號，接收側(cè)利用時鐘信號的下降沿輸入并行數(shù)據(jù)信號.
這樣一來，在串行接口中動作時間的裕度只有半個時鐘\周期，數(shù)據(jù)的傳送速率受時鐘周期的1/2的制約，而在并行接口中，其動作裕度可以達到l個時鐘周期，所以，可以提高時鐘速度，實現(xiàn)高速通信.
(2) 傳送的數(shù)據(jù)將8位數(shù)據(jù)(字節(jié)數(shù)據(jù))分割成高4位和低4位，變成4位并行數(shù)據(jù).進而，先傳送高4位數(shù)據(jù)，接著，傳送低4位數(shù)據(jù)。
(3) 考慮到存儲卡在接收時鐘信號的下降沿之后再輸入并行數(shù)據(jù)這一情況，對主機設定并行數(shù)據(jù)信號和串行數(shù)據(jù)信號的輸出時序，
(4 )考慮到存儲卡在接收時鐘信號的下降沿之后再輸出并行數(shù)據(jù)這一情況，對主機設定總線狀態(tài)信號的輸入(鎖存)時序。
(5)主機按照圖21所示的時序使總線狀態(tài)信號變化，即，總線狀態(tài)(BS)信號的輸入(鎖存)和前一個狀態(tài)的最后字節(jié)的高4位的輸入(鎖存)是在同一個時間.再有，在圖21中，Sl的時間是總線狀
26態(tài)變化的時間和輸出最后字節(jié)的高4位的時間.S2的時間是存儲卡檢 測總線狀態(tài)變化的時間，是鎖存最后字節(jié)的高4位和輸出最后字節(jié)的 低4位的時間。S3的時間是輸出最后字節(jié)的低4位的時間和輸出先頭 字節(jié)的高4位的時間。S4的時間是鎖存最后字節(jié)的高4位和輸出最后 字節(jié)的低4位的時間.
(6)在切換并行數(shù)據(jù)的輸入輸出方向時，主機和存儲卡同時使設
在并行數(shù)據(jù)信號的各端子上的輸出驅(qū)動器的輸出端在1個時鐘周期的 高阻(開路)狀態(tài)之后，開始新方向的數(shù)據(jù)傳送.
這樣一來，即使數(shù)據(jù)輸出驅(qū)動器的輸出端的控制時序多少有些偏 差也不會產(chǎn)生總線沖突。因此，能進行可靠的數(shù)據(jù)傳送而不需要嚴格 的時序控制，
說明按照以上的輸入輸出時序進行的數(shù)據(jù)傳送處理， 再有，在圖22-圖25中，在圖示出總線狀態(tài)信號、時鐘信號和傳 送數(shù)據(jù)的同時，記栽了主機側(cè)的使能信號(X0Ehost)和存儲卡側(cè)的使 能信號(X0Ems)。主機側(cè)的使能信號(XOEhost)是用來使設在主機的 并行數(shù)據(jù)(DATA[3: 0])的各端子上的輸出驅(qū)動器的輸出端為高阻狀 態(tài)的信號.此外，存儲卡側(cè)的使能信號(X0Ems)是用來使設在存儲卡 的并行數(shù)據(jù)(DATA[3: 0)的各端子上的輸出驅(qū)動器的輸出端為高阻 狀態(tài)的信號.這樣進行控制，使得當兩個使能信號為高電平時，輸出 驅(qū)動器的輸出端為高阻狀態(tài)，當為低電平時，則輸出驅(qū)動器的輸出端 有效.
此外，在圖22~圖25中，X表示不定值，Z表示高阻狀態(tài). (BS1的數(shù)據(jù)處理)
參照圖22說明BS1狀態(tài)下的數(shù)據(jù)傳送處理(TPC的傳送處理)。 ……主機側(cè)的時序
主機在時鐘信號的任何一個下降沿(T21)使總線狀態(tài)信號為高電
平，
接著，主機在時鐘信號的下一個下降沿(T22)到來之前開始供給 時鐘信號.
接著，主機從時鐘信號的下一個下降沿(T23)開始對BS1進行處
理，
即使開始對BS1進行處理，主機仍然使主機側(cè)的使能信號(X0Ehost)處于高電平，在時鐘信號的下一個下降沿(H4)才使主 機側(cè)的使能信號(X0Ehost)為低電平.即，在開始對BS1處理的最初 的第1位，使并行數(shù)據(jù)信號的輸出驅(qū)動器的輸出為高阻狀態(tài)，從笫2 位開始使并行數(shù)據(jù)信號的輸出驅(qū)動器的輸出有效.再有，在對BS1處 理開始后的笫2位傳送的并行數(shù)據(jù)的值為低電平的值，存儲卡側(cè)認為 該值是不定值。
接著，主機在時鐘信號的下一個下降沿(T25)開始送出TPC的高 4位.即，在開始對BS1處理的第3位傳送TPC的高4位.再有，TPC 是8位字節(jié)數(shù)據(jù).
接著，主機在時鐘信號的下一個下降沿(T26)開始送出TPC的低 4位，即，在開始對BS1處理的第4位傳送TPC的低4位，
接著，主機在時鐘信號的下一個下降沿(T27)使總線狀態(tài)信號為 低電平.在開始對BS1處理的第5位輸出低電平，存儲卡側(cè)將該電平 作為不定值來確認.
接著，主機在時鐘信號的下一個下降沿(T25),或者送出不定值， 或者使主機側(cè)的使能信號(X0Ehost)為高電平.即，在開始對BS1處 理的笫6位為不定值，或是高阻狀態(tài).究竟如何，則視傳送的TPC是 寫入命令還是讀出命令而定.當是寫入命令時，因在下一個狀態(tài)(BS2) 傳送數(shù)據(jù)的方向不反向，故該笫6位不是高阻狀態(tài)而輸出低電平，存 儲卡將其認作為不定值.當是讀出命令時，在下一個狀態(tài)(BS2)傳送 數(shù)據(jù)的方向反向.即，從存儲卡向主機發(fā)送數(shù)據(jù).因此，該第6位處 于高阻狀態(tài)。
而且.主機在下一個下降沿(T29)結(jié)束對BS1的處理，再開始下 一個狀態(tài)BS2的處理. ......存儲卡側(cè)的時序
存儲卡在上述時間(T22)檢測總線狀態(tài)信號的高電平.
接著，從時鐘信號的下一個下降沿(T23)開始對BS1進行處理。
當開始對BS1處理時，存儲卡首先在最初的下降沿(T23)使存儲 卡側(cè)的使能信號(X0Ems)為高電平.
接著，存儲卡忽略時間(T24)、 (T25)接收的數(shù)據(jù)。這是閎為這 時為高阻狀態(tài)或不定值.再有，下面的(T28)、 (T29)也同樣被忽略.
接著，存儲卡在時鐘信號的下一個下降沿(T26)接收TPC的高4
28位。
接著，存儲卡在時鐘信號的下一個下降沿(T27)接收TPC的低4位.
接著，接著，存儲卡在時鐘信號的下一個下降沿(T28)檢測總線 狀態(tài)信號的低電平.
而且.存儲卡在時鐘信號的下一個下降沿(T29)結(jié)束對BS1的處 理，再開始下一個狀態(tài)BS2的處理。
(BS2的數(shù)據(jù)處理寫入數(shù)據(jù)包時)
參照圖23說明BS2狀態(tài)下的數(shù)據(jù)傳送處理(寫入數(shù)據(jù)包時)。 ......主機側(cè)的時序
主機在時鐘信號的規(guī)定的下降沿(T31 )使總線狀態(tài)信號為低電平。 切換該總線狀態(tài)信號的時間是圖22所示的T27的時間。
主機在總線狀態(tài)信號切換到低電平的2個時鐘周期之后的下降沿 (T33)開始BS2的處理。再有，主機側(cè)使能信號U0Ehost)接著BS1， 仍然是低電平.
主機在開始BS2的處理的時刻(T33)，從先頭字節(jié)的高4位開始 傳送數(shù)據(jù).
接著，主機在送出全部數(shù)據(jù)之后送出16位的CRC.
接著，主機在輸出CRC的最后4位數(shù)據(jù)的時間(T35)的下一個時 鐘信號的下降沿(T36)將總線狀態(tài)信號切換到高電平.再有，這時傳 送的并行數(shù)據(jù)的值在主機側(cè)是輸出低電平，在存儲卡側(cè)認為是不定值。
接著，主機在時鐘信號的下一個下降沿(T37)使主機側(cè)使能信號 (X0Ehost)為高電平.即，寫入數(shù)據(jù)包時的BS2的最后一位是高阻狀 態(tài)。
而且，主機在下一個下降沿(T38)結(jié)束對BS2的處理，再開始下 一個狀態(tài)的BS3的處理. ......存儲卡側(cè)的時序
存儲卡在時間(T32)檢測總線狀態(tài)信號的低電平.
接著，存儲卡從時鐘信號的下一個下降沿(T33)開始對BS2進行 處理。再有，存儲卡側(cè)的使能信號(X0Ems)接著BSl仍然為是電平.
接著，存儲卡從開始BS2的處理的時鐘信號的下一個下降沿(T34) 開始接收傳送的數(shù)據(jù).接著，存儲卡在時間(T36)，在接收了 CRC的最后字節(jié)的低4位 之后，在下一個下降沿(T37)檢測總線狀態(tài)信號的高電平。
而且，在下一個下降沿(T38)使存儲卡側(cè)使能信號(X0Ems)為 低電平，開始BS3的BSY信號的輸出。 (BS3的數(shù)據(jù)處理，讀出數(shù)據(jù)包時)
參照圖24說明BS3狀態(tài)下的數(shù)據(jù)傳送處理(讀出數(shù)據(jù)包時)。 ......主機側(cè)的時序
主機在時鐘信號的規(guī)定的下降沿(T41 )使總線狀態(tài)信號為高電平.
接著，主機在從將總線狀態(tài)信號切換到高電平的的時間開始2個 時鐘周期后的下降沿(T43)開始BS3的處理。再有，主機側(cè)使能信號 (X0Ehost)保持BS2的高電平狀態(tài)，
接著，主機從開始BS3處理的時間(T43)的時鐘信號的下一個下 降沿(T44)開始接收傳送的數(shù)據(jù).
接著，主機在接收CRC的最后字節(jié)的前一個字節(jié)的低4位的時刻 將總線狀態(tài)信號切換到低電平.
而且，主機在接收CRC的最后字節(jié)的低4位之后結(jié)束數(shù)據(jù)包的讀 出，并開始下一個狀態(tài)BS0的處理.
......存儲卡側(cè)的時序
存儲卡在時間(T42)檢測總線狀態(tài)信號的高電平。
接著，存儲卡從時鐘信號的下一個下降沿(T43)開始對BS2進行
處理。再有，存儲卡側(cè)的使能信號(X0Ems)保持BS2狀態(tài)下的低電平. 接著，存儲卡在開始BS3處理的時刻(T43),從先頭字節(jié)的高4
位開始傳送數(shù)據(jù).
接著，存儲卡在送出全部數(shù)據(jù)之后，送出16比特的CRC。
接著，存儲卡在輸出CRC的最后字節(jié)的低4位的時刻(T46)的同
時檢測總線狀態(tài)信號的低電平，并結(jié)束對BS3的處理，再開始下一個
狀態(tài)BSO的處理.
(BSY信號、RDY信號的傳送)
參照圖25說明BS2 (讀數(shù)據(jù)包時)和BS3 (寫數(shù)據(jù)包時)的數(shù)據(jù) 傳送處理(忙信號、準備就緒信號)。 ......主機側(cè)的時序
主機在時鐘信號的規(guī)定的下降沿(T51)切換總線狀態(tài)信號.在寫
30數(shù)據(jù)包時，將總線狀態(tài)信號切換到高電平(圖23的時間T36),在讀數(shù) 據(jù)包時，將總線狀態(tài)信號切換到低電平(圖22的時間T27).
接著，主機在從切換總線狀態(tài)信號的時間開始1個時鐘周期后的 下降沿(T52)使主機側(cè)的使能信號(X0Bhost)為高電平。
接著，主機從上述時間(T52)的3個時鐘周期后的下降沿(T55) 開始接收BSY信號，
接著，主機在已檢測出4個時鐘周期以上的每一個時鐘周期交替 出現(xiàn)高低電平的RDY信號的時間(T56)切換總線狀態(tài)信號.在寫數(shù)據(jù) 包時，將總線狀態(tài)信號切換到低電平，在讀數(shù)據(jù)包時，將總線狀態(tài)信 號切換到高電平。
而且，主機從上述時間(T56)的2個時鐘周期之后的時間(58) 開始下一個狀態(tài)(寫數(shù)據(jù)包時是BSO，讀數(shù)據(jù)包時是BS3)的處理。
......存儲卡側(cè)的時序
存儲卡從時間(T52)的檢測出總線狀態(tài)信號的切換之后的1個時 鐘周期的下降沿(T53)開始，使存儲卡側(cè)的使能信號(X0Ems)為低 電平，同時輸出BSY信號。
接著，存儲卡伴隨內(nèi)部處理的結(jié)束將輸出從BSY信號切換到RDY 信號.
接著，存儲卡在時間(T57)檢測總線狀態(tài)信號的切換，并從其1 個時鐘周期之后的下降沿(T58)開始下一個狀態(tài)的處理(寫數(shù)據(jù)包時 是BS0，讀數(shù)據(jù)包時是BS3).
接口電路的前端
其次，說明存儲卡和主機之間的接口的前端部分的具體電路構(gòu)成 例子.
閨26示出2型存儲卡和2型主機的接口的前端部分的具體電路構(gòu) 成圖-
......存儲卡側(cè)(2型)的電路構(gòu)成
存儲卡1具有第1~笫4數(shù)據(jù)輸入緩沖器101R~104R、第1 ~第4 數(shù)據(jù)輸出緩沖器101S 104S、BS輸入緩沖器105和CLK輸入緩沖器106。
第1數(shù)據(jù)輸入緩沖器101R和第1數(shù)據(jù)輸出緩沖器101S起 SDIO/DATA0端子的輸入輸出驅(qū)動器的作用.第2數(shù)據(jù)輸入緩沖器102R 和第2數(shù)據(jù)輸出緩沖器102S起DATA1端子的輸入輸出驅(qū)動器的作用，第3數(shù)據(jù)輸入緩沖器103R和第3數(shù)據(jù)輸出緩沖器103S起DATA2端子 的輸入輸出驅(qū)動器的作用.第4數(shù)據(jù)輸入緩沖器104R和第4數(shù)據(jù)輸出 緩沖器104S起DATA3端子的輸入輸出驅(qū)動器的作用。
BS輸入緩沖器105起B(yǎng)S端子的輸入驅(qū)動器的作用。
CLK輸入緩沖器106起SCLK端子的輸入驅(qū)動器的作用.
再有，第1~第4數(shù)據(jù)輸出緩沖器101S-104S是所謂3態(tài)緩沖器， 使能信號DE2作為控制信號輸入第1數(shù)據(jù)輸出緩沖器101S.第1數(shù)據(jù) 輸出緩沖器101S的輸出端在該使能信號DE2為高電平時成為高阻狀 態(tài)，在低電平時有效.此外，使能信號DE20作為控制信號輸入笫2~ 第4數(shù)據(jù)輸出緩沖器102S - 104S。第2 ~笫4數(shù)據(jù)輸出緩沖器102S ~ 104S的輸出端在該使能信號DE20為高電平時成為高阻狀態(tài)，在低電平 時有效.使能信號DE2和DE20從未圖示的控制部等輸出.
存儲卡1具有第1 ~笫4數(shù)據(jù)輸入觸發(fā)器111R ~ 114R、笫1 ~笫4 數(shù)據(jù)輸出觸發(fā)器1US~114S、并行BS輸入觸發(fā)器115、串行數(shù)據(jù)輸入 觸發(fā)器121R和串行BS輸入觸發(fā)器125.
第1數(shù)據(jù)輸入觸發(fā)器111R和第1數(shù)據(jù)輸出觸發(fā)器111S起 SDIO/DATA0端子的輸入輸出數(shù)據(jù)鎖存電路的作用.第2數(shù)據(jù)榆入觸發(fā) 器112R和笫2數(shù)據(jù)輸出觸發(fā)器112S起DATA1端子的輸入輸出數(shù)據(jù)鎖 存電路的作用.第3數(shù)據(jù)輸入觸發(fā)器113R和笫3數(shù)據(jù)輸出觸發(fā)器113S 起DATA2端子的輸入輸出數(shù)據(jù)鎖存電路的作用.第4數(shù)據(jù)輸入觸發(fā)器 114R和第4數(shù)據(jù)輸出鎖存電路114S起DATA3端子的輸入輸出數(shù)據(jù)鎖存 電路的作用，
BS輸入觸發(fā)器115起B(yǎng)S端子的輸入數(shù)據(jù)鎖存電路的作用，
串行數(shù)據(jù)輸入觸發(fā)器121R在用串行接口傳送數(shù)據(jù)時起SDIO/DATA0 端子的輸入數(shù)據(jù)鎖存電路的作用，
串行BS輸入觸發(fā)器125在用串行接口傳送數(shù)據(jù)時起B(yǎng)S端子的輸 入數(shù)據(jù)鎖存電路的作用.
第1~笫4數(shù)據(jù)輸入觸發(fā)器111R 114R從笫l-笫4數(shù)據(jù)輸入緩 沖器101R 104R輸入數(shù)據(jù)，向未圖示的控制部等輸出數(shù)振，
第1~第4數(shù)據(jù)輸出觸發(fā)器111S 114S從未圖示的控制部等輸入 數(shù)據(jù)，向第1~笫4數(shù)據(jù)輸出緩沖器101S-104S輸出數(shù)據(jù)，
BS輸入觸發(fā)器115從BS輸入緩沖器105輸入數(shù)據(jù)，向未困示的控制部等輸出數(shù)據(jù).
串行數(shù)據(jù)輸入觸發(fā)器121R從笫1數(shù)據(jù)輸入緩沖器101R輸入數(shù)據(jù)， 向未圖示的控制部等輸出數(shù)據(jù).
串行BS輸入觸發(fā)器125從BS輸入緩沖器105輸入數(shù)據(jù)，向未圖 示的控制部等輸出數(shù)據(jù).
此外，以上各觸發(fā)器輸入從SCLK端子供給的時鐘信號.
這里，第1~笫4數(shù)據(jù)輸入觸發(fā)器111R~114R、第1-第4數(shù)據(jù)輸 出觸發(fā)器111S-114S和BS輸入觸發(fā)器115分別與時鐘信號的下降沿 同步，執(zhí)行鎖存數(shù)據(jù)的動作.
與此對應，串行數(shù)據(jù)輸入觸發(fā)器121R和串行BS輸入觸發(fā)器125 與時鐘信號的上升沿同步，執(zhí)行鎖存數(shù)據(jù)的動作.
……主機側(cè)(2型)的電路構(gòu)成
主機2具有笫1 ~笫4數(shù)據(jù)輸入緩沖器201R ~ 204R、笫1 ~笫4數(shù) 據(jù)輸出緩沖器201S ~ 204S、 BS輸入緩沖器205和CLK輸入緩沖器206.
第1數(shù)據(jù)輸入緩沖器201R和第1數(shù)據(jù)輸出緩沖器201S起 SDIO/DATA0端子的輸入輸出驅(qū)動器的作用.笫2數(shù)據(jù)輸入緩沖器202R 和第2數(shù)據(jù)輸出緩沖器202S起DATA1端子的輸入輸出驅(qū)動器的作用. 第3數(shù)據(jù)輸入緩沖器203R和第3數(shù)據(jù)輸出緩沖器203S起DATA2端子 的輸入輸出驅(qū)動器的作用.第4數(shù)據(jù)輸入緩沖器204R和第4數(shù)據(jù)輸出 緩沖器204S起DATA3端子的輸入輸出驅(qū)動器的作用.
BS輸入緩沖器205起B(yǎng)S端子的輸出驅(qū)動器的作用.
CLK輸入緩沖器206起SCLK端子的輸出驅(qū)動器的作用.
再有，第1 -第4數(shù)據(jù)輸出緩沖器201S ~ 204S是所謂3態(tài)緩沖器. 使能信號DE1作為控制信號輸入第1數(shù)據(jù)輸出緩沖器201S.笫1數(shù)據(jù) 輸出緩沖器201S的輸出端在該使能信號DE1為高電平時成為高阻狀 態(tài)，在低電平時有效.此外，使能信號DE10作為控制信號輸入笫2~ 第4數(shù)據(jù)輸出緩沖器202S~ 204S.第2~第4數(shù)據(jù)輸出緩沖器202S~ 204S的輸出端在該使能信號DE10為高電平時成為高阻狀態(tài)，在低電平 時有效.使能信號DEI和DEIO從未圖示的控制部等輸出.
主機2具有笫1 ~笫4數(shù)據(jù)輸入觸發(fā)器211R ~ 214R、第1 -笫4數(shù) 據(jù)輸出觸發(fā)器211S ~ 214S、 BS輸出觸發(fā)器215和時鐘發(fā)生器216.
第1數(shù)據(jù)輸入觸發(fā)器211R和第1數(shù)據(jù)輸出觸發(fā)器211S起
33SDIO/DATA0端子的輸入輸出數(shù)據(jù)鎖存電路的作用.笫2數(shù)據(jù)輸入觸發(fā) 器212R和笫2數(shù)據(jù)輸出觸發(fā)器212S起DATA1端子的輸入輸出數(shù)據(jù)鎖 存電路的作用。第3數(shù)據(jù)輸入觸發(fā)器213R和第3數(shù)據(jù)輸出觸發(fā)器213S 起DATA2端子的輸入輸出數(shù)據(jù)鎖存電路的作用。第4數(shù)據(jù)輸入觸發(fā)器
電路的作用，
BS輸出觸發(fā)器215起B(yǎng)S端子的輸出數(shù)據(jù)鎖存電路的作用.
時鐘發(fā)生器216產(chǎn)生規(guī)定頻率(例如20MHz)的時鐘信號.
第1 ~第4數(shù)據(jù)輸入觸發(fā)器211R ~ 214R從笫1 ~笫4數(shù)據(jù)輸入緩 沖器201R 204R輸入數(shù)據(jù)，向未圖示的控制部等輸出數(shù)據(jù).
第l-第4數(shù)據(jù)輸出觸發(fā)器211S 214S從未圖示的控制部等輸入 數(shù)據(jù)，向第1~第4數(shù)據(jù)輸出緩沖器201S- 204S輸出數(shù)據(jù).
BS輸出觸發(fā)器215從未圖示的控制部等向BS輸出援沖器205輸出 數(shù)據(jù).
此外，以上各觸發(fā)器輸入從時鐘發(fā)生器216產(chǎn)生的時鐘信號。
這里，第1 ~第4數(shù)據(jù)輸入觸發(fā)器211R ~ 214R、第1 ~第4數(shù)據(jù)輸 出觸發(fā)器211S-214S和BS輸出觸發(fā)器215分別與時鐘信號的下降沿 同步，執(zhí)行鎖存數(shù)據(jù)的動作.
通過采用上述前端電路的構(gòu)成，可以使用與上述串行接口和并行 接口相適用的時序，在存儲卡和主機之間進行數(shù)據(jù)傳送.
……并行數(shù)據(jù)通信
其次，說明在上述前端電路中從主機2向存儲卡1傳送并行數(shù)據(jù) 的情況.
首先，設主機側(cè)的使能信號DE1和DB10是低電平，存儲卡側(cè)的使 能信號DE2和DB20是高電平.因此，主機側(cè)的數(shù)據(jù)輸出緩沖器201S~ 204S其輸出為使能狀態(tài)，存儲卡側(cè)的數(shù)據(jù)輸出緩沖器101S ~ 104S其輸 出為高阻狀態(tài)，這樣一來，并行數(shù)據(jù)信號(DATA3: 0)是從主機2向 存儲卡1的方向傳送.
并行數(shù)據(jù)信號與時鐘信號的下降沿同步，從主機側(cè)的數(shù)據(jù)輸出觸 發(fā)器211S~214S輸出.從數(shù)據(jù)輸出觸發(fā)器211S~214S輸出的并行數(shù) 據(jù)信號經(jīng)數(shù)據(jù)輸出緩沖器201S~ 204S—引腳4、 3、 5、 7 —數(shù)據(jù)輸入緩 沖器101R 104R，向存儲卡側(cè)的數(shù)據(jù)輸入觸發(fā)器111R-114R供給。并行數(shù)據(jù)信號與時鐘信號的下降沿同步，輸入到存儲卡側(cè)的數(shù)據(jù)輸入觸
發(fā)器111R~ 114R,
再有，這時，不使用串行數(shù)據(jù)輸入觸發(fā)器121R.
其次，說明從存儲卡1向主機2傳送并行數(shù)據(jù)的情況。
首先，設主機側(cè)的使能信號DB1和DE10是高電平，存儲卡側(cè)的使 能信號DE2和DE20是低電平.因此，主機側(cè)的數(shù)據(jù)輸出緩沖器201S~ 204S其輸出為高阻狀態(tài)，存儲卡側(cè)的數(shù)據(jù)輸出緩沖器101S ~ 104S其輸 出為使能狀態(tài).這樣一來，并行數(shù)據(jù)信號(DATA3: 0)是從存儲卡1 向主機2的方向傳送.
并行數(shù)據(jù)信號與時鐘信號的下降沿同步，從存儲卡側(cè)的數(shù)據(jù)輸出 觸發(fā)器111S-114S輸出.從數(shù)據(jù)輸出觸發(fā)器111S 114S輸出的并行 數(shù)據(jù)信號經(jīng)數(shù)據(jù)輸出緩沖器101S~104S—引腳4、 3、 5、 7 —數(shù)據(jù)輸入 緩沖器201R 204R，向主機側(cè)的數(shù)據(jù)輸入觸發(fā)器211R 214R供給.并 行數(shù)據(jù)信號與時鐘信號的下降沿同步，輸入到主機側(cè)的數(shù)據(jù)輸入觸發(fā) 器211R~214R,
再有，總線狀態(tài)信號從主機2向存儲卡1的方向傳送數(shù)據(jù)。即， 在本接口中，主機2—側(cè)具有數(shù)據(jù)通信的主導權(quán).
總線狀態(tài)信號與時鐘信號的下降沿同步，從存儲卡側(cè)的BS輸出觸 發(fā)器215輸出.從BS輸出觸發(fā)器215輸出的總線狀態(tài)信號經(jīng)BS輸出 緩沖器205 —引腳2 —BS輸入緩沖器105，向存儲卡側(cè)的BS輸入觸發(fā) 器115供給.總線狀態(tài)信號與時鐘信號的下降沿同步，輸入到存儲卡 側(cè)的BS輸入觸發(fā)器115,再有，這時，不使用存儲卡側(cè)的串行BS輸入 觸發(fā)器125,
此外，時鐘信號由時鐘發(fā)生器216產(chǎn)生，供給主機2的各觸發(fā)器， 此外，時鐘信號經(jīng)CLK輸出緩沖器206—引腳8 —CLK輸入緩沖器106, 輸入給存儲卡1的各觸發(fā)器.
……串行數(shù)據(jù)通信
其次，說明在上述前端電路中從主機2向存儲卡1傳送串行數(shù)據(jù) 的情況.
首先，設主機側(cè)的使能信號DE1是低電平，存儲卡側(cè)的使能信號 DE2是高電平.因此，主機側(cè)的數(shù)據(jù)輸出緩沖器201S的輸出為使能狀 態(tài)，存儲卡側(cè)的數(shù)據(jù)輸出緩沖器101S的輸出為高阻狀態(tài).這樣一來，
35串行數(shù)據(jù)信號(SDIO)是從主機2向存儲卡1的方向傳送.
此外，設主機側(cè)的使能信號DE10和存儲卡側(cè)的使能信號DE20都 是高電平.因此，主機側(cè)的數(shù)據(jù)輸出緩沖器202S 204S及存儲卡側(cè)的 數(shù)據(jù)輸出緩沖器102S-104S的輸出都為高阻狀態(tài).這樣一來，除傳送
串行數(shù)據(jù)信號(SDIO)之外，其余3個并行數(shù)據(jù)信號都不進行數(shù)據(jù)傳 送。
串行數(shù)據(jù)信號與時鐘信號的下降沿同步，從主機側(cè)的數(shù)據(jù)輸出觸 發(fā)器211S輸出.從數(shù)據(jù)輸出觸發(fā)器211S輸出的串行數(shù)據(jù)信號經(jīng)數(shù)據(jù) 輸出緩沖器201S—引腳4 —數(shù)據(jù)輸入緩沖器IOIR，向存儲卡側(cè)的數(shù)據(jù) 輸入觸發(fā)器121R供給.串行數(shù)據(jù)信號與時鐘信號的下降沿同步，輸入 到存儲卡側(cè)的數(shù)據(jù)輸入觸發(fā)器121R.
再有，這時，第1~第4數(shù)據(jù)輸入觸發(fā)器1UR 114R全不使用'
其次，說明從存儲卡1向主機2傳送串行數(shù)據(jù)的情況.
首先，設主機側(cè)的使能信號DE1是高電平，存儲卡側(cè)的使能信號 DE2是低電平，因此，主機側(cè)的數(shù)據(jù)輸出緩沖器201S的輸出為高阻狀 態(tài)，存儲卡側(cè)的數(shù)據(jù)輸出緩沖器IOIS的輸出為使能狀態(tài).這樣一來， 串行數(shù)據(jù)信號(SDIO)是從存儲卡1向主機2的方向傳送.
此外，設主機側(cè)的使能信號DE10和存儲卡側(cè)的使能信號DE20都 是高電平.因此，主機倒的數(shù)據(jù)輸出緩沖器202S 204S及存儲卡側(cè)的 數(shù)據(jù)輸出緩沖器102S 104S的輸出都為高阻狀態(tài)，這樣一來，除傳送 串行數(shù)據(jù)信號(SDIO)之外，其余3個并行數(shù)據(jù)信號都不進行數(shù)據(jù)傳 送。
串行數(shù)據(jù)信號與時鐘信號的下降沿同步，從存儲卡側(cè)的數(shù)據(jù)輸出 觸發(fā)器111S輸出.從數(shù)據(jù)輸出觸發(fā)器111S輸出的串行數(shù)據(jù)信號經(jīng)數(shù) 據(jù)輸出緩沖器101S—引腳4 —數(shù)據(jù)輸入緩沖器201R，向主機側(cè)的數(shù)據(jù) 輸入觸發(fā)器211R供給.串行數(shù)據(jù)信號與時鐘信號的下降沿同步，輸入 到主機側(cè)的數(shù)據(jù)輸入觸發(fā)器121R.
總線狀態(tài)信號與時鐘信號的下降沿同步，從主機側(cè)的BS輸出觸發(fā) 器215輸出。從BS輸出觸發(fā)器215輸出的總線狀態(tài)信號經(jīng)BS輸出緩 沖器205—引腳2 —BS輸入緩沖器105，向存儲卡側(cè)的BS輸入觸發(fā)器 125供給?？偩€狀態(tài)信號與時鐘信號的下降沿同步，輸入到存儲卡側(cè)的 BS輸入觸發(fā)器125.再有，這時，不使用存儲卡側(cè)的BS輸入觸發(fā)器115.主機(1型)和存儲卡(2型)的連接
圖27示出2型存儲卡和1型主機連接時的接口前端部分的電路構(gòu) 成圖.
2型存儲卡1和圖26所示的存儲卡一樣，此外，1型主機600和 圖2所示的主機一樣，
當這樣連接時，若將2型存儲卡的使能信號DE20的初始值設定成 高電平，就變成和l型存儲卡是同樣的構(gòu)成.
當這樣連接時，若使用存儲卡側(cè)的串行數(shù)據(jù)輸入觸發(fā)器121R和笫 1數(shù)據(jù)輸出觸發(fā)器111S進行通信，則可以和1型串行接口一樣地進行 通信，
主機(2型)和存儲卡(1型)的連接
圖28示出l型存儲卡和2型主機連接時的接口前端部分的電路構(gòu) 成圖.
1型存儲卡500和圖2所示的存儲卡一樣.此外，2型主機2和圖 26所示的主機一樣.
當這樣連接時，若將2型主機2的使能信號DE10的初始值設定成 高電平，就變成和1型存儲卡是同樣的構(gòu)成，
當這樣連接時，若使用主機側(cè)的笫l數(shù)據(jù)輸入觸發(fā)器211R和第1 數(shù)據(jù)輸出觸發(fā)器211S進行通信，則可以和1型串行接口一樣地進行通 信，
以上，作為本發(fā)明的實施形態(tài)，說明了使用本發(fā)明的可移動的小 型IC存儲器裝置及將該小型IC存儲器作為外部存儲媒體使用的數(shù)據(jù) 處理裝置。但是，本發(fā)明的接口裝置并不只適用于這樣的小型IC存儲 裝置.例如，也可以將本發(fā)明的接口裝置用于照相機模塊等在端子組 相反一側(cè)的端子上連接有照相機裝置且具有IC存儲器之外的功能的可 移動的外部連接設備中.
此外，作為上述本發(fā)明的實施形態(tài)，說明了具有并行接口和串行 接口兩種功能的小型IC存儲裝置及數(shù)據(jù)處理裝置，但也可以將接口只 作為并行接口.
工業(yè)上利用的可能性
在本發(fā)明的接口裝置中，使用進行4位并行數(shù)據(jù)的雙向通信的4 位并行數(shù)據(jù)、從主機輸出的時鐘信號和表示4位并行數(shù)據(jù)的通信線路的狀態(tài)及傳送開始時間的總線狀態(tài)信號，在外部連接設備和主機之間 進行數(shù)據(jù)通信.
因此，在本發(fā)明的接口裝置中，與利用1位串行數(shù)據(jù)、時鐘信號
和總線狀態(tài)信號進行的通信比較，1次可傳送的數(shù)據(jù)容量是其4倍，可 以提高數(shù)據(jù)傳送速率。
此外，在本發(fā)明的接口裝置中，當輸入4位并行數(shù)據(jù)時，使設在4 根數(shù)據(jù)通信線路上的數(shù)據(jù)輸出驅(qū)動器的輸出端為開路狀態(tài)，在從4位 并行數(shù)據(jù)的輸入切換到榆出時，在通信對方的數(shù)據(jù)輸出驅(qū)動器的榆出 端有1個時鐘周期以上是開路狀態(tài)之后，使自己的數(shù)據(jù)輸出驅(qū)動器的 輸出端有效.
因此，在本發(fā)明的接口裝置中，即使數(shù)據(jù)輸出驅(qū)動器的輸出端的 控制時序多少有些偏差，也不會產(chǎn)生數(shù)據(jù)總線沖突，所以，可以不需 要進行嚴格的時序控制就能進行可靠的數(shù)據(jù)傳送.
此外，在本發(fā)明的接口裝置中，在進行4位并行數(shù)據(jù)和總線狀態(tài) 信號的輸入輸出時，與時鐘信號的上升沿或下降沿同步動作.
由此，在過去，動作時間的裕度只有半個時鐘周期，數(shù)據(jù)的傳送 速率受1/2時鐘周期的制約，而現(xiàn)在，由于動作時間的裕度有1個時 鐘周期，所以，能提高時鐘速度，實現(xiàn)高速通信.
此外，在本發(fā)明的接口裝置中，在使用4位并行數(shù)據(jù)雙向通信的4 位并行數(shù)據(jù)、從主機輸出的時鐘信號和表示4位并行數(shù)據(jù)的通信線路 的狀態(tài)及傳送開始時間的總線狀態(tài)信號的并行通信以及利用1位串行 數(shù)據(jù)、時鐘信號和總線狀態(tài)信號進行的串行通信之間進行適當?shù)那袚Q， 進行外部連接設備和主機之間的數(shù)據(jù)通信。
因此，可以保持和利用1位串行數(shù)據(jù)、時鐘信號和總線狀態(tài)信號 進行串行通信的接口裝置的互換性，實現(xiàn)高速通信.
38
權(quán)利要求
1.一種能對主機自由裝卸的外部連接設備的接口裝置，其特征在于包括與上述主機之間使用4根數(shù)據(jù)通信線進行4位并行數(shù)據(jù)的雙向通信的數(shù)據(jù)通信裝置；從上述主機接收上述4位并行數(shù)據(jù)的時鐘信號的時鐘接收裝置；從上述主機接收表示上述4位并行數(shù)據(jù)的通信線路的狀態(tài)和傳送開始時間的總線狀態(tài)信號的總線狀態(tài)信號接收裝置；與從上述主機接收的命令的內(nèi)容和由上述總線狀態(tài)信號表示的數(shù)據(jù)通信線路的狀態(tài)對應控制4位并行數(shù)據(jù)的傳送方向的控制裝置，其中，上述控制裝置在上述4位并行數(shù)據(jù)輸入時，使設在各4線數(shù)據(jù)通信線路上的數(shù)據(jù)輸出驅(qū)動器的輸出端處于開路狀態(tài)；以及在4位并行數(shù)據(jù)從輸入向輸出切換時，使上述主機的數(shù)據(jù)輸出驅(qū)動器的輸出端在大于1個時鐘周期的期間內(nèi)處于開路狀態(tài)，然后，使該外部連接設備的數(shù)據(jù)輸出驅(qū)動器的輸出端有效。
2. 權(quán)利要求1記栽的接口裝置，其特征在于上述數(shù)據(jù)通信裝置和上述總線狀態(tài)信號接收裝置與上述時鐘信號的上升沿或下降沿同步動作.
3. —種外部連接設備可自由裝卸的主機的接口裝置，其特征在于包括與上述外部連接設備之間使用4根數(shù)據(jù)通信線進行4位并行數(shù)據(jù)的雙向通信的數(shù)據(jù)通信裝置；向上述外部連接設備發(fā)送上述4位并行數(shù)據(jù)的時鐘信號的時鐘發(fā)送裝置；向上述外部連接設備發(fā)送表示上述4位并行數(shù)據(jù)的通信線路的狀態(tài)和傳送開始時間的總線狀態(tài)信號的總線狀態(tài)信號發(fā)送裝置；與向上述外部連接設備發(fā)送的命令的內(nèi)容和由上述總線狀態(tài)信號表示的數(shù)據(jù)通信線路的狀態(tài)對應控制4位并行數(shù)據(jù)的傳送方向的控制裝置，其中，上迷控制裝置在上述4位并行數(shù)據(jù)輸入時，使設在各4線數(shù)據(jù)通信線路上的數(shù)據(jù)輸出驅(qū)動器的輸出端處于開路狀態(tài)；以及在4位并行數(shù)據(jù)從輸入向輸出切換時，使設在上述外部連接設備的數(shù)據(jù)輸出驅(qū)動器的榆出端在至少大于1個時鐘周期的期間內(nèi)處于開路狀態(tài)，然后，使該主機的數(shù)據(jù)輸出驅(qū)動器的輸出端有效。
4. 權(quán)利要求3記栽的接口裝置，其特征在于上述數(shù)據(jù)通信裝置和上述總線狀態(tài)信號發(fā)送裝置與上述時鐘信號的上升沿或下降沿同步動作.
5. —種能對主機自由裝卸的外部連接設備的接口裝置，其特征在于包括與上述主機之間使用1根數(shù)據(jù)通信線進行1位串行數(shù)據(jù)的雙向通信的串行數(shù)據(jù)通信裝置；與上述主機之間使用4根數(shù)據(jù)通信線進行4位并行數(shù)據(jù)的雙向通信的并行數(shù)據(jù)通信裝置；從上述主機接收上述1位串行數(shù)據(jù)或4位并行數(shù)據(jù)的時鐘信號的時鐘接收裝置；從上述主機接收表示上述1位串行數(shù)據(jù)或4位并行數(shù)據(jù)的通信線路的狀態(tài)和傳送開始時間的總線狀態(tài)信號的總線狀態(tài)信號接收裝置；與從上述主機接收的命令的內(nèi)容和由上述總線狀態(tài)信號表示的數(shù)據(jù)通信線路的狀態(tài)對應控制1位串行數(shù)據(jù)或4位并行數(shù)據(jù)的傳送方向的控制裝置；切換1位串行數(shù)據(jù)的通信或4位并行數(shù)據(jù)的通信的切換裝置，上述串行數(shù)據(jù)通信裝置共用上述4位并行數(shù)據(jù)通信的4根數(shù)據(jù)通信線中的l根數(shù)據(jù)通信線，進行與主機之間的通信.
6. 權(quán)利要求5記栽的接口裝置，其特征在于上述切換裝置在進行1位串行數(shù)據(jù)的通信時，使設在未使用的3根數(shù)據(jù)通信線上的數(shù)據(jù)輸出驅(qū)動器的輸出端處于開路狀態(tài).
7. 權(quán)利要求5記栽的接口裝置，其特征在于具有使主機能識別可以進行4位并行數(shù)據(jù)通信的識別裝置.
8. 權(quán)利要求5記栽的接口裝置，其特征在于上述切換裝置在開始通信時，進行l(wèi)位串行數(shù)據(jù)的通信，然后，與從主機接收的切換命令對應，從1位串行數(shù)據(jù)通信切換到4位并行數(shù)據(jù)通信。
9. 一種外部連接設備可自由裝卸的主機的接口裝置，其特征在于包括與上述外部連接設備之間使用1根數(shù)據(jù)通信線進行1位串行數(shù)據(jù)的雙向通信的串行數(shù)據(jù)通信裝置；與上述外部連接設備之間使用4根數(shù)據(jù)通信線進行4位并行數(shù)據(jù)的雙向通信的并行數(shù)據(jù)通信裝置；向上述外部連接設備發(fā)送上述1位串行數(shù)據(jù)或4位并行數(shù)據(jù)的時鐘信號的時鐘發(fā)送裝置；向上述外部連接設備發(fā)送表示上述1位串行數(shù)據(jù)或4位并行數(shù)據(jù)的通信線路的狀態(tài)和傳送開始時間的總線狀態(tài)信號的總線狀態(tài)信號發(fā)送裝置；與向上述外部連接設備發(fā)送的命令的內(nèi)容和由上述總線狀態(tài)信號表示的數(shù)據(jù)通信線路的狀態(tài)對應控制1位串行數(shù)據(jù)或4位并行數(shù)據(jù)的傳送方向的控制裝置；切換1位串行數(shù)據(jù)的通信或4位并行數(shù)據(jù)的通信的切換裝置，上述串行數(shù)據(jù)通信裝置共用上述4位并行數(shù)據(jù)通信的4根數(shù)據(jù)通信線中的l根數(shù)據(jù)通信線，進行l(wèi)位串行數(shù)據(jù)的通信.
10.權(quán)利要求9記栽的接口裝置，其特征在于具有可安裝第1外部連接設備及第2外部連接設備的連接插槽，上述第1外部連接設備具有包括使用1根數(shù)據(jù)通信線進行1位串行數(shù)據(jù)的雙向通信的數(shù)據(jù)通信端子、接收上述1位串行數(shù)據(jù)的時鐘信號的時鐘接收端子和接收表示上迷1位串行數(shù)據(jù)通信線路的狀態(tài)及傳送開始時間的總線狀態(tài)信號的總線狀態(tài)信號接收端子的接口，上述第2外部連接設備具有包括使用4根數(shù)據(jù)通信線進行4位并行數(shù)據(jù)的雙向通信的4個數(shù)據(jù)通信端子、接收上述4位串行數(shù)據(jù)的時鐘信號的時鐘接收端子和接收表示上述4位并行數(shù)據(jù)通信線路的狀態(tài)及傳送開始時間的總線狀態(tài)信號的總線狀態(tài)信號接收端子的接口 ，上述連接插槽具有與第2外部連接設備的4個數(shù)據(jù)通信端子連接并與該第2外部連接設備之間進行4位并行數(shù)據(jù)的發(fā)送和接收的4個數(shù)據(jù)端子；與笫1和笫2外部連接設備的時鐘接收端子連接并送出上述時鐘信號的時鐘發(fā)送端子；與第1和第2外部連接設備的總線狀態(tài)信號接收端子連接并送出上迷總線狀態(tài)信號的總線狀態(tài)信號發(fā)送端子，上述4個數(shù)據(jù)端子中的某一特定的端子在安裝笫1外部連接設備時，與該第1外部連接設備的數(shù)據(jù)通信端子連接，并與該第1外部連接設備之間進行1位串行數(shù)據(jù)的發(fā)送和接收.
11. 權(quán)利要求9記載的接口裝置，其特征在于上述切換裝置在進行1位串行數(shù)據(jù)的通信時，使設在未使用的3根數(shù)據(jù)通信線上的數(shù)據(jù)輸出驅(qū)動器的輸出端處于開路狀態(tài).
12. 權(quán)利要求9記栽的接口裝置，其特征在于上述切換裝置在開始通信時，進行l(wèi)位串行數(shù)據(jù)的通信，然后，發(fā)送1位串行數(shù)據(jù)的切換命令，從1位串行數(shù)據(jù)通信切換到4位并行數(shù)據(jù)通信。
全文摘要
一種接口裝置，存儲卡(1)具有與主機之間使用4根數(shù)據(jù)通信線進行4位并行數(shù)據(jù)的雙向通信的數(shù)據(jù)端子(DATA0/SDIO、DATA1、DATA2、DATA3)、從主機接收時鐘信號的時鐘端子(SCLK)和從主機接收表示4位并行數(shù)據(jù)的通信線路的狀態(tài)及傳送開始時間的總線狀態(tài)信號的端子(BS)。第1數(shù)據(jù)端子(DATA0/SDIO)作為進行1位串行數(shù)據(jù)通信的存儲卡的數(shù)據(jù)端子使用，保持與該存儲卡的互換性。
文檔編號G06K19/077GK101515263SQ20091012785
公開日2009年8月26日 申請日期2002年6月27日 優(yōu)先權(quán)日2001年7月25日
發(fā)明者坂東秀明 申請人:索尼公司