專利名稱：：一種快速提取sram時序庫的方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及SRAM存儲器的設(shè)計、制造，尤其涉及一種SRAM時序庫的建立方法。
背景技術(shù)：
：高性能的系統(tǒng)芯片對數(shù)據(jù)的存取速度有了更嚴(yán)格的要求，低功耗設(shè)計成為SOC的研究熱點和挑戰(zhàn)。SRAM(靜態(tài)隨機存儲器)憑借其高速的存取時間和低功耗，成為SOC產(chǎn)品的首選。SRAM存儲器一直是從全局靜態(tài)的角度來設(shè)計的，其操作由地址總線上的事件或R/W信號來啟動，不需要額外的時序信號或控制信號，意味著所有的電路(如譯碼器和放大器)都是完全靜態(tài)實現(xiàn)的。著功耗低，接口簡單，速度快的優(yōu)點，讓SRAM設(shè)計成為熱點。對于保證和提升SRAM性能，縮短SRAM的設(shè)計周期有著重要的產(chǎn)業(yè)意義和商業(yè)價值。但現(xiàn)有技術(shù)中SRAM時序庫的提取耗時大，而且對于總線型的信號只提供最大值，一定程度上影響并阻礙了SRAM的設(shè)計和應(yīng)用。
發(fā)明內(nèi)容本發(fā)明提出了一種基于2X2取樣的快速提取SRAM時序庫的方法，在不失準(zhǔn)確性的基礎(chǔ)上極大地簡化了仿真電路的時間，縮短了SRAM存儲器的設(shè)計周期。一種快速提取SRAM時序庫的方法，提取SRAM的時序信息；所述SRAM的時序信息包括SRAM輸入引腳信號上升時的建立時間；SRAM輸入引腳信號上升時的保持時間；SRAM輸入引腳信號下降時的建立時間；SRAM輸入引腳信號下降時的保持時間；SRAM輸出引腳信號上升時的延時；SRAM輸出引腳信號下降時的延時；提取每一種時序信息時，提取該時序信息的兩個變量分別為極限值時所對應(yīng)的四個數(shù)值點；再利用插值法對所述的四個數(shù)值點進(jìn)行填補，得到具有7X7矩陣結(jié)構(gòu)的SRAM時序庫。通過這種方法，可以分別得到共六種具有7X7矩陣結(jié)構(gòu)的SRAM時序庫。以上六種時序信息都與兩個變量有關(guān)，如所述的SRAM輸入引腳信號上升時的建立時間所對應(yīng)的兩個變量分別為輸入信號本身上升時的轉(zhuǎn)換時間、時鐘信號的轉(zhuǎn)換時間。所述的SRAM輸入引腳信號上升時的保持時間的兩個變量分別為輸入信號本身上升時的轉(zhuǎn)換時間、時鐘信號的轉(zhuǎn)換時間。所述的SRAM輸入引腳信號下降時的建立時間的兩個變量分別為輸入信號本身下降時的轉(zhuǎn)換時間、時鐘信號的轉(zhuǎn)換時間。所述的SRAM輸入引腳信號下降時的保持時間的兩個變量分別為輸入信號本身下降時的轉(zhuǎn)換時間、時鐘信號的轉(zhuǎn)換時間。所述的SRAM輸出引腳信號上升時的延時的兩個變量分別為時鐘信號的上升時轉(zhuǎn)換時間以及自身的負(fù)載。所述的SRAM輸出引腳信號下降時的延時的兩個變量分別為時鐘信號的下降時轉(zhuǎn)換時間以及自身的負(fù)載。當(dāng)其中的一個變量不變時，每個信息值在另一個變量上都是單調(diào)的變化。例如當(dāng)信號本身的轉(zhuǎn)換時間不變時，輸入信號的建立和保持時間是隨著時鐘信號的轉(zhuǎn)換時間而單調(diào)變化的，同樣當(dāng)時鐘的轉(zhuǎn)換時間不變時，輸入信號的建立和保持時間也是隨著本身的轉(zhuǎn)換時間而單調(diào)變化的；當(dāng)時鐘信號的轉(zhuǎn)換時間不變時，輸出信號所需的時間是隨著其負(fù)載的大小而單調(diào)變化的，同樣當(dāng)負(fù)載不變時，其值是隨著時鐘信號而單調(diào)變化的。變量的取樣值盡量不要采的太近，為了更好的模擬時序值隨著變量的變化趨勢，變量的取樣值跨度要較大。因此在本發(fā)明提取時序信息的時序庫中的兩個變量分別為極限值時所對應(yīng)的四個數(shù)值點?，F(xiàn)有技術(shù)中，當(dāng)SRAM引腳上的信號是總線型時，最終結(jié)果以總線中的所有信號的時序值的最大為準(zhǔn)如電路的引腳是總線型的地址信號或數(shù)據(jù)信號時，生成的時序庫的最終結(jié)果應(yīng)為總線中所有信號的最大值。本發(fā)明方法由于僅提取每一種SRAM時序庫2X2即四個數(shù)值點，只仿真4次，相比現(xiàn)有技術(shù)仿真49次大大提高了速度。由于現(xiàn)有技術(shù)仿真耗時較大，所以僅僅能夠提供總線信號的最大值，而本發(fā)明方法提取SRAM時序庫的速度較快，可以精確地提供總線信號中每一位信號的具體值，進(jìn)一步精確了時序庫信息?？梢暂^好的應(yīng)用于SRAM應(yīng)用系統(tǒng)的后端設(shè)計。圖1本發(fā)明方法提取SRAM時序庫的示意圖；圖2利用現(xiàn)有技術(shù)提取SRAM時序庫(SRAM輸入引腳信號上升時的建立時間)的曲面圖；圖3本發(fā)明提取SRAM時序庫(SRAM輸入引腳信號上升時的建立時間)的曲面圖；圖4表1和表2的建立時間差值的曲面圖。具體實施例方式本發(fā)明一種快速提取SRAM時序庫的方法，其特征在于，提取SRAM的時序信息，所述SRAM的時序信息包括SRAM輸入引腳信號上升和下降時的建立和保持時間，以及SRAM輸出引腳上升和下降時的延時；提取每一種時序信息時，提取該時序信息的兩個變量分別為極限值時所對應(yīng)的四個數(shù)值點；再利用插值法對所述的四個數(shù)值點進(jìn)行填補，得到具有7X7矩陣結(jié)構(gòu)的SRAM時序庫。本發(fā)明基于2X2取樣的快速提取SRAM時序庫的方法較之傳統(tǒng)提取方法的不同處就是減少了取樣的次數(shù)，在很大程度上減少了仿真的次數(shù)，從而非常明顯的減少了SRAM存儲器電路的設(shè)計周期，縮短SRAM存儲器投入市場的時間。用2X2取樣的方法來提取SRAM時序，是根據(jù)時序信息與其變量之間的特殊關(guān)系而來的。主要的時序信息包含兩部分，一部分是輸入引腳信號上的，即輸入引腳信號上升時的建立時間、保持時間和下降時的建立時間和保持時間；另一部分是輸出引腳信號上的，輸出信號上升和下降時的延時。輸入信號的時序信息與輸入信號本身的轉(zhuǎn)換時間和時鐘信號的轉(zhuǎn)換時間有關(guān)，在任一維變量上的變化，其值都是單調(diào)變化的；輸出信號與其變量(時鐘信號的轉(zhuǎn)換時間和信號本身帶的負(fù)載)的關(guān)系也是如此。由于他們之間存在這種特殊的關(guān)系，故變量采樣的時候可以相對的進(jìn)行簡化，每個變量取兩組數(shù)據(jù)就可以描述出之間的關(guān)系。圖1表示了提取SRAM的時序庫的示意圖，2X2取樣仿真SRAM，通過插值7X7的時序結(jié)果。插值時可采用MATLAB軟件中的插值函數(shù)，也可以采用現(xiàn)有技術(shù)中的其他手段進(jìn)行插值。為了比較時序結(jié)果的區(qū)別，先用HSPICE(synopsys公司的仿真軟件)對一個設(shè)計好的SRAM的地址端信號進(jìn)行仿真，在7組不同的地址信號的轉(zhuǎn)換時間和時鐘信號轉(zhuǎn)換時間，即進(jìn)行49次仿真得到表1的地址信號建立時間表。再利用本發(fā)明的2X2取樣仿真4次后，根據(jù)仿真的結(jié)果，利用插值的方法，得到表2中的7X7的建立時間表，圖2和圖3分別為表1和表2的曲面圖，圖4是最終兩個時序結(jié)果的差值曲面圖，由圖4可以看出最大的差值不超過0.001ns。表1用7X7取樣時仿真一個SRAM地址端建立時間的結(jié)果<table>tableseeoriginaldocumentpage5</column></row><table>表2用2X2取樣仿真同一個SRA地址端建立時間并插值的結(jié)果clock0.0410.0670.0960.1550.3290.6191.0000.0410.41100.41320.41560.42060.43530.45980.49200.0670.41030.41250.41490.41990.43460.45910.49130.0960.40950.41160.41410.41910.43380.45830扁50.1550.40780.41000.41240.41740.43210.45660.48880.3290.40290.40510.40750.41250.42720.45170.48390.6190.39470.39690.39940.40440.41910.44350.4757l扁0.38400.38620.38860.39360.40830.43280.4650權(quán)利要求一種快速提取SRAM時序庫的方法，其特征在于，提取SRAM的時序信息，所述SRAM的時序信息包括SRAM輸入引腳信號上升和下降時的建立時間和保持時間，以及SRAM輸出引腳上升和下降時的延時；提取每一種時序信息時，提取該時序信息的兩個變量分別為極限值時所對應(yīng)的四個數(shù)值點；再利用插值法對所述的四個數(shù)值點進(jìn)行填補，得到具有7×7矩陣結(jié)構(gòu)的SRAM時序庫。2.如權(quán)利要求1所述的的方法，其特征在于，所述的SRAM輸入引腳信號上升時的建立時間所對應(yīng)的兩個變量分別為輸入信號本身上升時的轉(zhuǎn)換時間、時鐘信號的轉(zhuǎn)換時間。3.如權(quán)利要求1所述的的方法，其特征在于，所述的SRAM輸入引腳信號上升時的保持時間的兩個變量分別為輸入信號本身上升時的轉(zhuǎn)換時間、時鐘信號的轉(zhuǎn)換時間。4.如權(quán)利要求1所述的的方法，其特征在于，所述的SRAM輸入引腳信號下降時的建立時間的兩個變量分別為輸入信號本身下降時的轉(zhuǎn)換時間、時鐘信號的轉(zhuǎn)換時間。5.如權(quán)利要求1所述的的方法，其特征在于，所述的SRAM輸入引腳信號下降時的保持時間的兩個變量分別為輸入信號本身下降時的轉(zhuǎn)換時間、時鐘信號的轉(zhuǎn)換時間。6.如權(quán)利要求1所述的的方法，其特征在于，所述的SRAM輸出引腳信號上升時的延時的兩個變量分別為時鐘信號的上升時轉(zhuǎn)換時間以及自身的負(fù)載。7.如權(quán)利要求1所述的的方法，其特征在于，所述的SRAM輸出引腳信號下降時的延時的兩個變量分別為時鐘信號的下降時轉(zhuǎn)換時間以及自身的負(fù)載。全文摘要本發(fā)明公開了一種快速提取SRAM時序庫的方法，提取SRAM的時序信息，所述SRAM的時序信息包括SRAM輸入引腳信號上升和下降時的建立時間和保持時間，以及SRAM輸出引腳上升和下降時的延時；提取每一種時序信息時，提取該時序信息的兩個變量分別為極限值時所對應(yīng)的四個數(shù)值點；再利用插值法對所述的四個數(shù)值點進(jìn)行填補，得到具有7×7矩陣結(jié)構(gòu)的SRAM時序庫。本發(fā)明方法由于僅提取每一種SRAM時序庫2×2即四個數(shù)值點，只仿真4次，相比現(xiàn)有技術(shù)仿真49次大大提高了速度，可以精確地提供總線信號中每一位信號的具體值，進(jìn)一步精確了時序庫信息?？梢暂^好的應(yīng)用于SRAM應(yīng)用系統(tǒng)的后端設(shè)計。文檔編號G06F17/50GK101751496SQ20091015507公開日2010年6月23日申請日期2009年12月16日優(yōu)先權(quán)日2009年12月16日發(fā)明者應(yīng)琦鋼,張培勇,張強,張杰,潘虹,黃雪維申請人:浙江大學(xué)