專利名稱：核心邏輯電路、計(jì)算機(jī)系統(tǒng)及外圍設(shè)備初始化方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種核心邏輯電路及外圍設(shè)備初始化方法，尤指應(yīng)用于計(jì)算機(jī)系統(tǒng)中
的核心邏輯電路及外圍設(shè)備初始化方法。
背景技術(shù)：
在現(xiàn)有技術(shù)手段中，外設(shè)組件互連總線(PeripheralComponent Interconnect bus，以下簡稱PCI bus)是外設(shè)組件連接至計(jì)算機(jī)系統(tǒng)時(shí)常使用的總線，主機(jī)板上通常提 供多個(gè)PCI插槽或接口來讓系統(tǒng)建置者利用，以在計(jì)算機(jī)系統(tǒng)上安裝網(wǎng)絡(luò)卡、音效卡等外 設(shè)組件互連接口的外設(shè)組件附加卡(PCI card)。而為能讓外設(shè)組件附加卡在操作系統(tǒng) (Operation System)尚未被載入前的計(jì)算機(jī)系統(tǒng)中可成功被初始化，外設(shè)組件附加卡的制 造商通常提供相對(duì)應(yīng)的初始化程序碼(initialization code)來存放至一PCI擴(kuò)充只讀存 儲(chǔ)器(PCI Expansion R0M，或稱PCI option匪)中。 而上述PCI擴(kuò)充只讀存儲(chǔ)器一開始是設(shè)置在外設(shè)組件附加卡之上，但是為能節(jié) 省成本，該P(yáng)CI擴(kuò)充只讀存儲(chǔ)器可能被省去而將其中的初始化程序碼(initialization code,也可稱為PCI選擇只讀存儲(chǔ)器程序碼，PCI option ROM code)改存放到計(jì)算機(jī)系統(tǒng)中 用以存放基本輸入輸出系統(tǒng)(BIOS)的只讀存儲(chǔ)器中。于是外設(shè)組件附加卡的制造商必須 先將PCI選擇只讀存儲(chǔ)器程序碼提供給主機(jī)板的制造商，用以與基本輸入輸出系統(tǒng)(BIOS) 一并寫入主機(jī)板上的只讀存儲(chǔ)器，而于進(jìn)行基本輸入輸出系統(tǒng)載入時(shí)， 一并呼叫到該P(yáng)CI 選擇只讀存儲(chǔ)器程序碼以完成外設(shè)組件附加卡的初始化。初始化完成以后，該外設(shè)組件附 加卡即可以在操作系統(tǒng)尚未被載入之前運(yùn)作以實(shí)現(xiàn)一定功能，舉例而言，該外設(shè)組件附加 卡是一PCI網(wǎng)絡(luò)卡(PCI LAN card)，則該P(yáng)CI網(wǎng)絡(luò)卡可以實(shí)現(xiàn)遠(yuǎn)程啟動(dòng)操作系統(tǒng)(remote boot)的功能。 但近年來，許多新的外設(shè)組件接口被發(fā)展出來，例如通用串行總線(USB)、安全數(shù) 字輸入輸出(SDIO)以及通用非同步接收器傳輸總線(UART)等，因此原本以PCI為傳輸接 口的外設(shè)組件，都可能改由新的接口來與計(jì)算機(jī)系統(tǒng)連接。但是新的外設(shè)組件接口的初始 化程序碼皆只能在操作系統(tǒng)被載入時(shí)才會(huì)一并載入，造成此類外設(shè)組件無法在操作系統(tǒng)未 被載入的計(jì)算機(jī)系統(tǒng)上正常運(yùn)作，造成使用者的困擾。而如何改善上述現(xiàn)有技術(shù)手段的缺 失，為發(fā)展本發(fā)明的主要目的。

發(fā)明內(nèi)容
本發(fā)明為一種核心邏輯電路，應(yīng)用于具有基本輸入輸出系統(tǒng)和總線的計(jì)算機(jī)系統(tǒng) 內(nèi)，該核心邏輯電路包括第一總線控制器，電連接至第一外圍設(shè)備；以及第一虛擬總線控 制器，電連接至該總線，該第一虛擬總線控制器具有第一外圍設(shè)備辨識(shí)碼，而當(dāng)該計(jì)算機(jī)系 統(tǒng)配置該總線時(shí)，該計(jì)算機(jī)系統(tǒng)根據(jù)該第一外圍設(shè)備辨識(shí)碼而對(duì)應(yīng)找到該基本輸入輸出系 統(tǒng)中的第一初始化程序碼，進(jìn)而執(zhí)行該第一初始化程序碼而完成該第一外圍設(shè)備的初始 化。
本發(fā)明的另一方面為一種計(jì)算機(jī)系統(tǒng)，其包括基本輸入輸出系統(tǒng)，總線及外圍設(shè)
備，該外圍設(shè)備并不電連接至該總線，該計(jì)算機(jī)系統(tǒng)還包括總線控制器，電連接至該外圍
設(shè)備；以及虛擬總線控制器，電連接至該總線，該虛擬總線控制器具有外圍設(shè)備辨識(shí)碼，而
當(dāng)該計(jì)算機(jī)系統(tǒng)配置該總線時(shí)，該計(jì)算機(jī)系統(tǒng)根據(jù)該外圍設(shè)備辨識(shí)碼而對(duì)應(yīng)找到該基本輸
入輸出系統(tǒng)中的初始化程序碼，進(jìn)而執(zhí)行該初始化程序碼以完成該外圍設(shè)備的初始化。 本發(fā)明的又一方面為一種外圍設(shè)備初始化方法，應(yīng)用于具有基本輸入輸出系統(tǒng)與
總線的計(jì)算機(jī)系統(tǒng)，該計(jì)算機(jī)系統(tǒng)中總線控制器電連接至該計(jì)算機(jī)系統(tǒng)的外圍設(shè)備，該外
圍設(shè)備初始化方法包括下列步驟進(jìn)行基本輸入輸出系統(tǒng)載入程序；根據(jù)該計(jì)算機(jī)系統(tǒng)中
電連接至該總線的虛擬總線控制器中的外圍設(shè)備辨識(shí)碼而對(duì)應(yīng)找到該基本輸入輸出系統(tǒng)
中的初始化程序碼；以及執(zhí)行該初始化程序碼而完成該外圍設(shè)備的初始化。 本發(fā)明可使采用新的接口 (除PCI傳輸接口外的接口 )與計(jì)算機(jī)系統(tǒng)連接的外圍
設(shè)備，在計(jì)算機(jī)系統(tǒng)尚未載入操作系統(tǒng)時(shí)，就完成初始化，以實(shí)現(xiàn)在載入操作系統(tǒng)之前即能
正常運(yùn)作。在無須改動(dòng)硬件架構(gòu)的前提下，大大增強(qiáng)了外圍設(shè)備的功能。


圖la是本發(fā)明為改善現(xiàn)有手段缺失所發(fā)展出來的一計(jì)算機(jī)系統(tǒng)較佳實(shí)施例的功 能模塊示意圖。 圖lb是本發(fā)明基本輸入輸出系統(tǒng)程序碼中關(guān)于第一初始化程序碼與第二初始化 程序碼的格式示意圖。 圖2是本發(fā)明所發(fā)展出來可運(yùn)用在上述外圍設(shè)備的初始化方法的流程圖。 附圖中符號(hào)的簡單說明如下 計(jì)算機(jī)系統(tǒng)l 中央處理單元IO 核心邏輯電路ll 基本輸入輸出系統(tǒng)程序碼120 只讀存儲(chǔ)器12 北橋芯片lll 南橋芯片112 第一通用串行總線控制器1121 第二通用串行總線控制器1122 第一外圍設(shè)備191 第二外圍設(shè)備192 外設(shè)組件互連總線18 第一虛擬外設(shè)組件互連總線控制器181 第二虛擬外設(shè)組件互連總線控制器182 暫存器組1810、1820 第一初始化程序碼1201 第二初始化程序碼1202 第一表頭12010
第一 PCI擴(kuò)充只讀存儲(chǔ)器程序碼12011 第二表頭12020 第二 PCI擴(kuò)充只讀存儲(chǔ)器程序碼12021 步驟21 27。
具體實(shí)施例方式
請(qǐng)參見圖la，其是本發(fā)明為改善現(xiàn)有手段缺失所發(fā)展出來的一計(jì)算機(jī)系統(tǒng)較佳實(shí) 施例的功能模塊示意圖，其中該計(jì)算機(jī)系統(tǒng)1主要包括有中央處理單元10、核心邏輯電路 11以及儲(chǔ)存有基本輸入輸出系統(tǒng)程序碼120的只讀存儲(chǔ)器12，而該核心邏輯電路11通常 由一北橋芯片111與一南橋芯片112所構(gòu)成，而該南橋芯片112上設(shè)置有一第一通用串行 總線控制器(USBcontroller)1121與一第二通用串行總線控制器(USBcontroller) 1122， 其上分別連接有一第一外圍設(shè)備191與一第二外圍設(shè)備192。這里第一通用串行總線控制 器1121和第二通用串行總線控制器1122只是舉例說明，第一外圍設(shè)備191和第二外圍設(shè) 備192還可以是其它傳輸接口的外圍設(shè)備，例如安全數(shù)字輸入輸出(SDIO)總線或通用非同 步接收器傳輸總線(UART)等，且第一通用串行總線控制器1121與第二通用串行總線控制 器1122還可以是不同的傳輸接口，這里的通用串行總線(USB)只是舉例說明，但并不限于 此。 由于在現(xiàn)有技術(shù)中通用串行總線只能在操作系統(tǒng)被載入后的計(jì)算機(jī)系統(tǒng)上才能 完成初始化，因此使用通用串行總線接口作為連接接口的第一外圍設(shè)備191與第二外圍設(shè) 備192在操作系統(tǒng)載入前將無法正常運(yùn)作。而為能改善此等缺失，本發(fā)明于核心邏輯電路 11中(本例是于南橋芯片112中，當(dāng)然也可以是北橋芯片111中)增設(shè)有連接至外設(shè)組件 互連總線(PCI bus)18的多個(gè)虛擬外設(shè)組件互連總線控制器(PCI bus controller)，本例 中列出兩個(gè)，分別是第一虛擬外設(shè)組件互連總線控制器181與第二虛擬外設(shè)組件互連總線 控制器182。而這些虛擬外設(shè)組件互連總線控制器并不需要有實(shí)際的控制器電路結(jié)構(gòu)，只 需要設(shè)有可供讀寫的暫存器組1810U820即可，而這些暫存器組可被寫入代表第一外圍設(shè) 備191與第二外圍設(shè)備192的辨識(shí)碼，例如廠商辨識(shí)碼(Vendor ID)和元件辨識(shí)碼(device ID)以及類別代碼(class code)等，并將相對(duì)應(yīng)第一外圍設(shè)備191與第二外圍設(shè)備192的 第一初始化程序碼1201與第二初始化程序碼1202放入基本輸入輸出系統(tǒng)程序碼120之 中。在本發(fā)明一實(shí)施例中，第一虛擬外設(shè)組件互連總線控制器181和第二虛擬外設(shè)組件互 連總線控制器182中的暫存器組1810、1820位于虛擬外設(shè)組件互連總線控制器中的可配 置空間的表頭(configuration space header)內(nèi)，暫存器組1810、 1820可在后門(back door)被設(shè)置為可寫入。 如圖lb所示，其是本發(fā)明基本輸入輸出系統(tǒng)程序碼120中關(guān)于第一初始化程序碼 1201與第二初始化程序碼1202的格式，其中第一初始化程序碼1201由一第一表頭12010 與第一PCI擴(kuò)充只讀存儲(chǔ)器程序碼(PCI option ROM code) 12011來組成，第二初始化程序 碼1202由一第二表頭12020與第二PCI擴(kuò)充只讀存儲(chǔ)器程序碼12021來組成，其中第一表 頭12010與第二表頭12020的內(nèi)容將與暫存器組1810U820內(nèi)寫入的辨識(shí)碼相對(duì)應(yīng)。在本 發(fā)明的一實(shí)施方式中，該第一初始化程序碼1201與該第二初始化程序碼1202由第一外圍 設(shè)備191與第二外圍設(shè)備192的制造商提供，其中第一表頭12010與第二表頭12020的內(nèi)容包括代表第一外圍設(shè)備191與第二外圍設(shè)備192的辨識(shí)碼，例如廠商辨識(shí)碼(Vendor ID) 和元件辨識(shí)碼(device ID)以及類別代碼(classcode)等。因此將外圍設(shè)備制造商提供的 這些辨識(shí)碼分別寫入第一虛擬外設(shè)組件互連總線控制器181中的暫存器組1810與第二虛 擬外設(shè)組件互連總線控制器182中的暫存器組1820中，使暫存器組1810U820的內(nèi)容分別 與第一表頭12010與第二表頭12020的內(nèi)容相對(duì)應(yīng)。 而由于當(dāng)計(jì)算機(jī)系統(tǒng)開始執(zhí)行上電自檢程序(POST)后會(huì)載入基本輸入輸出系統(tǒng) 程序碼120，基本輸入輸出系統(tǒng)會(huì)依照外設(shè)組件互連總線配置(PCI bus Configuration) 的規(guī)格，逐一掃描外設(shè)組件互連總線(PCI bus)上連接的外圍設(shè)備，并根據(jù)外圍設(shè)備的辨 識(shí)碼，在基本輸入輸出系統(tǒng)程序碼120中找到相對(duì)應(yīng)的初始化程序碼來完成這些外圍設(shè)備 的初始化。因此，請(qǐng)參見圖2，其是本發(fā)明所發(fā)展出來可運(yùn)用在上述外圍設(shè)備的初始化方法 的流程圖，首先，當(dāng)載入基本輸入輸出系統(tǒng)(步驟21)時(shí)，便會(huì)順便執(zhí)行外設(shè)組件互連總線 配置(PCI bus Configuration)程序，用來進(jìn)行總線的配置(步驟22)，借此判斷是否在外 設(shè)組件互連總線(PCI bus)上掃描到任何外設(shè)組件互連總線控制器(PCI buscontroller) 的辨識(shí)碼(步驟23)，若無，則直接完成基本輸入輸出系統(tǒng)的載入(步驟24)，并進(jìn)入到操作 系統(tǒng)的載入(步驟25)，而若是掃描到有外設(shè)組件互連總線控制器(PCI bus controller) 的一辨識(shí)碼時(shí)，便可以在基本輸入輸出系統(tǒng)程序碼中找到相對(duì)應(yīng)該辨識(shí)碼的初始化程序 碼，舉例而言，可掃描該基本輸入輸出系統(tǒng)，檢查該基本輸入輸出系統(tǒng)中的初始化程序碼 (例如圖la中的第一初始化程序碼1201和第二初始化程序碼1202)是否包括該辨識(shí)碼， 如果是則將該初始化程序碼與該虛擬外設(shè)組件互連總線控制器對(duì)應(yīng)起來(步驟26)，進(jìn)而 執(zhí)行該初始化程序碼以成功地對(duì)對(duì)應(yīng)該初始化程序碼的辨識(shí)碼但連接至其它總線上的外 圍設(shè)備(例如圖la中的第一外圍設(shè)備191)進(jìn)行初始化(步驟27)，使其在操作系統(tǒng)載入 前便可正常運(yùn)作。舉例而言，由于圖la中的第一虛擬外設(shè)組件互連總線控制器(PCI bus controller) 181掛在外設(shè)組件互連總線(PCI bus) 18上，因此第一虛擬外設(shè)組件互連總線 控制器181會(huì)在步驟22和23的外設(shè)組件互連總線配置(PCIbus Configuration)程序執(zhí) 行時(shí)被掃描到；執(zhí)行步驟26時(shí)，在基本輸入輸出系統(tǒng)中檢查到第一虛擬外設(shè)組件互連總線 控制器181的暫存器組1810中的辨識(shí)碼與第一初始化程序碼1201的第一表頭12010中 的辨識(shí)碼相等，則執(zhí)行步驟27，執(zhí)行該第一初始化程序碼1201以對(duì)第一外圍設(shè)備191進(jìn)行 初始化。同理，第二虛擬外設(shè)組件互連總線控制器182也會(huì)在外設(shè)組件互連總線配置(PCI bus Configuration)程序執(zhí)行時(shí)被掃描到，則執(zhí)行與之辨識(shí)碼對(duì)應(yīng)的該第二初始化程序碼 1202以對(duì)第二外圍設(shè)備192進(jìn)行初始化。 由上述說明可知，本發(fā)明僅需在核心邏輯電路11中增設(shè)暫存器組，進(jìn)而寫入廠商 辨識(shí)碼(Vendor ID)和元件辨識(shí)碼(deviceID)以及類別代碼(class code)等辨識(shí)碼，實(shí) 作上可生成一外設(shè)組件互連函式(PCI function)作為虛擬外設(shè)組件互連總線控制器，用以 模擬連接至其它總線上的第一外圍設(shè)備191或第二外圍設(shè)備192，由于虛擬外設(shè)組件互連 總線控制器可在外設(shè)組件互連總線配置(PCI bus Configuration)程序執(zhí)行時(shí)被掃描到， 如此便可辨認(rèn)出系統(tǒng)上連接有第一外圍設(shè)備191或第二外圍設(shè)備192，進(jìn)而讓第一外圍設(shè) 備191或第二外圍設(shè)備192成功被初始化，而這些虛擬外設(shè)組件互連總線控制器中的暫存 器組平時(shí)是預(yù)設(shè)成只讀(read-only)，但是通過一后門暫存器(back door register)的設(shè) 定，例如由O改寫入l，而讓使這些暫存器組轉(zhuǎn)變?yōu)榭蓪懭?write)，進(jìn)而可以讓工程師來配置這些暫存器組的內(nèi)容。 再舉例說明，原本以外設(shè)組件互連總線為傳輸接口的一網(wǎng)絡(luò)卡，即使為節(jié)省接腳 而改用通用串行總線為傳輸接口 ，根據(jù)本發(fā)明的技術(shù)手段，制造商僅需在核心邏輯電路11 中，于外設(shè)組件互連總線18上增設(shè)一個(gè)相對(duì)應(yīng)于該網(wǎng)絡(luò)卡的一虛擬外設(shè)組件互連總線控 制器(PCI bus controller)，其中具有寫入代表該網(wǎng)絡(luò)卡辨識(shí)碼的暫存器即可。如此一來， 通過本發(fā)明的技術(shù)手段，主機(jī)板制造商在不需大幅更動(dòng)設(shè)計(jì)的情況下，便可在操作系統(tǒng)載 入前，讓網(wǎng)絡(luò)卡等外圍設(shè)備可正常運(yùn)作，進(jìn)而有效改善現(xiàn)有手段的缺失。本發(fā)明的技術(shù)手段 并不限制外圍設(shè)備的個(gè)數(shù)。如果有多個(gè)外圍設(shè)備需要在進(jìn)入操作系統(tǒng)前完成初始化，即需 要選擇只讀存儲(chǔ)器程序碼(option ROM code)功能，那么僅需要提供多個(gè)虛擬外設(shè)組件互 連總線控制器就可以達(dá)到其功能。 而除了通用串行總線之外，改用其他外設(shè)組件接口，例如安全數(shù)字輸入輸出 (SDI0)總線或通用非同步接收器傳輸總線(UART)等的外設(shè)組件也可使用本發(fā)明手段來完 成初始化，而外圍設(shè)備可以是網(wǎng)絡(luò)卡、音效卡等各類外設(shè)組件。因此本發(fā)明可有效改善上述 現(xiàn)有技術(shù)手段的缺失，達(dá)成發(fā)展本發(fā)明的主要目的。然任何熟悉本項(xiàng)技術(shù)的人員，在不脫離 本發(fā)明的精神和范圍內(nèi)，可在此基礎(chǔ)上做進(jìn)一步的改進(jìn)和變化，本發(fā)明的保護(hù)范圍當(dāng)以本 申請(qǐng)的權(quán)利要求書所界定的范圍為準(zhǔn)。
權(quán)利要求
一種核心邏輯電路，其特征在于，應(yīng)用于具有一基本輸入輸出系統(tǒng)和一總線的一計(jì)算機(jī)系統(tǒng)內(nèi)，該核心邏輯電路包括一第一總線控制器，電連接至一第一外圍設(shè)備；以及一第一虛擬總線控制器，電連接至該總線，該第一虛擬總線控制器具有一第一外圍設(shè)備辨識(shí)碼，而當(dāng)該計(jì)算機(jī)系統(tǒng)配置該總線時(shí)，該計(jì)算機(jī)系統(tǒng)根據(jù)該第一外圍設(shè)備辨識(shí)碼而對(duì)應(yīng)找到該基本輸入輸出系統(tǒng)中的一第一初始化程序碼，進(jìn)而執(zhí)行該第一初始化程序碼而完成該第一外圍設(shè)備的初始化。
2. 根據(jù)權(quán)利要求1所述的核心邏輯電路，其特征在于，該總線的傳輸接口規(guī)格為外設(shè) 組件互連總線規(guī)格，該第一總線控制器與該總線是不同的傳輸接口規(guī)格。
3. 根據(jù)權(quán)利要求1所述的核心邏輯電路，其特征在于，該第一總線控制器可為一通用 串行總線控制器、一安全數(shù)字輸入輸出總線控制器或一通用非同步接收器傳輸總線控制 器。
4. 根據(jù)權(quán)利要求1所述的核心邏輯電路，其特征在于，該第一虛擬總線控制器為包括 有一暫存器組的一虛擬外設(shè)組件互連總線控制器，該暫存器組儲(chǔ)存該第一外圍設(shè)備辨識(shí) 碼，其中該第一外圍設(shè)備辨識(shí)碼包括代表該第一外圍設(shè)備的一廠商辨識(shí)碼、一元件辨識(shí)碼 以及一類別代碼。
5. 根據(jù)權(quán)利要求4所述的核心邏輯電路，其特征在于，該基本輸入輸出系統(tǒng)中的該第 一初始化程序碼包括一第一表頭，該第一表頭包括該第一外圍設(shè)備辨識(shí)碼；以及 對(duì)應(yīng)該第一外圍設(shè)備的一第一擴(kuò)充只讀存儲(chǔ)器程序碼。
6. 根據(jù)權(quán)利要求4所述的核心邏輯電路，其特征在于，該暫存器組平時(shí)預(yù)設(shè)成只讀，而通過一后門暫存器的設(shè)定，可使該暫存器組轉(zhuǎn)變?yōu)榭蓪懭搿?br> 7. 根據(jù)權(quán)利要求1所述的核心邏輯電路，其特征在于，還包括 一第二總線控制器，電連接至一第二外圍設(shè)備；以及一第二虛擬總線控制器，電連接至該總線，該第二虛擬總線控制器具有一第二外圍設(shè) 備辨識(shí)碼，而當(dāng)該計(jì)算機(jī)系統(tǒng)配置該總線時(shí)，該計(jì)算機(jī)系統(tǒng)根據(jù)該第二外圍設(shè)備辨識(shí)碼而 對(duì)應(yīng)找到該基本輸入輸出系統(tǒng)中的一第二初始化程序碼，進(jìn)而執(zhí)行該第二初始化程序碼以 完成該第二外圍設(shè)備的初始化。
8. —種計(jì)算機(jī)系統(tǒng)，其特征在于，包括一基本輸入輸出系統(tǒng)，一總線及一外圍設(shè)備，該 外圍設(shè)備并不電連接至該總線，該計(jì)算機(jī)系統(tǒng)還包括一總線控制器，電連接至該外圍設(shè)備；以及一虛擬總線控制器，電連接至該總線，該虛擬總線控制器具有一外圍設(shè)備辨識(shí)碼，而當(dāng) 該計(jì)算機(jī)系統(tǒng)配置該總線時(shí)，該計(jì)算機(jī)系統(tǒng)根據(jù)該外圍設(shè)備辨識(shí)碼而對(duì)應(yīng)找到該基本輸入 輸出系統(tǒng)中的一初始化程序碼，進(jìn)而執(zhí)行該初始化程序碼以完成該外圍設(shè)備的初始化。
9. 根據(jù)權(quán)利要求8所述的計(jì)算機(jī)系統(tǒng)，其特征在于，該總線控制器與該總線是不同的 傳輸接口規(guī)格。
10. —種外圍設(shè)備初始化方法，其特征在于，應(yīng)用于具有一基本輸入輸出系統(tǒng)與一總線 的一計(jì)算機(jī)系統(tǒng)，該計(jì)算機(jī)系統(tǒng)中一總線控制器電連接至該計(jì)算機(jī)系統(tǒng)的一外圍設(shè)備，該 外圍設(shè)備初始化方法包括下列步驟進(jìn)行一基本輸入輸出系統(tǒng)載入程序；根據(jù)該計(jì)算機(jī)系統(tǒng)中電連接至該總線的一虛擬總線控制器中的一外圍設(shè)備辨識(shí)碼而 對(duì)應(yīng)找到該基本輸入輸出系統(tǒng)中的一初始化程序碼；以及 執(zhí)行該初始化程序碼而完成該外圍設(shè)備的初始化。
11. 根據(jù)權(quán)利要求io所述的外圍設(shè)備初始化方法，其特征在于，該總線的傳輸接口規(guī)格為外設(shè)組件互連總線規(guī)格，該總線控制器與該總線是不同的傳輸接口規(guī)格。
12. 根據(jù)權(quán)利要求IO所述的外圍設(shè)備初始化方法，其特征在于，還包括進(jìn)行一總線配 置程序來在該總線上掃描出該外圍設(shè)備辨識(shí)碼。
13. 根據(jù)權(quán)利要求10所述的外圍設(shè)備初始化方法，其特征在于，對(duì)應(yīng)找到該基本輸入 輸出系統(tǒng)中的該初始化程序碼的步驟還包括掃描該基本輸入輸出系統(tǒng)；以及檢查該初始化程序碼的一表頭中是否包括該外圍設(shè)備辨識(shí)碼。
全文摘要
本發(fā)明提供一種核心邏輯電路、計(jì)算機(jī)系統(tǒng)及外圍設(shè)備初始化方法，該核心邏輯電路應(yīng)用于具有基本輸入輸出系統(tǒng)和總線的計(jì)算機(jī)系統(tǒng)內(nèi)，該核心邏輯電路包括第一總線控制器，電連接至第一外圍設(shè)備；以及第一虛擬總線控制器，電連接至該總線，該第一虛擬總線控制器具有第一外圍設(shè)備辨識(shí)碼，而當(dāng)該計(jì)算機(jī)系統(tǒng)配置該總線時(shí)，該計(jì)算機(jī)系統(tǒng)根據(jù)該第一外圍設(shè)備辨識(shí)碼而對(duì)應(yīng)找到該基本輸入輸出系統(tǒng)中的第一初始化程序碼，進(jìn)而執(zhí)行該第一初始化程序碼而完成該第一外圍設(shè)備的初始化。本發(fā)明可使采用新的接口(除PCI傳輸接口外的接口)與計(jì)算機(jī)系統(tǒng)連接的外圍設(shè)備，在計(jì)算機(jī)系統(tǒng)尚未載入操作系統(tǒng)時(shí)，就完成初始化，以實(shí)現(xiàn)在載入操作系統(tǒng)之前即能正常運(yùn)作。
文檔編號(hào)G06F13/10GK101699415SQ20091020992
公開日2010年4月28日 申請(qǐng)日期2009年10月29日 優(yōu)先權(quán)日2009年10月29日
發(fā)明者卓曄, 林莉鳳, 黃宗慶 申請(qǐng)人:威盛電子股份有限公司