專利名稱：固態(tài)存儲(chǔ)器裝置中的模擬讀取與寫(xiě)入路徑的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體來(lái)說(shuō)涉及半導(dǎo)體存儲(chǔ)器，且更特定來(lái)說(shuō)，在一個(gè)或一個(gè)以上實(shí)施例中 涉及非易失性存儲(chǔ)器裝置。
背景技術(shù)：
電子裝置通常具有某種類型的對(duì)其可用的大容量存儲(chǔ)裝置。常見(jiàn)的實(shí)例是硬盤(pán)驅(qū) 動(dòng)器(HDD)。HDD能夠以相對(duì)低成本進(jìn)行大量存儲(chǔ)，其中當(dāng)前消費(fèi)類HDD可具有超過(guò)一個(gè)太 字節(jié)的容量。HDD通常在旋轉(zhuǎn)磁性媒體或唱片上存儲(chǔ)數(shù)據(jù)。數(shù)據(jù)通常存儲(chǔ)為唱片上的磁通量反 轉(zhuǎn)的模式。為將數(shù)據(jù)寫(xiě)入到典型HDD，使唱片以高速旋轉(zhuǎn)，同時(shí)浮動(dòng)于所述唱片上面的寫(xiě)入 頭產(chǎn)生一連串磁性脈沖以將唱片上的磁性粒子對(duì)準(zhǔn)來(lái)表示所述數(shù)據(jù)。為從典型HDD讀取數(shù) 據(jù)，在磁阻讀取頭浮動(dòng)于以高速旋轉(zhuǎn)的唱片上面時(shí)，所述磁阻讀取頭中感應(yīng)出電阻改變。實(shí) 際上，所得數(shù)據(jù)信號(hào)是模擬信號(hào)，其波峰及波谷是數(shù)據(jù)模式的磁通量反轉(zhuǎn)的結(jié)果。接著使用 稱為部分響應(yīng)最大似然(PRML)的數(shù)字信號(hào)處理技術(shù)來(lái)對(duì)模擬數(shù)據(jù)信號(hào)進(jìn)行取樣以確定負(fù) 責(zé)產(chǎn)生數(shù)據(jù)信號(hào)的可能數(shù)據(jù)模式。HDD因其機(jī)械本質(zhì)而具有某些缺點(diǎn)。HDD因沖擊、振動(dòng)或強(qiáng)磁場(chǎng)而易發(fā)生損壞或過(guò) 度讀取/寫(xiě)入錯(cuò)誤。另外，其為便攜式電子裝置中功率的相對(duì)大用戶。大容量存儲(chǔ)裝置的另一實(shí)例是固態(tài)驅(qū)動(dòng)器(SSD)。SSD利用半導(dǎo)體存儲(chǔ)器裝置來(lái) 存儲(chǔ)其數(shù)據(jù)而不是將數(shù)據(jù)存儲(chǔ)于旋轉(zhuǎn)媒體上，但其包含使其在其主機(jī)系統(tǒng)看來(lái)為典型HDD 的接口及形狀因子。SSD的存儲(chǔ)器裝置通常為非易失性快閃儲(chǔ)器裝置。快閃儲(chǔ)器裝置已發(fā)展成為用于廣泛的電子應(yīng)用的非易失性存儲(chǔ)器的普遍來(lái)源?？?閃儲(chǔ)器裝置通常使用允許高存儲(chǔ)器密度、高可靠性及低功率消耗的單晶體管存儲(chǔ)器單元。 所述單元的閾值電壓的改變通過(guò)電荷存儲(chǔ)或陷獲層或其它物理現(xiàn)象的編程來(lái)確定每一單 元的數(shù)據(jù)值?？扉W儲(chǔ)器及其它非易失性存儲(chǔ)器的常見(jiàn)用途包含個(gè)人計(jì)算機(jī)、個(gè)人數(shù)字助理 (PDA)、數(shù)碼相機(jī)、數(shù)字媒體播放器、數(shù)字記錄器、游戲、電器、車(chē)輛、無(wú)線裝置、移動(dòng)電話及可 裝卸存儲(chǔ)器模塊，且非易失性存儲(chǔ)器的用途繼續(xù)擴(kuò)展。不同于HDD，SSD的操作通常因其固態(tài)性質(zhì)而不易經(jīng)受振動(dòng)、沖擊或磁場(chǎng)干預(yù)的影 響。類似地，SSD因無(wú)移動(dòng)部件而具有比HDD低的功率需求。然而，與同一形狀因子的HDD 相比，SSD當(dāng)前具有低得多的存儲(chǔ)容量及明顯較高的每位成本。出于上述原因，且由于所屬領(lǐng)域的技術(shù)人員在閱讀及理解本說(shuō)明書(shū)之后將明了的 其它原因，此項(xiàng)技術(shù)中需要替代的大容量存儲(chǔ)選擇。


圖1是根據(jù)本發(fā)明的實(shí)施例的存儲(chǔ)器裝置的簡(jiǎn)化框圖。圖2是可存在于圖1的存儲(chǔ)器裝置中的實(shí)例性NAND存儲(chǔ)器陣列的一部分的示意 圖。
圖3是根據(jù)本發(fā)明的一個(gè)實(shí)施例的固態(tài)大量存儲(chǔ)系統(tǒng)的示意性框圖。圖4是根據(jù)本發(fā)明的實(shí)施例概念性地顯示可通過(guò)讀取/寫(xiě)入通道而從存儲(chǔ)器裝置 接收的數(shù)據(jù)信號(hào)的波形的描繪。圖5是根據(jù)本發(fā)明的實(shí)施例的電子系統(tǒng)的示意性框圖。圖6是根據(jù)圖3的大容量存儲(chǔ)系統(tǒng)的存儲(chǔ)器裝置的一個(gè)實(shí)施例的框圖，其具有用 于讀取及寫(xiě)入模擬電壓電平的輸入/輸出接口。圖7是根據(jù)圖6的存儲(chǔ)器裝置的模擬I/O數(shù)據(jù)路徑的一個(gè)實(shí)施例的框圖。圖8是根據(jù)圖6的存儲(chǔ)器裝置的數(shù)據(jù)高速緩沖存儲(chǔ)器電路的一個(gè)實(shí)施例的框圖。圖9是用于編程圖6的具有模擬數(shù)據(jù)路徑的存儲(chǔ)器裝置的方法的一個(gè)實(shí)施例的流 程圖。
具體實(shí)施例方式在以下對(duì)本實(shí)施例的詳細(xì)說(shuō)明中，參考形成本發(fā)明一部分且其中以圖解說(shuō)明方式 顯示可在其中實(shí)踐實(shí)施例的具體實(shí)施例的附圖。充分詳細(xì)地描述這些實(shí)施例以使所屬領(lǐng)域 的技術(shù)人員能夠?qū)嵺`本發(fā)明，但應(yīng)理解，可利用其它實(shí)施例，且可做出過(guò)程、電或機(jī)械改變 而不背離本發(fā)明的范圍。因此，不可將以下詳細(xì)說(shuō)明視為具限定性意義。傳統(tǒng)固態(tài)存儲(chǔ)器裝置以二進(jìn)制信號(hào)形式傳遞數(shù)據(jù)。通常，接地電位表示數(shù)據(jù)位的 第一邏輯電平(例如，數(shù)據(jù)值“0”)，而電源電位表示數(shù)據(jù)位的第二邏輯電平(例如，數(shù)據(jù)值 “1”)?？山o多級(jí)單元(MLC)指派(舉例來(lái)說(shuō))每一范圍200mV的四個(gè)不同閾值電壓(Vt) 范圍，其中每一范圍對(duì)應(yīng)于不同的數(shù)據(jù)狀態(tài)，借此表示四個(gè)數(shù)據(jù)值或位模式。通常，每一范 圍之間具有0. 2V到0. 4V的靜區(qū)或容限以防止Vt分布發(fā)生重疊。如果單元的Vt處于第一 范圍內(nèi)，那么可認(rèn)為所述單元存儲(chǔ)邏輯11狀態(tài)且通常將此視為所述單元的已擦除狀態(tài)。如 果Vt處于第二范圍內(nèi)，那么可認(rèn)為所述單元存儲(chǔ)邏輯10狀態(tài)。如果Vt處于第三范圍內(nèi)，那 么可認(rèn)為所述單元存儲(chǔ)邏輯00狀態(tài)。且如果Vt處于第四范圍內(nèi)，那么可認(rèn)為所述單元存 儲(chǔ)邏輯01狀態(tài)。當(dāng)編程如上文所描述的傳統(tǒng)MLC裝置時(shí)，通常首先將若干個(gè)單元作為一塊而擦除 以對(duì)應(yīng)于所述已擦除狀態(tài)。在擦除單元塊之后，如果必要，那么首先編程每一單元的最低有 效位(LSB)。舉例來(lái)說(shuō)，如果LSB為1，那么不必進(jìn)行編程，但如果LSB為0，那么將目標(biāo)存 儲(chǔ)器單元的Vt從對(duì)應(yīng)于所述11邏輯狀態(tài)的Vt范圍移動(dòng)到對(duì)應(yīng)于所述10邏輯狀態(tài)的Vt范 圍。在編程所述LSB之后，以類似方式編程每一單元的最高有效位(MSB)，從而在必要時(shí)使 Vt移位。當(dāng)讀取傳統(tǒng)存儲(chǔ)器裝置的MLC時(shí)，一個(gè)或一個(gè)以上讀取操作大體確定單元電壓的 Vt落入所述范圍中的哪一者中。舉例來(lái)說(shuō)，第一讀取操作可確定目標(biāo)存儲(chǔ)器單元的Vt指示 MSB是1還是0，而第二讀取操作可確定所述目標(biāo)存儲(chǔ)器單元的Vt指示LSB是1還是0。然 而，在每一情況下，從目標(biāo)存儲(chǔ)器單元的讀取操作均返回單個(gè)位，而不管每一單元上存儲(chǔ)有 多少位。當(dāng)在每一 MLC上存儲(chǔ)更多位時(shí)，此多編程及讀取操作問(wèn)題變得愈加棘手。由于每 一此編程或讀取操作均為二進(jìn)制操作，即，每一操作均針對(duì)每單元編程或返回單個(gè)信息位， 從而在每一 MLC上存儲(chǔ)更多位可導(dǎo)致較長(zhǎng)的操作時(shí)間。說(shuō)明性實(shí)施例的存儲(chǔ)器裝置將數(shù)據(jù)作為Vt范圍存儲(chǔ)在存儲(chǔ)器單元上。然而，與傳 統(tǒng)存儲(chǔ)器裝置相比，編程及讀取操作能夠不將數(shù)據(jù)信號(hào)用作MLC數(shù)據(jù)值的離散位，而是用
5作MLC數(shù)據(jù)值的完全表示，例如其完整位模式。舉例來(lái)說(shuō)，在兩位MLC裝置中，可編程目標(biāo) 閾值電壓來(lái)表示那兩個(gè)位的位模式，而不是編程單元的LSB且隨后編程所述單元的MSB。也 就是說(shuō)，將向存儲(chǔ)器單元施加一連串編程及檢驗(yàn)操作直到所述存儲(chǔ)器單元獲得其目標(biāo)閾值 電壓為止，而不是編程到第一位的第一閾值電壓、移位到第二位的第二閾值電壓等。類似 地，可將單元的閾值電壓作為表示所述單元的完整數(shù)據(jù)值或位模式的單個(gè)信號(hào)來(lái)確定及傳 遞，而不是利用多次讀取操作來(lái)確定所述單元上所存儲(chǔ)的每一位。各個(gè)實(shí)施例的存儲(chǔ)器裝 置不像傳統(tǒng)存儲(chǔ)器裝置那樣僅僅注意存儲(chǔ)器單元的閾值電壓處于某一標(biāo)稱閾值電壓以上 還是以下。而是，產(chǎn)生表示所述存儲(chǔ)器單元跨越可能的連續(xù)閾值電壓范圍的實(shí)際閾值電壓 的電壓信號(hào)。當(dāng)每單元位計(jì)數(shù)增加時(shí)，此方法的優(yōu)點(diǎn)變得更為明顯。舉例來(lái)說(shuō)，如果所述存 儲(chǔ)器單元將存儲(chǔ)八個(gè)信息位，那么單個(gè)讀取操作將會(huì)返回表示八個(gè)信息位的單個(gè)模擬數(shù)據(jù) 信號(hào)。圖1是根據(jù)本發(fā)明的實(shí)施例的存儲(chǔ)器裝置101的簡(jiǎn)化框圖。存儲(chǔ)器裝置101包含 布置為行與列的存儲(chǔ)器單元104陣列。盡管將主要參照NAND存儲(chǔ)器陣列來(lái)描述各個(gè)實(shí)施 例，但各個(gè)實(shí)施例并不限于存儲(chǔ)器陣列104的特定架構(gòu)。適合于本實(shí)施例的其它陣列架構(gòu) 的一些實(shí)例包含NOR陣列、AND陣列及虛擬接地陣列。然而，一般來(lái)說(shuō)，本文所描述的實(shí)施 例可適于準(zhǔn)許產(chǎn)生指示每一存儲(chǔ)器單元的閾值電壓的數(shù)據(jù)信號(hào)的任何陣列架構(gòu)。提供行解碼電路108及列解碼電路110以解碼提供到存儲(chǔ)器裝置101的地址信 號(hào)。接收并解碼地址信號(hào)以存取存儲(chǔ)器陣列104。存儲(chǔ)器裝置101還包含輸入/輸出(I/ 0)控制電路112，以管理命令、地址及數(shù)據(jù)到存儲(chǔ)器裝置101的輸入以及數(shù)據(jù)及狀態(tài)信息從 存儲(chǔ)器裝置101的輸出。地址寄存器114耦合于I/O控制電路112與行解碼電路108及列 解碼電路110之間，以在解碼之前鎖存地址信號(hào)。命令寄存器124耦合于I/O控制電路112 與控制邏輯116之間以鎖存?zhèn)魅朊睢？刂七壿?16響應(yīng)于所述命令而控制對(duì)存儲(chǔ)器陣列 104的存取，并為外部處理器130產(chǎn)生狀態(tài)信息?？刂七壿?16耦合到行解碼電路108及列 解碼電路110以響應(yīng)于所述地址而控制行解碼電路108及列解碼電路110?？刂七壿?16還耦合到取樣與保持電路118。取樣與保持電路118鎖存呈模擬電 壓電平形式的傳入或傳出數(shù)據(jù)。舉例來(lái)說(shuō)，所述取樣與保持電路可含有用于對(duì)表示待寫(xiě)入 到存儲(chǔ)器單元的數(shù)據(jù)的傳入電壓信號(hào)或指示從存儲(chǔ)器單元感測(cè)的閾值電壓的傳出電壓信 號(hào)進(jìn)行取樣的電容器或其它模擬存儲(chǔ)裝置。取樣與保持電路118可進(jìn)一步實(shí)現(xiàn)對(duì)經(jīng)取樣電 壓的放大及/或緩沖以向外部裝置提供更強(qiáng)的數(shù)據(jù)信號(hào)。對(duì)模擬電壓信號(hào)的處置可采取類似于CMOS成像器技術(shù)領(lǐng)域中眾所周知的方法的 方法，其中在所述成像器的像素處響應(yīng)于入射光照而產(chǎn)生的電荷電平存儲(chǔ)于電容器上。接 著使用具有參考電容器的差分放大器將這些電荷電平轉(zhuǎn)換為電壓信號(hào)來(lái)作為所述差分放 大器的第二輸入。接著將所述差分放大器的輸出傳遞到模/數(shù)轉(zhuǎn)換(ADC)裝置以獲得表示 光照強(qiáng)度的數(shù)字值。在本實(shí)施例中，可響應(yīng)于使電荷經(jīng)受指示存儲(chǔ)器單元的實(shí)際或目標(biāo)閾 值電壓(分別用于讀取或編程所述存儲(chǔ)器單元)的電壓電平而將所述電荷存儲(chǔ)于電容器 上。接著可使用將接地輸入或其它參考信號(hào)作為第二輸入的差分放大器將此電荷轉(zhuǎn)換為模 擬電壓。接著可將所述差分放大器的輸出傳遞到I/O控制電路112以供在讀取操作的情況 下從存儲(chǔ)器裝置輸出或用于編程所述存儲(chǔ)器裝置時(shí)的一個(gè)或一個(gè)以上檢驗(yàn)操作期間進(jìn)行 比較。應(yīng)注意，I/O控制電路112可任選地包含模/數(shù)轉(zhuǎn)換功能及數(shù)/模轉(zhuǎn)換(DAC)功能以將讀取數(shù)據(jù)從模擬信號(hào)轉(zhuǎn)換為數(shù)字位模式且將寫(xiě)入數(shù)據(jù)從數(shù)字位模式轉(zhuǎn)換為模擬信號(hào)， 以便可使存儲(chǔ)器裝置101可適于與模擬數(shù)據(jù)接口或數(shù)字?jǐn)?shù)據(jù)接口進(jìn)行通信。在寫(xiě)入操作期間，編程存儲(chǔ)器陣列104的目標(biāo)存儲(chǔ)器單元直到指示其Vt電平的電 壓匹配保持于取樣與保持電路118中的電平為止。作為一個(gè)實(shí)例，此可使用差分感測(cè)裝置 來(lái)完成以將所保持的電壓電平與目標(biāo)存儲(chǔ)器單元的閾值電壓進(jìn)行比較。與傳統(tǒng)存儲(chǔ)器編程 極為類似的是，可向目標(biāo)存儲(chǔ)器單元施加編程脈沖以增加其閾值電壓直到達(dá)到或超過(guò)所要 值為止。在讀取操作中，將所述目標(biāo)存儲(chǔ)器單元的Vt電平傳遞到取樣與保持電路118以供 直接作為模擬信號(hào)或作為所述模擬信號(hào)的數(shù)字化表示傳送到外部處理器(圖1中未顯示)， 此取決于ADC/DAC功能是提供于存儲(chǔ)器裝置的外部還是內(nèi)部?？梢愿鞣N方式確定單元的閾值電壓。舉例來(lái)說(shuō)，可在目標(biāo)存儲(chǔ)器單元被激活的時(shí) 刻對(duì)字線電壓進(jìn)行取樣。或者，可將經(jīng)升壓電壓施加到目標(biāo)存儲(chǔ)器單元的第一源極/漏極 側(cè)，且可將閾值電壓視為其控制柵極電壓與其另一源極/漏極側(cè)處的電壓之間的差。通過(guò) 將所述電壓耦合到電容器，將與所述電容器共享電荷以存儲(chǔ)經(jīng)取樣電壓。注意，所述經(jīng)取樣 電壓無(wú)需與閾值電壓相等，而僅僅指示所述電壓。舉例來(lái)說(shuō)，在將經(jīng)升壓電壓施加到所述存 儲(chǔ)器單元的第一源極/漏極側(cè)并將已知電壓施加到其控制柵極的情況下，由于在所述存儲(chǔ) 器單元的第二源極/漏極側(cè)處產(chǎn)生的電壓指示所述存儲(chǔ)器單元的閾值電壓，因此可將所產(chǎn) 生的電壓視為數(shù)據(jù)信號(hào)。取樣與保持電路118可包含高速緩存，S卩，每一數(shù)據(jù)值多個(gè)存儲(chǔ)位置，以使得存儲(chǔ) 器裝置101在將第一數(shù)據(jù)值傳遞到外部處理器的同時(shí)可讀取下一數(shù)據(jù)值，或在將第一數(shù)據(jù) 值寫(xiě)入到存儲(chǔ)器陣列104的同時(shí)接收下一數(shù)據(jù)值。狀態(tài)寄存器122耦合于I/O控制電路 112與控制邏輯116之間以鎖存用于輸出到外部處理器的狀態(tài)信息。存儲(chǔ)器裝置101經(jīng)由控制鏈路132在控制邏輯116處接收控制信號(hào)。所述控制信 號(hào)可包含芯片啟用CE#、命令鎖存器啟用CLE、地址鎖存器啟用ALE及寫(xiě)入啟用WE#。存儲(chǔ)器 裝置101可經(jīng)由經(jīng)多路復(fù)用輸入/輸出(I/O)總線134從外部處理器接收命令(呈命令信 號(hào)形式)、地址(呈地址信號(hào)形式)及數(shù)據(jù)(呈數(shù)據(jù)信號(hào)形式)并經(jīng)由I/O總線134將數(shù)據(jù) 輸出到所述外部處理器。在特定實(shí)例中，在I/O控制電路112處經(jīng)由I/O總線134的輸入/輸出(I/O)引 腳[7:0]接收命令，并將所述命令寫(xiě)入到命令寄存器124中。在I/O控制電路112處經(jīng)由總 線134的輸入/輸出(I/O)引腳[7:0]接收地址并將所述地址寫(xiě)入到地址寄存器114中。 在I/O控制電路112處，可針對(duì)能夠接收8個(gè)并行信號(hào)的裝置經(jīng)由輸入/輸出(I/O)引腳 [7:0]或針對(duì)能夠接收16個(gè)并行信號(hào)的裝置經(jīng)由輸入/輸出(I/O)引腳[15:0]接收數(shù)據(jù)并 將其傳送到取樣與保持電路118。還可針對(duì)能夠發(fā)射8個(gè)并行信號(hào)的裝置經(jīng)由輸入/輸出 (I/O)引腳[7:0]或針對(duì)能夠發(fā)射16個(gè)并行信號(hào)的裝置經(jīng)由輸入/輸出(I/O)引腳[15:0] 輸出數(shù)據(jù)。所屬領(lǐng)域的技術(shù)人員將了解，可提供額外電路及信號(hào)，且已簡(jiǎn)化圖1的存儲(chǔ)器裝 置以幫助重點(diǎn)強(qiáng)調(diào)本發(fā)明的實(shí)施例。另外，盡管已根據(jù)各種信號(hào)的接收及輸出的普遍慣例 描述了圖1的存儲(chǔ)器裝置，但應(yīng)注意，除非本文中明確說(shuō)明，否則各個(gè)實(shí)施例不受所描述的 特定信號(hào)及I/O配置限制。舉例來(lái)說(shuō)，命令及地址信號(hào)可在與接收數(shù)據(jù)信號(hào)的輸入分離的 輸入處接收，或數(shù)據(jù)信號(hào)可在I/O總線134的單個(gè)I/O線上串行地發(fā)射。由于所述數(shù)據(jù)信 號(hào)表示位模式而非個(gè)別位，因此8位數(shù)據(jù)信號(hào)的串行通信可與表示個(gè)別位的8個(gè)信號(hào)的并行通信同樣有效。圖2是可存在于圖1的存儲(chǔ)器陣列104中的實(shí)例性NAND存儲(chǔ)器陣列200的一部分 的示意圖。如圖2中顯示，存儲(chǔ)器陣列200包含字線202i到202N及交叉位線20+到204M。 為易于在數(shù)字環(huán)境中進(jìn)行尋址，字線202的數(shù)目及位線204的數(shù)目通常各自為2的某一冪。存儲(chǔ)器陣列200包含NAND串ZOei到206M。每一 NAND串包含各自位于字線202與 位線204的交叉點(diǎn)處的晶體管ZOS1到208n。在圖2中描繪為浮動(dòng)?xùn)艠O晶體管的晶體管208 表示用于數(shù)據(jù)存儲(chǔ)的非易失性存儲(chǔ)器單元。每一 NAND串206的浮動(dòng)?xùn)艠O晶體管208從源 極到漏極串聯(lián)地連接于一個(gè)或一個(gè)以上源極選擇柵極210 (例如，場(chǎng)效應(yīng)晶體管(FET))與 一個(gè)或一個(gè)以上漏極選擇柵極212 (例如，F(xiàn)ET)之間。每一源極選擇柵極210位于局部位 線204與源極選擇線214的交叉點(diǎn)處，而每一漏極選擇柵極212位于局部位線204與漏極 選擇線215的交叉點(diǎn)處。每一源極選擇柵極210的源極連接到共用源極線216。每一源極選擇柵極210的 漏極連接到對(duì)應(yīng)NAND串206的第一浮動(dòng)?xùn)艠O晶體管208的源極。舉例來(lái)說(shuō)，源極選擇柵極 210!的漏極連接到對(duì)應(yīng)NAND串206i的浮動(dòng)?xùn)艠O晶體管208i的源極。每一源極選擇柵極 210的控制柵極連接到源極選擇線214。如果針對(duì)給定NAND串206利用多個(gè)源極選擇柵極 210，那么其將串聯(lián)耦合于共用源極線216與所述NAND串206的第一浮動(dòng)?xùn)艠O晶體管208 之間。每一漏極選擇柵極212的漏極連接到漏極觸點(diǎn)處的對(duì)應(yīng)NAND串的局部位線204。 舉例來(lái)說(shuō)，漏極選擇柵極212i的漏極連接到漏極觸點(diǎn)處的對(duì)應(yīng)NAND串ZOei的局部位線 201。每一漏極選擇柵極212的源極連接到對(duì)應(yīng)NAND串206的最后浮動(dòng)?xùn)艠O晶體管208 的漏極。舉例來(lái)說(shuō)，漏極選擇柵極212i的源極連接到對(duì)應(yīng)NAND串206i的浮動(dòng)?xùn)艠O晶體管 208n的漏極。如果針對(duì)給定NAND串206利用多個(gè)漏極選擇柵極212，那么其將串聯(lián)耦合于 對(duì)應(yīng)位線204與所述NAND串206的最后浮動(dòng)?xùn)艠O晶體管208N之間。浮動(dòng)?xùn)艠O晶體管208的典型構(gòu)造包含源極230及漏極232、浮動(dòng)?xùn)艠O234及控制柵 極236，如圖2中顯示。浮動(dòng)?xùn)艠O晶體管208將其控制柵極236耦合到字線202。一列浮動(dòng) 柵極晶體管208是耦合到給定局部位線204的NAND串206。一行浮動(dòng)?xùn)艠O晶體管208是 共同耦合到給定字線202的晶體管。本發(fā)明實(shí)施例還可利用其它形式的晶體管208，例如 NR0M、磁性或鐵電晶體管及能夠經(jīng)編程以采用兩個(gè)或兩個(gè)以上閾值電壓范圍中的一者的其 它晶體管。各個(gè)實(shí)施例的存儲(chǔ)器裝置可有利地用于大容量存儲(chǔ)裝置中。對(duì)于各個(gè)實(shí)施例，這 些大容量存儲(chǔ)裝置可呈現(xiàn)相同形狀因子及傳統(tǒng)HDD的通信總線接口，因此允許其在各種應(yīng) 用中替換此類驅(qū)動(dòng)器。HDD的一些常見(jiàn)形狀因子包含通常與當(dāng)前的個(gè)人計(jì)算機(jī)及較大數(shù)字 媒體記錄器一起使用的3. 5”、2. 5”及PCMCIA(個(gè)人計(jì)算機(jī)存儲(chǔ)器卡國(guó)際協(xié)會(huì))形狀因子，以 及通常用于例如移動(dòng)電話、個(gè)人數(shù)字助理(PDA)及數(shù)字媒體播放器的較小個(gè)人電器的1.8” 及1”形狀因子。一些常見(jiàn)總線接口包含通用串行總線(USB)、AT附接接口(ATA)[還稱作 集成驅(qū)動(dòng)電子裝置或IDE]、串行ATA(SATA)、小型計(jì)算機(jī)系統(tǒng)接口(SCSI)及電氣與電子工 程師協(xié)會(huì)(IEEE) 1394標(biāo)準(zhǔn)。盡管已列出各種形狀因子及通信接口，但實(shí)施例不限于特定形 狀因子或通信標(biāo)準(zhǔn)。此外，所述實(shí)施例無(wú)需符合HDD形狀因子或通信接口。圖3為根據(jù)本 發(fā)明的一個(gè)實(shí)施例的固態(tài)大容量存儲(chǔ)裝置300的示意性框圖。
8
大容量存儲(chǔ)裝置300包含根據(jù)本發(fā)明的實(shí)施例的存儲(chǔ)器裝置301、讀取/寫(xiě)入通 道305及控制器310。讀取/寫(xiě)入通道305實(shí)現(xiàn)從存儲(chǔ)器裝置301接收的數(shù)據(jù)信號(hào)的模/ 數(shù)轉(zhuǎn)換以及從控制器310接收的數(shù)據(jù)信號(hào)的數(shù)/模轉(zhuǎn)換?？刂破?10通過(guò)總線接口 315實(shí) 現(xiàn)大容量存儲(chǔ)裝置300與外部處理器(圖3中未顯示)之間的通信。應(yīng)注意，讀取/寫(xiě)入 通道305可為一個(gè)或一個(gè)以上額外存儲(chǔ)器裝置服務(wù)，如以虛線表示的存儲(chǔ)器裝置301’所描 繪?？赏ㄟ^(guò)多位芯片啟用信號(hào)或其它多路復(fù)用方案來(lái)處置對(duì)用于通信的單個(gè)存儲(chǔ)器裝置 301的選擇。存儲(chǔ)器裝置301通過(guò)模擬接口 320及數(shù)字接口 325耦合到讀取/寫(xiě)入通道305。 模擬接口 320實(shí)現(xiàn)模擬數(shù)據(jù)信號(hào)在存儲(chǔ)器裝置301與讀取/寫(xiě)入通道305之間的通路，而 數(shù)字接口 325實(shí)現(xiàn)控制信號(hào)、命令信號(hào)及地址信號(hào)從讀取/寫(xiě)入通道305到存儲(chǔ)器裝置301 的通路。數(shù)字接口 325可進(jìn)一步實(shí)現(xiàn)狀態(tài)信號(hào)從存儲(chǔ)器裝置301到讀取/寫(xiě)入通道305的 通路。模擬接口 320與數(shù)字接口 325可共享信號(hào)線，如關(guān)于圖1的存儲(chǔ)器裝置101所提及。 盡管圖3的實(shí)施例描繪到存儲(chǔ)器裝置的雙重模/數(shù)接口，但讀取/寫(xiě)入通道305的功能可 任選地并入到存儲(chǔ)器裝置301中，如關(guān)于圖1所論述，使得存儲(chǔ)器裝置301僅使用用于控制 信號(hào)、命令信號(hào)、狀態(tài)信號(hào)、地址信號(hào)及數(shù)據(jù)信號(hào)的通路的數(shù)字接口而與控制器310直接通
fn °讀取/寫(xiě)入通道305通過(guò)一個(gè)或一個(gè)以上接口(例如數(shù)據(jù)接口 330及控制接口 335)耦合到控制器310。數(shù)據(jù)接口 330實(shí)現(xiàn)數(shù)字?jǐn)?shù)據(jù)信號(hào)在讀取/寫(xiě)入通道305與控制器 310之間的通路?？刂平涌?335實(shí)現(xiàn)控制信號(hào)、命令信號(hào)及地址信號(hào)從控制器310到讀取/ 寫(xiě)入通道305的的通路?？刂平涌?335可進(jìn)一步實(shí)現(xiàn)狀態(tài)信號(hào)從讀取/寫(xiě)入通道305到控 制器310的通路。如將控制接口 335連接到數(shù)字接口 325的虛線所描繪，狀態(tài)及命令/控 制信號(hào)還可在控制器310與存儲(chǔ)器裝置301之間被直接傳遞。雖然讀取/寫(xiě)入通道305與控制器310在圖3中描繪為兩個(gè)不同裝置，但此二者 的功能可替代地由單個(gè)集成電路裝置來(lái)執(zhí)行。將存儲(chǔ)器裝置301維持為單獨(dú)裝置將使本發(fā) 明實(shí)施例更為靈活地適于不同形狀因子及通信接口，但由于其還為集成電路裝置，因此可 將整個(gè)大容量存儲(chǔ)裝置300制造為單個(gè)集成電路裝置。讀取/寫(xiě)入通道305是適于至少實(shí)現(xiàn)數(shù)字?jǐn)?shù)據(jù)串流到模擬數(shù)據(jù)串流的轉(zhuǎn)換及模擬 數(shù)據(jù)串流到數(shù)字?jǐn)?shù)據(jù)串流的轉(zhuǎn)換的信號(hào)處理器。數(shù)字?jǐn)?shù)據(jù)串流以二進(jìn)制電壓電平的形式提 供數(shù)據(jù)信號(hào)，即指示具有第一二進(jìn)制數(shù)據(jù)值(例如，0)的位的第一電壓電平，及指示具有第 二二進(jìn)制數(shù)據(jù)值(例如，1)的位的第二電壓電平。模擬數(shù)據(jù)串流以具有多于兩個(gè)電平的模 擬電壓的形式提供數(shù)據(jù)信號(hào)，其中不同電壓電平或范圍對(duì)應(yīng)于兩個(gè)或兩個(gè)以上位的不同位 模式。舉例來(lái)說(shuō)，在適于每存儲(chǔ)器單元存儲(chǔ)兩個(gè)位的系統(tǒng)中，模擬數(shù)據(jù)串流的第一電壓電平 或電壓電平范圍可對(duì)應(yīng)于位模式11，模擬數(shù)據(jù)串流的第二電壓電平或電壓電平范圍可對(duì)應(yīng) 于位模式10，模擬數(shù)據(jù)串流的第三電壓電平或電壓電平范圍可對(duì)應(yīng)于位模式00，且模擬數(shù) 據(jù)串流的第四電壓電平或電壓電平范圍可對(duì)應(yīng)于位模式01。因此，根據(jù)各個(gè)實(shí)施例的一個(gè) 模擬數(shù)據(jù)信號(hào)將被轉(zhuǎn)換為兩個(gè)或兩個(gè)以上數(shù)字?jǐn)?shù)據(jù)信號(hào)，且反之亦然。實(shí)際上，在總線接口 315處接收控制及命令信號(hào)以用于通過(guò)控制器310存取存儲(chǔ) 器裝置301。還可依據(jù)需要哪種類型的存取(例如，寫(xiě)入、讀取、格式化等)而在總線接口 315處接收地址及數(shù)據(jù)值。在共享總線系統(tǒng)中，總線接口 315將與各種其它裝置一起耦合到總線。為引導(dǎo)與特定裝置的通信，可在所述總線上設(shè)置指示所述總線上哪一裝置將基于后 續(xù)命令而動(dòng)作的識(shí)別值。如果所述識(shí)別值匹配由大容量存儲(chǔ)裝置300采用的值，那么控制 器310將接著在總線接口 315處接受后續(xù)命令。如果所述識(shí)別值不匹配，那么控制器310 將忽略后續(xù)通信。類似地，為避免總線上的沖突，共享總線上的各種裝置可指示其它裝置停 止出局通信而其則個(gè)別地對(duì)總線采取控制。用于總線共享及沖突避免的協(xié)議已眾所周知且 本文中將不再加以詳述。接著，控制器310將把命令、地址及數(shù)據(jù)信號(hào)繼續(xù)傳遞到讀取/寫(xiě) 入通道305以供處理。注意，從控制器310傳遞到讀取/寫(xiě)入通道305的命令、地址及數(shù)據(jù) 信號(hào)無(wú)需為在總線接口 315處接收的相同信號(hào)。舉例來(lái)說(shuō)，用于總線接口 315的通信標(biāo)準(zhǔn) 可不同于讀取/寫(xiě)入通道305或存儲(chǔ)器裝置301的通信標(biāo)準(zhǔn)。在此情形下，控制器310可 在存取存儲(chǔ)器裝置301之前翻譯所述命令及/或?qū)ぶ贩桨?。另外，控制?10可實(shí)現(xiàn)一個(gè) 或一個(gè)以上存儲(chǔ)器裝置301內(nèi)的負(fù)載均衡，使得存儲(chǔ)器裝置301的物理地址可針對(duì)給定的 邏輯地址而隨時(shí)間變化。因此，控制器310將把所述邏輯地址從外部裝置映射到目標(biāo)存儲(chǔ) 器裝置301的物理地址。針對(duì)寫(xiě)入請(qǐng)求，除命令及地址信號(hào)外，控制器310還將把數(shù)字?jǐn)?shù)據(jù)信號(hào)傳遞到讀 取/寫(xiě)入通道305。舉例來(lái)說(shuō)，針對(duì)16位的數(shù)據(jù)字，控制器310將傳遞16個(gè)具有第一或第 二二進(jìn)制邏輯電平的個(gè)別信號(hào)。接著，讀取/寫(xiě)入通道305將把數(shù)字?jǐn)?shù)據(jù)信號(hào)轉(zhuǎn)換為表示 所述數(shù)字?jǐn)?shù)據(jù)信號(hào)的位模式的模擬數(shù)據(jù)信號(hào)。繼續(xù)進(jìn)行前述實(shí)例，讀取/寫(xiě)入通道305將 使用數(shù)/模轉(zhuǎn)換來(lái)將所述16個(gè)個(gè)別數(shù)字?jǐn)?shù)據(jù)信號(hào)轉(zhuǎn)換為具有指示所需的16位數(shù)據(jù)模式的 電位電平的單個(gè)模擬信號(hào)。對(duì)于一個(gè)實(shí)施例，表示所述數(shù)字?jǐn)?shù)據(jù)信號(hào)的位模式的模擬數(shù)據(jù) 信號(hào)指示目標(biāo)存儲(chǔ)器單元的所要閾值電壓。然而，在編程單晶體管存儲(chǔ)器單元時(shí)，情況通常 是，編程相鄰存儲(chǔ)器單元將增加先前所編程的存儲(chǔ)器單元的閾值電壓。因此，對(duì)于另一實(shí)施 例，讀取/寫(xiě)入通道305可考慮這些類型的所預(yù)期的閾值電壓改變，并調(diào)整模擬數(shù)據(jù)信號(hào)使 其指示低于最終所要的閾值電壓的閾值電壓。在轉(zhuǎn)換來(lái)自控制器310的數(shù)字?jǐn)?shù)據(jù)信號(hào)之 后，讀取/寫(xiě)入通道305將接著把寫(xiě)入命令及地址信號(hào)連同模擬數(shù)據(jù)信號(hào)一起傳遞到存儲(chǔ) 器裝置301以供在編程所述個(gè)別存儲(chǔ)器單元中使用。編程可逐單元地進(jìn)行，但通常每操作 一數(shù)據(jù)頁(yè)地執(zhí)行。對(duì)于典型的存儲(chǔ)器陣列架構(gòu)，數(shù)據(jù)頁(yè)包含耦合到字線的每一其它存儲(chǔ)器 單元。針對(duì)讀取請(qǐng)求，控制器將把命令及地址信號(hào)傳遞到讀取/寫(xiě)入通道305。讀取/寫(xiě) 入通道305將把所述讀取命令及地址信號(hào)傳遞到存儲(chǔ)器裝置301。作為響應(yīng)，在執(zhí)行讀取操 作之后，存儲(chǔ)器裝置301將返回指示存儲(chǔ)器單元的由所述地址信號(hào)及讀取命令界定的閾值 電壓的模擬數(shù)據(jù)信號(hào)。存儲(chǔ)器裝置301可以并行或串行方式傳送其模擬數(shù)據(jù)信號(hào)。所述模擬數(shù)據(jù)信號(hào)還可不作為離散電壓脈沖來(lái)傳送，而是作為模擬信號(hào)的大致連 續(xù)的串流而傳送。在此情形下，讀取/寫(xiě)入通道305可采用類似于在HDD存取時(shí)所使用的 信號(hào)處理，稱為PRML或部分響應(yīng)最大似然。在傳統(tǒng)HDD的PRML處理中，HDD的讀取頭輸出 模擬信號(hào)串流，所述模擬信號(hào)串流表示在HDD唱片的讀取操作期間遇到的通量反轉(zhuǎn)。周期 性地對(duì)響應(yīng)于讀取頭遇到的通量反轉(zhuǎn)而產(chǎn)生的此模擬信號(hào)取樣以形成所述信號(hào)模式的數(shù) 字表示，而不是試圖捕獲所述信號(hào)的真實(shí)波峰及波谷。接著可分析此數(shù)字表示以確定負(fù)責(zé) 產(chǎn)生所述模擬信號(hào)模式的通量反轉(zhuǎn)的可能模式。此相同類型的處理可與本發(fā)明實(shí)施例一起 利用。通過(guò)對(duì)來(lái)自存儲(chǔ)器裝置301的模擬信號(hào)進(jìn)行取樣，可采用PRML處理來(lái)確定負(fù)責(zé)產(chǎn)生
10所述模擬信號(hào)的閾值電壓的可能模式。圖4是概念性地顯示根據(jù)本發(fā)明實(shí)施例可經(jīng)由讀取/寫(xiě)入通道305從存儲(chǔ)器裝置 301接收的數(shù)據(jù)信號(hào)450的波形的描繪?？芍芷谛缘貙?duì)數(shù)據(jù)信號(hào)450進(jìn)行取樣，且可從經(jīng) 取樣的電壓電平的振幅形成數(shù)據(jù)信號(hào)450的數(shù)字表示。對(duì)于一個(gè)實(shí)施例，可使所述取樣與 數(shù)據(jù)輸出同步使得所述取樣在數(shù)據(jù)信號(hào)450的穩(wěn)態(tài)部分期間發(fā)生。此實(shí)施例通過(guò)如由時(shí)間 tl、t2、t3及t4處的虛線所指示的取樣來(lái)描繪。然而，如果經(jīng)同步的取樣變得未對(duì)準(zhǔn)，那么 所述數(shù)據(jù)樣本的值可與所述穩(wěn)態(tài)值明顯不同。在替代實(shí)施例中，可增加取樣速率以允許確 定穩(wěn)態(tài)值在何處可能發(fā)生，例如通過(guò)觀察由數(shù)據(jù)樣本所指示的斜率改變來(lái)確定。此實(shí)施例 由時(shí)間t5、t6、t7及t8處的虛線所指示的取樣來(lái)描繪，其中時(shí)間t6與t7處的數(shù)據(jù)樣本之 間的斜率可指示穩(wěn)態(tài)狀況。在此實(shí)施例中，在取樣速率與表示準(zhǔn)確度之間進(jìn)行折衷。較高的 取樣速率導(dǎo)致較準(zhǔn)確的表示，但也增加處理時(shí)間。不論取樣與數(shù)據(jù)輸出同步還是使用更頻 繁的取樣，均可使用數(shù)字表示來(lái)預(yù)測(cè)何種傳入電壓電平可能會(huì)負(fù)責(zé)產(chǎn)生模擬信號(hào)模式。可 繼而依據(jù)傳入電壓電平的此所預(yù)期模式預(yù)測(cè)所述個(gè)別存儲(chǔ)器單元的正被讀取的可能數(shù)據(jù) 值。應(yīng)認(rèn)識(shí)到，在從存儲(chǔ)器裝置301讀取數(shù)據(jù)值時(shí)將發(fā)生錯(cuò)誤，因而讀取/寫(xiě)入通道 305可包含錯(cuò)誤校正。錯(cuò)誤校正通常用于存儲(chǔ)器裝置以及HDD中以從所預(yù)期的錯(cuò)誤恢復(fù)。 通常，存儲(chǔ)器裝置將把用戶數(shù)據(jù)存儲(chǔ)在第一組位置中且將錯(cuò)誤校正碼(ECC)存儲(chǔ)在第二組 位置中。在讀取操作期間，響應(yīng)于用戶數(shù)據(jù)的讀取請(qǐng)求來(lái)讀取用戶數(shù)據(jù)及ECC兩者。使用 已知算法，可將從讀取操作返回的用戶數(shù)據(jù)與ECC進(jìn)行比較。如果錯(cuò)誤在ECC的限度內(nèi)，那 么將校正所述錯(cuò)誤。圖5是根據(jù)本發(fā)明的實(shí)施例的電子系統(tǒng)的示意性框圖。實(shí)例性電子系統(tǒng)可包含 個(gè)人計(jì)算機(jī)、PDA、數(shù)碼相機(jī)、數(shù)字媒體播放器、數(shù)字記錄器、電子游戲、電器、車(chē)輛、無(wú)線裝 置、移動(dòng)電話等等。電子系統(tǒng)包含主機(jī)處理器500，主機(jī)處理器500可包含高速緩沖存儲(chǔ)器502以增加 處理器500的效率。處理器500耦合到通信總線504。各種其它裝置可在處理器500的控 制下耦合到通信總線504。舉例來(lái)說(shuō)，所述電子系統(tǒng)可包含隨機(jī)存取存儲(chǔ)器(RAM)506; — 個(gè)或一個(gè)以上輸入裝置508，例如鍵盤(pán)、觸摸墊、指向裝置等；音頻控制器510 ；視頻控制器 512 ；及一個(gè)或一個(gè)以上大容量存儲(chǔ)裝置514。至少一個(gè)大容量存儲(chǔ)裝置514包含用于與總 線504通信的數(shù)字總線接口 515、根據(jù)本發(fā)明的實(shí)施例具有用于傳送數(shù)據(jù)信號(hào)(表示兩個(gè)或 兩個(gè)以上數(shù)據(jù)位的數(shù)據(jù)模式)的模擬接口的一個(gè)或一個(gè)以上存儲(chǔ)器裝置及適于執(zhí)行從總 線接口 515接收的數(shù)字?jǐn)?shù)據(jù)信號(hào)的數(shù)/模轉(zhuǎn)換及從其存儲(chǔ)器裝置接收的模擬數(shù)據(jù)信號(hào)的模 /數(shù)轉(zhuǎn)換的信號(hào)處理器。圖6圖解說(shuō)明圖3的大容量存儲(chǔ)系統(tǒng)的存儲(chǔ)器裝置600的一個(gè)實(shí)施例的框圖，其 具有用于讀取及寫(xiě)入模擬信號(hào)的模擬輸入/輸出數(shù)據(jù)接口。圖6的框圖僅圖解說(shuō)明簡(jiǎn)化的 存儲(chǔ)器裝置，其強(qiáng)調(diào)與本發(fā)明的模擬I/O數(shù)據(jù)接口相關(guān)的元件。在上述實(shí)施例中顯示并論 述了存儲(chǔ)器裝置600的其它元件或所屬領(lǐng)域的技術(shù)人員已知所述元件。存儲(chǔ)器裝置600由具有組織成行及列的非易失性存儲(chǔ)器單元的存儲(chǔ)器陣列601構(gòu) 成。所述行耦合到字線且所述列耦合到位線。陣列格式可制作為NAND構(gòu)架、NOR構(gòu)架或某 一其它類型的構(gòu)架。在一個(gè)實(shí)施例中，非易失性存儲(chǔ)器單元為浮動(dòng)?xùn)艠O存儲(chǔ)器單元。
11
存儲(chǔ)器陣列601耦合到多個(gè)模擬數(shù)據(jù)路徑602。在一個(gè)實(shí)施例中，針對(duì)存儲(chǔ)器陣列 601的每一位線存在一個(gè)數(shù)據(jù)路徑。耦合到位線的每一模擬數(shù)據(jù)路徑602是被所述特定位 線上的所有存儲(chǔ)器單元共享的。用檢驗(yàn)電壓選擇特定字線致使所述字線耦合到其相應(yīng)模擬 數(shù)據(jù)路徑。模擬數(shù)據(jù)路徑602充當(dāng)存儲(chǔ)數(shù)據(jù)的數(shù)據(jù)高速緩沖存儲(chǔ)器及用以存取陣列601中的 存儲(chǔ)器單元的輸入路徑兩者。數(shù)據(jù)路徑602位于存儲(chǔ)器裝置600的模擬I/O墊610與存儲(chǔ) 器陣列601之間。數(shù)據(jù)路徑602通過(guò)8或16位寬總線耦合到8或16個(gè)模擬I/O墊610。 替代實(shí)施例可使用其它總線寬度。模擬數(shù)據(jù)路徑605的一個(gè)實(shí)施例圖解說(shuō)明于圖7中。圖7的模擬I/O數(shù)據(jù)路徑605由包含單位增益放大器703的I/O墊701構(gòu)成。放 大器703提供放大因子1以改進(jìn)輸入模擬電壓的信號(hào)強(qiáng)度。在一個(gè)實(shí)施例中，放大器塊703 為雙向的以使得能夠在I/O墊701上輸出來(lái)自所述存儲(chǔ)器陣列的電壓。圖8圖解說(shuō)明耦合到圖7的模擬I/O路徑605的模擬數(shù)據(jù)高速緩沖存儲(chǔ)器電路。 在一個(gè)實(shí)施例中，所述數(shù)據(jù)高速緩沖存儲(chǔ)器電路是圖6的模擬數(shù)據(jù)路徑605的所考慮部分。所述模擬數(shù)據(jù)高速緩沖存儲(chǔ)器電路由讀取電路800、檢驗(yàn)電路801及參考電路802 構(gòu)成。圖8的電路僅用于圖解說(shuō)明的目的，因?yàn)榭梢栽S多不同方式來(lái)實(shí)現(xiàn)數(shù)據(jù)高速緩沖存 儲(chǔ)器功能。所述讀取電路由組成所述電路的取樣與保持部分的電壓存儲(chǔ)裝置806構(gòu)成。所圖 解說(shuō)明的實(shí)施例使用電容器806來(lái)存儲(chǔ)電壓。替代實(shí)施例可使用另一類型的電容元件或某 一其它電壓存儲(chǔ)構(gòu)件。電容器806通過(guò)開(kāi)關(guān)804連接到選定字線斜升電壓。所述開(kāi)關(guān)由來(lái) 自感測(cè)放大器電路的控制信號(hào)控制。在操作中，所述選定字線斜升電壓增加直到其達(dá)到接 通選定存儲(chǔ)器單元的Vt為止。在經(jīng)斜升電壓期間，所述開(kāi)關(guān)為正常閉合使得正被存儲(chǔ)于電 容器806中的電壓也隨輸入電壓增加。當(dāng)斜升電壓達(dá)到選定存儲(chǔ)器單元的Vt時(shí)，電流開(kāi)始 沿位線流動(dòng)。所述感測(cè)放大器檢測(cè)所述電流并產(chǎn)生斷開(kāi)開(kāi)關(guān)804的控制信號(hào)。斷開(kāi)的開(kāi)關(guān) 804致使曾起始電流的Vt電平存儲(chǔ)于電容器806中。此電平為當(dāng)前將所述選定存儲(chǔ)器單元 編程到的閾值電壓。所存儲(chǔ)的閾值電壓通過(guò)NMOS晶體管805輸出，NMOS晶體管805通過(guò)晶體管805的 源極連接而連接到電流源807。晶體管805的漏極連接連接到供應(yīng)電壓Vcc。NMOS晶體管805以源極隨耦器配置連接以通過(guò)輸出開(kāi)關(guān)808將所存儲(chǔ)的閾值電 壓驅(qū)動(dòng)到存儲(chǔ)器裝置的I/O節(jié)點(diǎn)(即，I/O線)。輸出開(kāi)關(guān)808正常斷開(kāi)以將讀取電路800 與所述I/O線斷開(kāi)連接。在此時(shí)間期間，I/O開(kāi)關(guān)820閉合以將所述I/O線放電到接地使 得置于所述線上的任一電壓均以O(shè)V開(kāi)始。在將選定單元的Vt存儲(chǔ)于電容器806中之后， 輸出開(kāi)關(guān)808閉合以將NMOS晶體管805連接到所述I/O線且I/O開(kāi)關(guān)820斷開(kāi)。所述I/ 0線上的電流源821增加所述線的驅(qū)動(dòng)電流。讀取電路800的輸出將與存儲(chǔ)于電容器804中的Vt不相同。由于Vt是施加到NMOS 晶體管805的柵極，因此晶體管805的源極升高到1. 30V-Vt，其中1. 30V是晶體管805的柵 極到源極電壓降。因此，如果Vt為1.0V，那么所述讀取電路將輸出0.30V作為讀取Vt。如圖8中所圖解說(shuō)明的一個(gè)實(shí)施例使用參考電路802。此參考電路802大致類似 于讀取電路800，在于其由受感測(cè)放大器控制信號(hào)控制的開(kāi)關(guān)、存儲(chǔ)電容器826、以源極隨 耦器配置與源極連接上的電流源827配置在一起的NMOS晶體管825及輸出開(kāi)關(guān)828構(gòu)成，輸出開(kāi)關(guān)828斷開(kāi)直到Vt存儲(chǔ)于電容器826中且輸入開(kāi)關(guān)824斷開(kāi)為止。參考電路802通過(guò)存儲(chǔ)器控制器向電壓源發(fā)送將選定存儲(chǔ)器單元的目標(biāo)Vt存儲(chǔ) 于參考電路802的電容器826中的命令而操作。輸入開(kāi)關(guān)824接著由所述控制器斷開(kāi)以將 目標(biāo)Vt抑制于電容器826中。接著參考電路802可通過(guò)輸出開(kāi)關(guān)828將此值驅(qū)出到所述 I/O線。如先前所論述，首先通過(guò)放電開(kāi)關(guān)820將所述I/O線放電使得輸出電壓以O(shè)V開(kāi)始。 即使跨越晶體管825存在與讀取電路800中相同的電壓降，所述存儲(chǔ)器控制器現(xiàn)在也知道 曾存儲(chǔ)于參考電路802中的實(shí)際Vt。當(dāng)通過(guò)所述存儲(chǔ)器控制器從所述I/O線讀取參考電路 802輸出時(shí)，所述控制器知道對(duì)應(yīng)于曾從所述I/O線讀取的電壓的Vt值。因此，當(dāng)所述控制 器在讀取電路800正將其電壓驅(qū)動(dòng)到所述I/O線上的時(shí)間期間讀取此相同電壓時(shí)，其知道 曾存儲(chǔ)于讀取電路電容器806中的Vt。在單獨(dú)的讀取循環(huán)期間，讀取電路800輸出及參考電路802輸出可通過(guò)所述存儲(chǔ) 器控制器交替地連接到所述I/O線。所述控制器可使每一電路800、802的相應(yīng)輸出開(kāi)關(guān) 808,828的閉合交替以將所要的輸出置于所述I/O線上。所述I/O線耦合到圖7的單位增 益放大器703。所述參考電路具有針對(duì)溫度變化對(duì)讀取電路Vt進(jìn)行校正的增加的益處。由于參考 電路輸出電壓將以與讀取電路輸出類似的方式變化且已知所述參考電路中的所存儲(chǔ)的Vt 值，因此所述存儲(chǔ)器控制器可通過(guò)存儲(chǔ)于存儲(chǔ)器中的翻譯表來(lái)確定存儲(chǔ)于所述讀取電路中 的實(shí)際Vt。檢驗(yàn)電路801包含比較器功能815，在一個(gè)實(shí)施例中，比較器功能815由配置為比 較器815的運(yùn)算放大器構(gòu)成。比較器電路815將來(lái)自讀取電路800輸出的電壓與來(lái)自檢驗(yàn) 電路801輸出的電壓進(jìn)行比較。當(dāng)兩個(gè)信號(hào)大致相等時(shí)，比較器電路815接著輸出禁止信 號(hào)。所述禁止信號(hào)用于禁止已達(dá)到其閾值電壓的存儲(chǔ)器單元的編程。對(duì)于所述電路的操作，將待編程到單元中的模擬電壓加載到取樣/保持電路中。 此通過(guò)閉合開(kāi)關(guān)Sl 810來(lái)完成使得傳入數(shù)據(jù)由Cl 811取樣。接著斷開(kāi)Sl 810且Cl 811 現(xiàn)在保持目標(biāo)數(shù)據(jù)。接著編程選定單元，如隨后所描述。施加到選定單元的每一編程脈沖使Vt移動(dòng)某 一閾值電壓距離。在每一編程脈沖之間執(zhí)行讀取與檢驗(yàn)操作以確定Vt是否已達(dá)到目標(biāo)電 壓。檢驗(yàn)操作由將目標(biāo)Vt存儲(chǔ)于檢驗(yàn)電路801的數(shù)據(jù)存儲(chǔ)裝置(例如電容器811)中 構(gòu)成。此可在檢驗(yàn)操作期間或在與當(dāng)用目標(biāo)Vt編程參考電路802中的電容器826時(shí)相同 的時(shí)間完成。在已編程檢驗(yàn)電容器811之后，輸入開(kāi)關(guān)810斷開(kāi)以將電壓存儲(chǔ)于電容器811 上。接著執(zhí)行讀取操作。如先前所論述，所述讀取操作由將斜升電壓的表示施加到讀取電路800的輸入直 到達(dá)到Vt為止并將其存儲(chǔ)于電容器806中構(gòu)成。接著將源極隨耦器晶體管805的輸出施 加到比較器電路815的輸入。如果單元Vt小于目標(biāo)Vt，那么禁止信號(hào)指示(例如，邏輯低 信號(hào))所述單元需要額外編程脈沖。接著重復(fù)上述編程序列。如果單元Vt大致等于或高 于目標(biāo)Vt，那么禁止信號(hào)指示(例如，邏輯高信號(hào))所述單元不需要任何其它編程脈沖且所 述單元被置于“禁止”狀態(tài)中。當(dāng)所述讀取電路的源極隨耦器晶體管805的輸出至少等于檢驗(yàn)電路801的源極隨耦器晶體管812的輸出時(shí)，指示所述“禁止”狀態(tài)。此時(shí)，比較器電路815輸出禁止信號(hào)。在 一個(gè)實(shí)施例中，所述禁止信號(hào)為1。所述禁止信號(hào)用于起始禁止功能?？墒褂庙憫?yīng)于電路接收所述禁止信號(hào)的各種方法來(lái)完成所述禁止功能。舉例來(lái) 說(shuō)，可將位線偏壓從編程操作期間使用的編程啟用電壓OV改變到禁止編程耦合到所述特 定位線的存儲(chǔ)器單元的所述位線電壓還可在OV與Vrc之間變化以減慢編程而不是完 全地禁止編程。以上實(shí)施例的模擬斜升電壓的表示可為選定字線斜升電壓的經(jīng)調(diào)節(jié)版本。調(diào)節(jié)操 作包含減小電壓范圍(例如，將選定字線斜升電壓除以5)、進(jìn)行電平移位(例如，移位選定 字線斜升電壓使得-2V到+3V改變?yōu)?2V到+3V)并進(jìn)行緩沖。圖6的電路的操作的一個(gè)實(shí)施例圖解說(shuō)明于圖9的流程圖中。所述方法在存儲(chǔ)器 裝置接收從其開(kāi)始編程的地址900時(shí)開(kāi)始。控制器接著將模擬電壓存儲(chǔ)于與開(kāi)始地址相關(guān) 聯(lián)的模擬數(shù)據(jù)路徑中901。此模擬電壓為待寫(xiě)入到當(dāng)前與所述模擬數(shù)據(jù)路徑相關(guān)聯(lián)的存儲(chǔ) 器單元的電壓。相關(guān)聯(lián)存儲(chǔ)器單元由字線與相關(guān)聯(lián)位線的交叉點(diǎn)處的選定存儲(chǔ)器單元指
7J\ ο如先前所論述，待寫(xiě)入到選定存儲(chǔ)器單元的模擬電壓表示待存儲(chǔ)于所述選定存儲(chǔ) 器單元中的多位模式。此位模式可為兩個(gè)或兩個(gè)以上位，每一位模式由不同的閾值電壓表 示。另一實(shí)施例在每一存儲(chǔ)器單元中僅存儲(chǔ)單個(gè)位。接著檢查當(dāng)前與目前存儲(chǔ)器單元地址相關(guān)聯(lián)的數(shù)據(jù)路徑以確定其是否為用于編 程的最終數(shù)據(jù)路徑902。所述最終數(shù)據(jù)路徑可為存儲(chǔ)器控制器以長(zhǎng)度命令(如從開(kāi)始地址 測(cè)量)、以最終地址命令、正被編程的存儲(chǔ)器頁(yè)或塊的最后數(shù)據(jù)路徑或確定用于編程的最終 模擬數(shù)據(jù)路徑的某一其它方式而指示的最后數(shù)據(jù)路徑。如果正被編程的數(shù)據(jù)路徑并非是最終數(shù)據(jù)路徑902，那么將所述編程計(jì)時(shí)或遞增 到所述頁(yè)或塊中的下一數(shù)據(jù)路徑920。接著用模擬電壓編程所述下一數(shù)據(jù)路徑且重復(fù)所述 過(guò)程直到達(dá)到最終數(shù)據(jù)路徑為止902。一旦所有所要模擬數(shù)據(jù)路徑已用待編程到其相應(yīng)存儲(chǔ)器單元中的適當(dāng)模擬電壓 (即，數(shù)據(jù))加載，那么就將電壓傳送到所述相應(yīng)存儲(chǔ)器單元。此通過(guò)存儲(chǔ)器單元編程/驗(yàn) 證過(guò)程來(lái)完成。將表示待編程到選定存儲(chǔ)器單元中的所要模擬電壓(S卩，目標(biāo)數(shù)據(jù))的目標(biāo)電壓 存儲(chǔ)于取樣/保持電路的檢驗(yàn)電路部分中903。在替代實(shí)施例中，也用此數(shù)據(jù)編程所述參 考電路。接著產(chǎn)生初始編程脈沖以給連接到所述選定存儲(chǔ)器單元的控制柵極的字線加偏壓 904。在典型的編程操作期間，通過(guò)一連串以遞增方式增加的編程脈沖來(lái)給選定單元加 偏壓。存儲(chǔ)器單元通常在已擦除狀態(tài)中以負(fù)閾值電壓開(kāi)始編程操作。每一編程脈沖使存儲(chǔ) 器單元的閾值電壓Vt增加某一電壓，此視編程電壓脈沖電平而定。接著對(duì)選定存儲(chǔ)器單元執(zhí)行如先前所論述的檢驗(yàn)操作905以確定其是否被編程 到目標(biāo)閾值電壓911。所述檢驗(yàn)操作確定選定單元閾值電壓是大于還是等于所存儲(chǔ)的目標(biāo) 電壓。如先前所論述，所述檢驗(yàn)操作包含用斜升電壓給字線加偏壓直到存儲(chǔ)器單元開(kāi)始 在位線上傳導(dǎo)及產(chǎn)生電流為止。一旦電流感測(cè)電路檢測(cè)到位線電流，其即產(chǎn)生指示取樣/保持電路存儲(chǔ)當(dāng)前經(jīng)斜升讀取電壓的控制信號(hào)或致使單元接通的當(dāng)前經(jīng)斜升讀取電壓的 指示。將所存儲(chǔ)的目標(biāo)模擬電壓與來(lái)自經(jīng)斜升讀取電壓的取樣與保持電壓進(jìn)行比較以確定 選定存儲(chǔ)器單元是否已被編程到目標(biāo)閾值電壓911。換句話說(shuō)，檢查選定單元以確定是否已 編程目標(biāo)數(shù)據(jù)。如果已編程選定存儲(chǔ)器單元911，那么禁止選定單元的進(jìn)一步的編程915。可如先 前所論述或使用某一其它禁止方法來(lái)完成位線禁止。如果選定存儲(chǔ)器單元尚未達(dá)到目標(biāo)閾值電壓911，那么增加編程電壓913。接著產(chǎn) 生增加的編程電壓下的另一編程脈沖且重復(fù)所述過(guò)程直到選定單元的閾值電壓與待編程 的所存儲(chǔ)模擬電壓大致相同為止。選定單元的閾值電壓不必精確地等于所要模擬電壓，以 使得選定單元被認(rèn)為已被編程。所述單元可以是欠編程或過(guò)編程百分之一伏或千分之一伏 且仍被視為已被編程。結(jié)論本發(fā)明的一個(gè)或一個(gè)以上實(shí)施例給適于存儲(chǔ)表示數(shù)字位模式的模擬電壓的存儲(chǔ) 器裝置提供模擬I/O數(shù)據(jù)接口。由具有存儲(chǔ)及比較能力的多個(gè)模擬數(shù)據(jù)路徑構(gòu)成的一個(gè)此 種模擬I/O數(shù)據(jù)接口存儲(chǔ)每一位線的目標(biāo)電壓且將相應(yīng)經(jīng)編程單元上的閾值電壓與所存 儲(chǔ)的目標(biāo)電壓進(jìn)行比較。一旦達(dá)到目標(biāo)電壓，所述數(shù)據(jù)路徑接著就禁止進(jìn)一步的編程。雖然本文已圖解說(shuō)明及描述了具體實(shí)施例，但所屬領(lǐng)域的技術(shù)人員將了解，旨在 實(shí)現(xiàn)相同目的的任何布置均可代替所顯示的具體實(shí)施例。所屬領(lǐng)域的技術(shù)人員將明了對(duì)本 發(fā)明的許多更改。因此，希望本申請(qǐng)案涵蓋本發(fā)明的任何更改或變化形式。
權(quán)利要求
一種用于在控制器電路(310)與具有存儲(chǔ)器陣列(200)的存儲(chǔ)器裝置(301)之間進(jìn)行介接的模擬輸入/輸出數(shù)據(jù)接口，所述接口包括模擬接口(305)，其將所述存儲(chǔ)器裝置耦合到所述控制器電路；及模擬數(shù)據(jù)高速緩沖存儲(chǔ)器(602)，其耦合于所述模擬接口與所述存儲(chǔ)器陣列之間，用于存儲(chǔ)表示數(shù)據(jù)的模擬信號(hào)(450)，其中所述模擬接口及所述模擬數(shù)據(jù)高速緩沖存儲(chǔ)器接受來(lái)自所述控制器電路的所述模擬信號(hào)以用于存儲(chǔ)于所述存儲(chǔ)器陣列中。
2.根據(jù)權(quán)利要求1所述的接口，其中所述模擬信號(hào)為表示數(shù)字位模式的電壓。
3.根據(jù)權(quán)利要求1所述的接口，其中所述模擬數(shù)據(jù)高速緩沖存儲(chǔ)器包括用于存儲(chǔ)所述 模擬信號(hào)的電容元件(806)。
4.根據(jù)權(quán)利要求1所述的接口，其中所述模擬接口包括具有單位增益的放大器(703)。
5.根據(jù)權(quán)利要求4所述的接口，其中所述放大器為雙向的以使得能夠從所述存儲(chǔ)器陣 列輸出經(jīng)放大輸出信號(hào)，其中所述經(jīng)放大輸出信號(hào)為表示存儲(chǔ)于選定存儲(chǔ)器單元上的數(shù)字 位模式的模擬電壓。
6.一種存儲(chǔ)器裝置(101)，其包括存儲(chǔ)器陣列(104)，其具有組織成耦合到位線(204)的列(206)的多個(gè)存儲(chǔ)器單元 (200)；及模擬輸入/輸出數(shù)據(jù)接口(305)，其耦合到所述存儲(chǔ)器陣列，所述接口包括多個(gè)模擬數(shù) 據(jù)路徑(602)，每一模擬數(shù)據(jù)路徑包括用于存儲(chǔ)輸入到所述存儲(chǔ)器裝置的待編程到所述存 儲(chǔ)器陣列的選定存儲(chǔ)器單元中的模擬信號(hào)(450)的存儲(chǔ)元件(806)。
7.根據(jù)權(quán)利要求6所述的裝置，其中所述模擬輸入/輸出數(shù)據(jù)接口進(jìn)一步包括 比較器電路(815)，其耦合到所述存儲(chǔ)元件及所述選定存儲(chǔ)器單元，所述比較器電路經(jīng)配置以將所述所存儲(chǔ)的模擬信號(hào)輸入與編程到所述選定存儲(chǔ)器單元中的電壓進(jìn)行比較并 產(chǎn)生經(jīng)編程指示(915)。
8.根據(jù)權(quán)利要求7所述的裝置，且其進(jìn)一步包含經(jīng)配置以響應(yīng)于所述模擬信號(hào)輸入而 控制所述選定存儲(chǔ)器單元的編程的存儲(chǔ)器控制器(310)。
9.根據(jù)權(quán)利要求6所述的裝置，其中每一模擬數(shù)據(jù)路徑耦合到不同位線且其中每一模 擬數(shù)據(jù)路徑進(jìn)一步包括用于存儲(chǔ)輸入到所述存儲(chǔ)器裝置的模擬輸入信號(hào)的第一電容元件 (806)及用于存儲(chǔ)目標(biāo)電壓的第二電容元件(811)。
10.根據(jù)權(quán)利要求9所述的裝置，其中每一模擬數(shù)據(jù)路徑進(jìn)一步包括用于在存儲(chǔ)于所 述第二電容元件中之前放大所述目標(biāo)電壓的單位增益放大器(703)。
11.根據(jù)權(quán)利要求8所述的裝置，其中所述經(jīng)編程指示包括用于在所述選定存儲(chǔ)器單 元被編程到目標(biāo)電壓時(shí)禁止所述選定存儲(chǔ)器單元的編程的禁止信號(hào)。
12.根據(jù)權(quán)利要求11所述的裝置，其中所述存儲(chǔ)器控制器適于響應(yīng)于所述禁止信號(hào)而 通過(guò)用V。。給耦合到所述選定存儲(chǔ)器單元的位線加偏壓來(lái)禁止所述選定存儲(chǔ)器單元的編程 (915)。
13.一種用于操作存儲(chǔ)器裝置(101)的方法，所述存儲(chǔ)器裝置(101)具有耦合到存儲(chǔ)器 陣列(104)的多個(gè)模擬數(shù)據(jù)路徑(602)，所述方法包括將模擬數(shù)據(jù)信號(hào)(450)存儲(chǔ)(901)于所述多個(gè)數(shù)據(jù)路徑中的至少一個(gè)模擬數(shù)據(jù)路徑中 ；用偏壓電壓給所述存儲(chǔ)器陣列的字線(202)加偏壓(904)以用所述模擬數(shù)據(jù)信號(hào)編程 選定存儲(chǔ)器單元；給位線(204)加偏壓以使得能夠編程所述選定存儲(chǔ)器單元；檢驗(yàn)(905)所述選定存儲(chǔ)器單元被編程到的經(jīng)編程電壓；及在所述經(jīng)編程電壓等于或大于指示所述模擬數(shù)據(jù)信號(hào)的目標(biāo)電壓時(shí)，禁止編程(915)。
14.根據(jù)權(quán)利要求13所述的方法，其中禁止編程包括將所述經(jīng)編程電壓與目標(biāo)電壓進(jìn)行比較(911)；及在所述經(jīng)編程電壓等于或大于所述目標(biāo)電壓時(shí)，產(chǎn)生禁止信號(hào)(915)。
15.根據(jù)權(quán)利要求14所述的方法，且其進(jìn)一步包含如果所述經(jīng)編程電壓小于所述目標(biāo)電壓，那么增加所述選定存儲(chǔ)器單元上的所述偏壓 電壓(913)及繼續(xù)編程(904)所述選定存儲(chǔ)器單元直到所述經(jīng)編程電壓等于或大于所述目標(biāo)電壓 為止。
16.根據(jù)權(quán)利要求13所述的方法，其中存儲(chǔ)所述模擬數(shù)據(jù)信號(hào)包括在將所述模擬數(shù)據(jù) 信號(hào)存儲(chǔ)于所述模擬數(shù)據(jù)路徑中的電容元件(806)中之前用具有單位增益的放大器(703) 放大所述模擬數(shù)據(jù)信號(hào)。
17.根據(jù)權(quán)利要求13所述的方法，其中存儲(chǔ)所述模擬數(shù)據(jù)信號(hào)包括接收所述多個(gè)數(shù)據(jù)路徑中的第一模擬數(shù)據(jù)路徑的開(kāi)始地址(900)貫穿所述多個(gè)模擬數(shù)據(jù)路徑進(jìn)行遞增(920)；及將模擬數(shù)據(jù)信號(hào)存儲(chǔ)(901)于所述多個(gè)模擬數(shù)據(jù)路徑中的每一者中。
18.根據(jù)權(quán)利要求13所述的方法，其中將所述多個(gè)模擬數(shù)據(jù)路徑耦合到存儲(chǔ)器單元頁(yè) 的所述位線。
19.根據(jù)權(quán)利要求13所述的方法，其中將所述多個(gè)模擬數(shù)據(jù)路徑耦合到存儲(chǔ)器單元塊 的所述位線。
全文摘要
存儲(chǔ)器裝置中的存儲(chǔ)器陣列耦合到使得能夠?qū)⒛M電壓電平寫(xiě)入到所述存儲(chǔ)器陣列的模擬I/O數(shù)據(jù)接口。所述I/O接口由多個(gè)模擬數(shù)據(jù)路徑構(gòu)成，所述多個(gè)模擬數(shù)據(jù)路徑各自包含用于存儲(chǔ)對(duì)應(yīng)于耦合到其相應(yīng)數(shù)據(jù)路徑的選定存儲(chǔ)器單元待編程到的目標(biāo)電壓的電荷的電容器。所述I/O接口中可包含多個(gè)比較器，其中每一此比較器耦合到相應(yīng)位線。此比較器可將選定存儲(chǔ)器單元的閾值電壓與其目標(biāo)電壓進(jìn)行比較并在所述閾值電壓等于或超過(guò)所述目標(biāo)電壓時(shí)禁止進(jìn)一步的編程。
文檔編號(hào)G06F13/16GK101983378SQ200980112218
公開(kāi)日2011年3月2日 申請(qǐng)日期2009年4月3日 優(yōu)先權(quán)日2008年4月7日
發(fā)明者弗朗姬·F·魯帕爾瓦爾, 維沙爾·薩林 申請(qǐng)人:美光科技公司