專利名稱：一種集成電路設(shè)計方法和設(shè)計仿真系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的各個實施例一般涉及集成電路設(shè)計，更具體地，涉及一種集成電路設(shè)計方法和設(shè)計仿真系統(tǒng)。
背景技術(shù)：
由于集成電路的頻率變得越來越高，規(guī)模越來越大，其電源的功耗也隨之增加，并且供電電壓越來越低，導(dǎo)致對集成電路電源噪聲的控制成為設(shè)計中越來越重要的環(huán)節(jié)。集成電路的設(shè)計需要通過合適的設(shè)計方法確保芯片電壓的穩(wěn)定性。在未考慮芯片電壓去耦設(shè)計的集成電路中，過大的電源噪聲使得芯片電壓變化幅度可能會超過設(shè)計約束，甚至低于器件正常工作的最小電壓，導(dǎo)致器件失效；有時即使器件可以正常工作，其電壓的大幅波動也會導(dǎo)致整個芯片性能的不穩(wěn)定。實際應(yīng)用中，集成電路內(nèi)部器件工作電壓是波動的，本領(lǐng)域技術(shù)人員也稱器件的電壓是存在噪聲的，是不穩(wěn)定的。圖1給出了集成電路內(nèi)部器件工作電壓隨時間變化的波形Vx，以及表征電源噪聲的參數(shù)，其中，這些參數(shù)包括VDD為芯片封裝電源管腳的電壓，VDD’為內(nèi)部器件最小電壓；靜態(tài)電壓降(Static IR drop)為封裝引腳上的電壓與內(nèi)部器件穩(wěn)定工作時平均電壓之差，主要由于電源網(wǎng)絡(luò)中的寄生電阻引起的；動態(tài)電壓降 (Transient Compression)為封裝引腳上的電壓與VDD’的差，該參數(shù)從幾十毫伏到幾百毫伏不等，表征了電源網(wǎng)絡(luò)初始充電過程的一個狀態(tài)，由網(wǎng)絡(luò)電容電感共同決定，對于不同應(yīng)用要求，芯片有不同的動態(tài)電壓降的要求。通常的設(shè)計是通過增加去耦電容的方式來減小電壓波動的，這種方法中，去耦電容可以避免由于電流的突變而使電壓下降，從而滿足驅(qū)動電路電流的變化。現(xiàn)有技術(shù)通常是在芯片設(shè)計后期評估去耦電容的個數(shù)，如果個數(shù)不夠，則需要增加去耦電容，更有甚者需要重新調(diào)整芯片布局，給設(shè)計帶來不靈活性。

發(fā)明內(nèi)容
現(xiàn)有去耦技術(shù)的方法一般不以芯片面積作為優(yōu)化目標(biāo)，往往浪費了寶貴的片上面積資源。因此，需要一種有效的集成電路去耦設(shè)計方法和仿真系統(tǒng)，使用該設(shè)計方法或者仿真器，能夠快速并有效地提高設(shè)計的芯片電壓的穩(wěn)定性，在達到設(shè)計要求的同時，減少集成電路的面積，并且減少設(shè)計周期。根據(jù)本發(fā)明的一個方面，提供了一種集成電路設(shè)計方法，包括確定要分析電源噪聲的區(qū)域、該區(qū)域的初始面積和要使用的初始去耦電容個數(shù)；確定該區(qū)域的電流模型參數(shù)；確定該區(qū)域的初始面積對應(yīng)的電源網(wǎng)絡(luò)模型的模型參數(shù)；將該區(qū)域的網(wǎng)表、該區(qū)域的初始面積、該區(qū)域要使用的初始去耦電容個數(shù)、該區(qū)域的電流模型參數(shù)、該區(qū)域的電源網(wǎng)絡(luò)模型的模型參數(shù)、輸入到仿真器中，以獲得仿真結(jié)果；根據(jù)仿真結(jié)果，判斷該區(qū)域在所述該區(qū)域的初始面積和所述該區(qū)域要使用的初始
5去耦電容個數(shù)下，是否滿足芯片電源噪聲要求；如果該區(qū)域滿足芯片電源噪聲要求，則確定該初始面積為該區(qū)域在使用所述初始去耦電容個數(shù)下，滿足芯片電源噪聲要求的最小面積。根據(jù)本發(fā)明的另一個方面，提供了一種集成電路設(shè)計系統(tǒng)，包括第一確定裝置，用于確定要分析電源噪聲的區(qū)域、該區(qū)域的其初始面積和要使用的初始去耦電容個數(shù)；第二確定裝置，用于確定該所述區(qū)域的電流模型參數(shù)；第三確定裝置，用于確定該所述區(qū)域的初始面積對應(yīng)的電源網(wǎng)絡(luò)模型的模型參數(shù)；仿真裝置，用于將該上述區(qū)域的網(wǎng)表、該區(qū)域的初始面積、該區(qū)域的要使用的初始去耦電容個數(shù)、該區(qū)域的電流模型參數(shù)、該區(qū)域的電源網(wǎng)絡(luò)模型的模型參數(shù)輸入到仿真器中，以獲得仿真結(jié)果；第一判斷裝置，用于根據(jù)仿真結(jié)果，判斷該區(qū)域在所述該區(qū)域的初始面積和所述該區(qū)域要使用的初始去耦電容個數(shù)下，是否滿足芯片電源噪聲要求；第四確定裝置，用于如果該區(qū)域滿足芯片電源噪聲要求，確定該初始面積為該區(qū)域在使用所述該區(qū)域要使用的初始去耦電容個數(shù)下，滿足芯片電源噪聲要求的最小面積。


通過對附圖中本發(fā)明示例實施例方式的更詳細描述，本發(fā)明的上述、以及其它目的、特征和優(yōu)勢將變得更加明顯，其中，相同的參考標(biāo)號通常代表本發(fā)明示例實施例方式中的相同部件。圖1給出了集成電路內(nèi)部器件工作電壓隨時間變化的波形Vx，以及表征電源噪聲的參數(shù)；圖2示意性地示出了一個封裝后的集成電路剖面圖及該集成電路上全部solder bump的平面圖；圖3示出了一個集成電路內(nèi)部結(jié)構(gòu)圖；圖4示出了一種本發(fā)明提出的區(qū)域的電源網(wǎng)絡(luò)模型和電流模型；圖5示出了在另外一種電流分配方式中創(chuàng)建節(jié)點電流的示意圖；圖6示出了仿真時節(jié)點電流的插入方式；圖7示意性地示出了根據(jù)本發(fā)明的一種實施方式的一種集成電路設(shè)計方法的流程圖；圖8示出了圖7的步驟S706判斷結(jié)果為該區(qū)域不滿足芯片電源噪聲要求的一種優(yōu)選方法流程圖；圖9示出了圖7的步驟S706判斷結(jié)果為該區(qū)域不滿足芯片電源噪聲要求的另一種優(yōu)選方法流程圖；以及圖10示意性地示出了根據(jù)本發(fā)明的一種實施方式的一種集成電路設(shè)計系統(tǒng)的 1000結(jié)構(gòu)框圖。
具體實施方式
將參照附圖更加詳細地描述本發(fā)明的優(yōu)選實施方式，在附圖中顯示了本發(fā)明的優(yōu)選實施例。然而，本發(fā)明可以以各種形式實現(xiàn)而不應(yīng)該理解為被這里闡述的實施例所限制。 相反，提供這些實施例是為了使本發(fā)明更加透徹和完整，并且，完全將本發(fā)明的范圍傳達給本領(lǐng)域的技術(shù)人員。首先明確一些基本概念以便后面發(fā)明的描述。圖2示意性地示出了一個封裝后的集成電路剖面圖及該集成電路上全部solder bump的平面圖，其中201為管芯，本領(lǐng)域技術(shù)人員稱其為DIE，202為DIE上的焊球，本領(lǐng)域技術(shù)人員稱其為solder bump, 203為該芯片的封裝，204為封裝上的焊球，本領(lǐng)域技術(shù)人員稱為soldertall，solder bump通過內(nèi)部引線和solder ball相連，相同屬性的一個或多個 solder bump對應(yīng)一個或多個solder ball，205為芯片的蓋，本領(lǐng)域技術(shù)人員稱其為LID.?，F(xiàn)有的集成電路設(shè)計仿真器，例如HSPICE，PSPICE等，設(shè)計者只要提供仿真器所需要的網(wǎng)表就能夠在很高的頻率范圍內(nèi)精確地對器件進行晶體管級的仿真、分析和優(yōu)化， 其中網(wǎng)表里主要描述了電路元件的連接關(guān)系和仿真條件。在實際應(yīng)用中，這些仿真軟件能提供關(guān)鍵性的電路模擬和設(shè)計方案，并且應(yīng)用這些仿真軟件進行電路模擬時，其電路規(guī)模僅取決于用戶計算機的實際存儲器容量。圖3示出了一個集成電路內(nèi)部結(jié)構(gòu)圖，其中內(nèi)部各個矩形框代表該芯片的器件。 集成電路設(shè)計中，為了對電路結(jié)構(gòu)進行仿真，每個器件都會有很多信息保存在器件數(shù)據(jù)庫中，以便仿真調(diào)用，這些信息包括器件大小、工藝參數(shù)、工作頻率和電流波形等等，本發(fā)明在后續(xù)實施過程中會用到這個器件數(shù)據(jù)庫。集成電路的供電系統(tǒng)由外部電源，封裝及片上電源線(連接電阻、電感電容網(wǎng)絡(luò))，門級器件構(gòu)成。外部電源可以等效為穩(wěn)壓源，封裝及片上電源線可以等效為連接電阻、 電感和電容網(wǎng)絡(luò)的電源網(wǎng)絡(luò)模型，門級器件可以等效為電流源?？梢詫ι鲜黾呻娐返恼麄€芯片的全部區(qū)域，或者部分區(qū)域進行電源噪聲分析， 例如可以對圖3中白框指定的A區(qū)域進行電源噪聲分析。對于器件初步放置而未進行連線的芯片中，本發(fā)明可以對要分析電源噪聲的區(qū)域內(nèi)的電源網(wǎng)絡(luò)建立電源網(wǎng)絡(luò)模型和電流模型，其中電源網(wǎng)絡(luò)模型會隨著要分析電源噪聲區(qū)域的面積的不同而不同，電流模型和要分析電源噪聲區(qū)域內(nèi)所包含的器件相關(guān)，然后將該電源網(wǎng)絡(luò)模型和電流模型的模型參數(shù)輸入到集成電路仿真器中，現(xiàn)有的集成電路設(shè)計仿真器，例如HSPICE，PSPICE，就能夠利用建立的電源網(wǎng)絡(luò)模型和電流模型的模型參數(shù)來仿真電路的運行狀態(tài)，然后可以根據(jù)仿真的結(jié)果確定在該區(qū)域面積下的電源網(wǎng)絡(luò)模型和電流模型的電源噪聲是否滿足要求。本領(lǐng)域技術(shù)人員可以知道有多種電源網(wǎng)絡(luò)模型和電流模型可以應(yīng)用到本發(fā)明中，圖4示出了一種本發(fā)明提出的區(qū)域的電源網(wǎng)絡(luò)模型和電流模型，根據(jù)圖4，芯片的全部區(qū)域或者部分區(qū)域的電流模型可以采用正方形或者長方形網(wǎng)絡(luò)，以下為了簡化，采用正方形的模式敘述，本領(lǐng)域技術(shù)人員可以知道，使用相同的原理，也可以采用長方形的模型結(jié)構(gòu)。在該電流模型中，該區(qū)域被NXN個節(jié)點(圖4中示例為4X4)分割成(N-I) X (N-I)個大小相同的子區(qū)域(圖4中示例為3X3)，其中N是該區(qū)域中每邊節(jié)點數(shù)目。該區(qū)域的總電流可以根據(jù)該區(qū)域內(nèi)的器件進行估計，例如，在集成電路完成布局之前，可以預(yù)估該區(qū)域有哪些器件，然后可以根據(jù)各個器件的名字自動地從器件數(shù)據(jù)庫中提取這些器件一個周期內(nèi)的電流波形，并根據(jù)各自的工作頻率進行重復(fù)。最后將所有器件的電流進行疊加得到該區(qū)域的總電流波形。還可以采用其它的現(xiàn)有技術(shù)來獲得該區(qū)域的總電流波形，例如用hspice 或pspice仿真器也可以提取器件的電流波形。在一種節(jié)點電流分配方式中，將待仿真區(qū)域的總電流直接平均到各節(jié)點上，對于 NXN的節(jié)點網(wǎng)絡(luò)，每個節(jié)點上的電流大小都是相同的，為總電流的NXN分之一。在另外一種節(jié)點電流分配方式中，由于物理上的電源網(wǎng)絡(luò)一般是均勻的，因此給各個器件供電的電流可以近似看作在整個區(qū)域內(nèi)均勻分布的，也就是平均分配到每個子區(qū)域，設(shè)該區(qū)域的總電流為It。tal，子區(qū)域為I1 Ifc-Dxfc-D,則每個子區(qū)域的電流Ii = Itotal/ [(N-I) X (N-I)J0以圖4的3X3的網(wǎng)格模型為例，如圖4所示，共有九個子區(qū)域，假設(shè)每個子區(qū)域的電流是均勻的，可以用、id= It。tal/9得到每個子區(qū)域的電流。圖5示出了在另外一種電流分配方式中創(chuàng)建節(jié)點電流的示意圖，以N = 4為例，每個區(qū)域的電流Ig㈩最終會流向四個角上的節(jié)點。因此，單獨考慮每個角的電流，都是該區(qū)域電流的1/4，因此， 對于nn，給該節(jié)點提供電流的，只有I1的1/4，所以Inll = Ii/4;而對于邊上節(jié)點n21，其電流等于來自I1和I2的電流之和，即In21 = Ii/4+1/4 ；同樣對于內(nèi)部的節(jié)點Ii22，In22 = 1/4+12/4+14/4+15/4 ；對于(N-I) X (N-I)的網(wǎng)格，任何節(jié)點的電流為以該節(jié)點頂角的子區(qū)域電流四分之一的總和。與上述的電流模型相對應(yīng)，芯片的全部區(qū)域或者部分區(qū)域的電源網(wǎng)絡(luò)模型可以使用一個如圖3的由封裝的電阻(R)、封裝的電感(L)、芯片上電阻(RgHd)和節(jié)點上電容(C) 組成的網(wǎng)絡(luò)的電源網(wǎng)絡(luò)模型來模擬。具體來說，該模型包括2XNXN個封裝寄生電阻R， 2 XNXN個封裝的電感L，4XNX (N-I)個芯片上電阻Rgrid，NXN個節(jié)點上電容C。封裝的電阻R的值假設(shè)Rtl是每個solder bump的寄生電阻值，可以從工藝庫中獲得該數(shù)據(jù)，工藝庫和器件數(shù)據(jù)庫不同，里面主要包含工藝制造中寄生參數(shù)信息，Nc是該區(qū)域內(nèi)VDD或GND的solderbump數(shù)目，其中F = N2/Nc是換算系數(shù)，那么R = RtlXF代表該建模區(qū)域內(nèi)每個節(jié)點上的封裝寄生電阻。封裝的電感L的值假設(shè)Ltl是每個solder bump的電感，可以從工藝庫中獲得該數(shù)據(jù)，那么L = LtlXF代表該建模區(qū)域內(nèi)每個節(jié)點上的寄生電感。芯片上電阻的值每兩個節(jié)點之間也都存在寄生電阻，Rgrid = R1XL,其中R1 是單位長度的工藝電阻參數(shù)，而這里L(fēng)代表兩個節(jié)點之間的實際物理長度，L2=該區(qū)域的面積/[(N-I) (N-I)J0節(jié)點上電容C的值為(Cdecap+Cmacro+Cbk)/N2，其中Cdecap是該區(qū)域內(nèi)所加的去耦電容的電容值；Cmacro是該區(qū)域內(nèi)器件的本征電容的電容值；Cbk是背景電容的電容值。具體這幾個電容值可以通過以下方法計算Cdecap = nX (該區(qū)域面積-器件所占面積)XCQ，η是指去耦電容面積占除去器件占的該區(qū)域面積的比例系數(shù)，C0是單個去耦電容的電容密度。Cbk = (1-η) X (該區(qū)域面積-器件所占面積)XCb，Cb是背景電容密度。其中，該區(qū)域內(nèi)器件的本征電容的電容值Cmacro、去耦電容的電容密度Ctl、背景電容密度Cb、單位長度的工藝電阻參數(shù)R1、每個solder bump的寄生電阻值Rtl和每個solder bump的電感Ltl的數(shù)據(jù)均來源于工藝參數(shù)庫，由芯片生產(chǎn)廠商提供。圖6示出了仿真時節(jié)點電流的插入方式。那么在圖6中有NXN個節(jié)電電流對應(yīng) NXN個電流源，圖6示出了仿真時節(jié)點電流的插入方式。那么在圖6中有NXN個節(jié)電電流對應(yīng)NXN個電流源，與節(jié)點上電容并聯(lián)。 其它的電源網(wǎng)絡(luò)模型和電流模型也可以用于本發(fā)明。其它的電流模型，例如，不采用虛擬節(jié)點，而是采用該區(qū)域的solder bump作為節(jié)點的電流模型；節(jié)電電流可以平分該區(qū)域的電流；或者對各元件精確建模，用spice仿真器對該模型IP模型進行仿真，從而提取該建模區(qū)域內(nèi)不同位置的電流等。與這些方法相比， 本發(fā)明提出的電流模型在設(shè)計初期就能夠規(guī)劃去耦策略，從而縮短設(shè)計周期。其它的電源網(wǎng)絡(luò)模型也有很多種，從維度上分，可以分為一維，二維，三維1) 一維一維模型比較簡單，一般由芯片內(nèi)RC參數(shù)，封裝一維RLC參數(shù)，PCB板一維RLC參數(shù)構(gòu)成，該方法精度不夠，一般用于評估芯片整體諧振情況，或總體去耦電容的評估。2) 二維本發(fā)明的上述電源網(wǎng)絡(luò)模型就是一種二維模型，其它二維模型例如包括改進節(jié)點法(MNA)或部分等效電路方法(PEEC)等，都是針對固定電路模型的算法，通過數(shù)學(xué)計算得到電路模型中的各個參數(shù)。3)三維三維模型的算法都比較精確，但代價就是需要很多耗費大量的計算資源。目前比較流行的三維建模技術(shù)主要有有限元方法(FEM)、時域有限差分法(FDTD)、有限積分技術(shù)(FIT)和矩量法(MOM)等，也可以應(yīng)用于本發(fā)明。對于欲考察其電源噪聲的區(qū)域，可以得到該區(qū)域的上述模型的參數(shù)，同時根據(jù)確定的該區(qū)域的最小的初始面積和要使用的初始去耦電容的個數(shù)，對該區(qū)域進行仿真。仿真的目標(biāo)是獲使得該區(qū)域在使用合適的去耦電容個數(shù)個數(shù)下，滿足電源噪聲要求的最小面積。圖7示意性地示出了根據(jù)本發(fā)明的一種實施方式的一種集成電路設(shè)計方法的流程圖， 如圖7所示，在步驟S702，確定要分析電源噪聲的區(qū)域、該區(qū)域的初始面積和要使用的初始去耦電容個數(shù)；在步驟S703，確定該區(qū)域的電流模型參數(shù)；在步驟S704，確定該區(qū)域的初始區(qū)域面積對應(yīng)的電源網(wǎng)絡(luò)模型的模型參數(shù)；在步驟S705，將該上述區(qū)域的網(wǎng)表、該區(qū)域的初始面積、該區(qū)域要使用的初始去耦電容個數(shù)、該區(qū)域的電流模型參數(shù)、該區(qū)域的電源網(wǎng)絡(luò)模型的模型參數(shù)輸入到仿真器中，以獲得仿真結(jié)果；在步驟S706，根據(jù)仿真結(jié)果，判斷該區(qū)域在所述該區(qū)域的初始面積和所述該區(qū)域的初始去耦電容個數(shù)下，是否滿足芯片電源噪聲要求；在步驟S707，如果該區(qū)域滿足芯片電源噪聲要求，則確定該區(qū)域初始面積為該區(qū)域在使用所述初始去耦電容個數(shù)下，滿足芯片電源噪聲要求的最小面積。其中，步驟S703和 S704沒有特定的順序，可以任意步驟先執(zhí)行或者并行執(zhí)行。所述根據(jù)仿真結(jié)果確定在所述區(qū)域的初始面積下，判斷該區(qū)域是否滿足芯片電源噪聲要求包括判斷該區(qū)域的動態(tài)電壓降是否滿足要求。由于本發(fā)明希望獲得在滿足芯片電源噪聲要求情況下該區(qū)域的最小面積，因此， 當(dāng)判斷不滿足芯片電源噪聲要求時，在一種實施方式下，可以首先來增加去耦電容的個數(shù)并仿真，當(dāng)去耦電容的個數(shù)增加到一定的閾值，仍然不滿足芯片電源噪聲要求，則將該區(qū)域的面積增加一個規(guī)定值，重新仿真，直到獲得最小面積。另外一種實施方式也可以固定去耦電容的個數(shù)，逐步增加該區(qū)域的面積并建模仿真，從而得到滿足芯片電源噪聲要求的最小面積。圖8和圖9分別描述了這兩種實施方式的流程。這里，去耦電容個數(shù)的閾值可以人為指定，也可以根據(jù)該區(qū)域的面積、該區(qū)域內(nèi)器件所占的面積已及單個去耦電容所占的面積來計算。具體公式為去耦電容的個數(shù)閾值=(區(qū)域面積-區(qū)域內(nèi)器件面積)/單個去耦電
9容所占的面積。另外，面積增加的規(guī)定值為一次增加的面積，該規(guī)定值大小與solder bump 的特征尺寸相關(guān)，這樣面積可以逐漸增加，從而得到滿足芯片電源噪聲要求的最小面積。圖8示出了圖7的步驟S706判斷結(jié)果為該區(qū)域不滿足芯片電源噪聲要求的一種優(yōu)選方法流程圖，根據(jù)圖8，當(dāng)在步驟S706的判斷結(jié)果為該區(qū)域在當(dāng)前面積下不滿足芯片電源噪聲要求時，在步驟S802，以該區(qū)域要使用的初始去耦電容個數(shù)為當(dāng)前去耦電容的個數(shù)起始值，將當(dāng)前去耦電容的個數(shù)增加一個設(shè)定值，該設(shè)定值可以由設(shè)計人員規(guī)定，最簡單的情況可以為1 ；然后在步驟S803，判斷當(dāng)前去耦電容個數(shù)是否達到閾值，如果沒有達到閾值，在步驟S804，將當(dāng)前區(qū)域、當(dāng)前區(qū)域面積、當(dāng)前去耦電容個數(shù)、電流模型參數(shù)、當(dāng)前電源網(wǎng)絡(luò)模型的模型參數(shù)輸入到仿真器中，以獲得仿真結(jié)果；然后在步驟S805，判斷在當(dāng)前區(qū)域面積和當(dāng)前去耦電容個數(shù)下，該區(qū)域是否滿足芯片電源噪聲要求；如果判斷可以滿足芯片電源噪聲要求，則在步驟S809，確定該區(qū)域在使用當(dāng)前去耦電容個數(shù)下，當(dāng)前面積為滿足芯片電源噪聲要求的最小面積。如果判斷不能滿足芯片電源噪聲要求，返回步驟S802，繼續(xù)增加當(dāng)前去耦電容的個數(shù)。如果在步驟S803判斷當(dāng)前去耦電容個數(shù)達到閾值，則在步驟 S806，以該區(qū)域要使用的初始面積為當(dāng)前區(qū)域面積起始值，將所述當(dāng)前區(qū)域面積加上規(guī)定值；然后在步驟S807，重新確定所述當(dāng)前區(qū)域面積對應(yīng)的電源網(wǎng)絡(luò)模型的模型參數(shù)，這里， 電流模型不會因為當(dāng)前去耦電容個數(shù)的增加而改變，因為去耦電容器件對區(qū)域電流沒有貢獻。然后在步驟S808，將當(dāng)前去耦電容個數(shù)恢復(fù)為其初始個數(shù)；然后返回到步驟S804，繼續(xù)進行后續(xù)步驟。圖9示出了圖7的步驟S706判斷結(jié)果為該區(qū)域不滿足芯片電源噪聲要求的另一種優(yōu)選方法流程圖，其中，當(dāng)前去耦電容個數(shù)為固定值。根據(jù)圖9，在步驟S902，以該區(qū)域的初始面積為當(dāng)前區(qū)域面積起始值，將所述當(dāng)前區(qū)域面積加上規(guī)定值；然后在步驟S903，重新確定所述區(qū)域的當(dāng)前區(qū)域面積對應(yīng)的電源網(wǎng)絡(luò)模型的模型參數(shù)，然后在步驟S904，將當(dāng)前區(qū)域、當(dāng)前區(qū)域面積、當(dāng)前去耦電容個數(shù)、電流模型參數(shù)、當(dāng)前電源網(wǎng)絡(luò)模型的模型參數(shù)輸入到仿真器中，以獲得仿真結(jié)果；在步驟S905，判斷在當(dāng)前區(qū)域面積和當(dāng)前去耦電容個數(shù)下，該區(qū)域是否滿足芯片電源噪聲要求；如果判斷可以滿足芯片電源噪聲要求，則在步驟 S906，確定該區(qū)域在使用當(dāng)前去耦電容個數(shù)下，當(dāng)前面積為滿足芯片電源噪聲要求的最小面積。如果在步驟S905判斷不滿足芯片電源噪聲要求，則返回到步驟S902，繼續(xù)增加所述當(dāng)前區(qū)域面積。在同一個發(fā)明構(gòu)思下，本發(fā)明還公開了一種集成電路設(shè)計系統(tǒng)，圖10示意性地示出了根據(jù)本發(fā)明的一種實施方式的一種集成電路設(shè)計系統(tǒng)1000的結(jié)構(gòu)框圖，根據(jù)圖10， 該系統(tǒng)1000包括第一確定裝置1001，用于確定要分析電源噪聲的區(qū)域、該區(qū)域的初始面積和要使用的初始去耦電容個數(shù)；第二確定裝置1002，用于確定該所述區(qū)域的電流模型參數(shù)；第三確定裝置1003，用于確定該區(qū)域的初始面積對應(yīng)的電源網(wǎng)絡(luò)模型的模型參數(shù)；仿真裝置1004，用于將該區(qū)域的網(wǎng)表、該區(qū)域的初始面積、該區(qū)域的要使用的初始去耦電容個數(shù)、該區(qū)域的電流模型參數(shù)、該區(qū)域的電源網(wǎng)絡(luò)模型的模型參數(shù)輸入到仿真器中，以獲得仿真結(jié)果；第一判斷裝置1005，用于根據(jù)仿真結(jié)果，判斷該區(qū)域在所述該區(qū)域的初始面積和要使用的初始去耦電容個數(shù)下，是否滿足芯片電源噪聲要求；第四確定裝置1006，用于如果該區(qū)域滿足芯片電源噪聲要求，確定該區(qū)域的初始面積為該區(qū)域在使用所述初始去耦電容個數(shù)下，滿足芯片電源噪聲要求的最小面積。
在一種實施方式中，該系統(tǒng)1000進一步包括(圖10未示出)去耦電容管理器， 用于如果該區(qū)域不滿足電源噪聲要求，以該區(qū)域要使用的初始去耦電容個數(shù)為當(dāng)前去耦電容的個數(shù)起始值，將當(dāng)前去耦電容的個數(shù)增加一個設(shè)定值并判斷當(dāng)前去耦電容個數(shù)是否達到閾值；其中如果去耦電容管理器判斷結(jié)果為當(dāng)前去耦電容個數(shù)沒有達到閾值，所述仿真裝置將當(dāng)前區(qū)域、當(dāng)前區(qū)域面積、當(dāng)前去耦電容個數(shù)、電流模型參數(shù)、當(dāng)前電源網(wǎng)絡(luò)模型的模型參數(shù)輸入到仿真器中，以獲得仿真結(jié)果；第一判斷裝置判斷在當(dāng)前區(qū)域面積和當(dāng)前去耦電容個數(shù)下，該區(qū)域是否滿足芯片電源噪聲要求；其中，如果第一判斷裝置判斷可以滿足芯片電源噪聲要求，則第四確定裝置確定該區(qū)域在使用當(dāng)前去耦電容個數(shù)下，當(dāng)前區(qū)域面積為滿足芯片電源噪聲要求的最小面積；如果第一判斷裝置判斷不能滿足芯片電源噪聲要求，則去耦電容管理器繼續(xù)將當(dāng)前去耦電容的個數(shù)增加一個設(shè)定值，繼續(xù)判斷。在另外一種實施方式中，該系統(tǒng)1000進一步包括(圖10未示出)區(qū)域面積管理器，用于如果去耦電容管理器判斷去耦電容個數(shù)達到閾值，以該區(qū)域的初始面積為當(dāng)前區(qū)域面積起始值，將所述當(dāng)前區(qū)域面積加上規(guī)定值；其中，第三確定裝置重新確定所述區(qū)域的當(dāng)前區(qū)域面積對應(yīng)的電源網(wǎng)絡(luò)模型的模型參數(shù)；去耦電容管理器將當(dāng)前去耦電容個數(shù)恢復(fù)為其去耦電容初始個數(shù)，仿真裝置將當(dāng)前區(qū)域、當(dāng)前區(qū)域面積、當(dāng)前去耦電容個數(shù)、電流模型參數(shù)、當(dāng)前電源網(wǎng)絡(luò)模型的模型參數(shù)輸入到仿真器中，以獲得仿真結(jié)果步驟，第一判斷裝置繼續(xù)進行判斷。在再一個實施方式法中，該系統(tǒng)1000進一步包括(圖10未示出)區(qū)域面積管理器，用于如果去耦電容管理器判斷去耦電容個數(shù)達到閾值，以該區(qū)域用的初始面積為當(dāng)前區(qū)域面積起始值，將所述當(dāng)前區(qū)域面積加上規(guī)定值；其中，第三確定裝置重新確定所述區(qū)域的當(dāng)前區(qū)域面積對應(yīng)的電源網(wǎng)絡(luò)模型的模型參數(shù)；仿真裝置將當(dāng)前區(qū)域、當(dāng)前區(qū)域面積、當(dāng)前去耦電容個數(shù)、電流模型參數(shù)、當(dāng)前電源網(wǎng)絡(luò)模型的模型參數(shù)輸入到仿真器中，以獲得仿真結(jié)果步驟，第一判斷裝置判斷在當(dāng)前區(qū)域面積和當(dāng)前去耦電容個數(shù)下，該區(qū)域是否滿足芯片電源噪聲要求；如果第一判斷裝置判斷可以滿足芯片電源噪聲要求，則第四確定裝置確定該區(qū)域在使用當(dāng)前去耦電容個數(shù)下，當(dāng)前區(qū)域面積為滿足芯片電源噪聲要求的最小面積；如果第一判斷裝置判斷不滿足芯片電源噪聲要求，則區(qū)域面積管理器繼續(xù)將當(dāng)前區(qū)域面積加上規(guī)定值后，第三確定裝置、仿真裝置、第一判斷裝置、第四確定裝置繼續(xù)執(zhí)行。在該系統(tǒng)中，第一判斷裝置通過判斷該區(qū)域的動態(tài)電壓降是否滿足要求來判斷該區(qū)域在所述區(qū)域的面積和去耦電容個數(shù)下，是否滿足芯片電源噪聲要求。其中所述去耦電容個數(shù)的閾值可以有以下方法之一決定(1)人為指定；( 根據(jù)該區(qū)域的面積、該區(qū)域內(nèi)器件所占的面積已及單個去耦電容所占的面積來計算。并且其中所述面積增加的規(guī)定值與solder bump的特征尺寸相關(guān)。在本發(fā)明的電流模型中，該區(qū)域被NXN個節(jié)點分割成 (N-I) X (N-I)個大小相同的子區(qū)域，該區(qū)域的總電流可以根據(jù)該區(qū)域內(nèi)的器件進行估計， 其中N是該區(qū)域中每邊節(jié)點數(shù)目。其中節(jié)點電流分配方式為以下之一 (1)將該區(qū)域的總電流平均到各節(jié)點上；( 或者設(shè)該區(qū)域的總電流平均分配到每個子區(qū)域，各節(jié)點的電流為以該節(jié)點頂角的子區(qū)域電流四分之一的總和。在本發(fā)明的電源網(wǎng)絡(luò)模型包括2XNXN個封裝寄生電阻，2XNXN個封裝的電感，4XNX (N-I)個芯片上電阻以及NXN個節(jié)點上電容 C。
具體實施方式
已經(jīng)在方法中詳細論述，這里不再贅述。在同一個發(fā)明構(gòu)思下，本發(fā)明還公開了一種集成電路仿真器，可以使用上述方法進行仿真。雖然這里參照附圖描述了本發(fā)明的示例性實施例，但是應(yīng)該理解本發(fā)明不限于這些精確的實施例，并且在不背離本發(fā)明的范圍和宗旨的情況下，本領(lǐng)域普通技術(shù)人員能對實施例進行各種變化的修改。所有這些變化和修改意欲包含在所附權(quán)利要求中限定的本發(fā)明的范圍中。并且根據(jù)上述描述，所屬技術(shù)領(lǐng)域的技術(shù)人員知道，本發(fā)明可以體現(xiàn)為裝置、方法或計算機程序產(chǎn)品。因此，本發(fā)明可以具體實現(xiàn)為以下形式，即，可以是完全的硬件、完全的軟件(包括固件、駐留軟件、微代碼等)、或者本文一般稱為“電路”、“模塊”或“系統(tǒng)”的軟件部分與硬件部分的組合。此外，本發(fā)明還可以采取體現(xiàn)在任何有形的表達介質(zhì)(medium of expression)中的計算機程序產(chǎn)品的形式，該介質(zhì)中包含計算機可用的程序碼。可以使用一個或多個計算機可用的或計算機可讀的介質(zhì)的任何組合。計算機可用的或計算機可讀的介質(zhì)例如可以是——但不限于——電的、磁的、光的、電磁的、紅外線的、或半導(dǎo)體的系統(tǒng)、裝置、器件或傳播介質(zhì)。計算機可讀介質(zhì)的更具體的例子(非窮舉的列表)包括以下有一個或多個導(dǎo)線的電連接、便攜式計算機磁盤、硬盤、隨機存取存儲器 (RAM)、只讀存儲器(ROM)、可擦式可編程只讀存儲器(EPR0M或閃存)、光纖、便攜式緊湊磁盤只讀存儲器(CD-ROM)、光存儲器件、諸如支持因特網(wǎng)或內(nèi)部網(wǎng)的傳輸介質(zhì)、或者磁存儲器件。注意計算機可用的或計算機可讀的介質(zhì)甚至可以是上面印有程序的紙張或者其它合適的介質(zhì)，這是因為，例如可以通過電掃描這種紙張或其它介質(zhì)，以電子方式獲得程序，然后以適當(dāng)?shù)姆绞郊右跃幾g、解釋或處理，并且必要的話在計算機存儲器中存儲。在本文件的語境中，計算機可用的或計算機可讀的介質(zhì)可以是任何含有、存儲、傳達、傳播、或傳輸供指令執(zhí)行系統(tǒng)、裝置或器件使用的或與指令執(zhí)行系統(tǒng)、裝置或器件相聯(lián)系的程序的介質(zhì)。計算機可用的介質(zhì)可包括在基帶中或者作為載波一部分傳播的、由其體現(xiàn)計算機可用的程序碼的數(shù)據(jù)信號。計算機可用的程序碼可以用任何適當(dāng)?shù)慕橘|(zhì)傳輸，包括——但不限于——無線、 電線、光纜、RF等等。用于執(zhí)行本發(fā)明的操作的計算機程序碼，可以以一種或多種程序設(shè)計語言的任何組合來編寫，所述程序設(shè)計語言包括面向?qū)ο蟮某绦蛟O(shè)計語言——諸如Java、Smalltalk, C++之類，還包括常規(guī)的過程式程序設(shè)計語言——諸如” C”程序設(shè)計語言或類似的程序設(shè)計語言。程序碼可以完全地在用戶的計算上執(zhí)行、部分地在用戶的計算機上執(zhí)行、作為一個獨立的軟件包執(zhí)行、部分在用戶的計算機上部分在遠程計算機上執(zhí)行、或者完全在遠程計算機或服務(wù)器上執(zhí)行。在后一種情形中，遠程計算機可以通過任何種類的網(wǎng)絡(luò)——包括局域網(wǎng)(LAN)或廣域網(wǎng)(WAN)——連接到用戶的計算機，或者，可以(例如利用因特網(wǎng)服務(wù)提供商來通過因特網(wǎng))連接到外部計算機。此外，本發(fā)明的流程圖和/或框圖的每個方框以及流程圖和/或框圖中各方框的組合，都可以由計算機程序指令實現(xiàn)。這些計算機程序指令可以提供給通用計算機、專用計算機或其它可編程數(shù)據(jù)處理裝置的處理器，從而生產(chǎn)出一種機器，使得通過計算機或其它可編程數(shù)據(jù)處理裝置執(zhí)行的這些指令，產(chǎn)生實現(xiàn)流程圖和/或框圖中的方框中規(guī)定的功能 /操作的裝置(means)。也可以把這些計算機程序指令存儲在能指令計算機或其它可編程數(shù)據(jù)處理裝置以特定方式工作的計算機可讀介質(zhì)中，這樣，存儲在計算機可讀介質(zhì)中的指令產(chǎn)生一個包
12括實現(xiàn)流程圖和/或框圖中的方框中規(guī)定的功能/操作的指令裝置(instruction means) 的制造品，也可以把計算機程序指令加載到計算機或其它可編程數(shù)據(jù)處理裝置上，使得在計算機或其它可編程數(shù)據(jù)處理裝置上執(zhí)行一系列操作步驟，以產(chǎn)生計算機實現(xiàn)的過程，從而在計算機或其它可編程裝置上執(zhí)行的指令就提供實現(xiàn)流程圖和/或框圖中的方框中規(guī)定的功能/操作的過程。附圖中的流程圖和框圖，圖示了按照本發(fā)明各種實施例的系統(tǒng)、方法和計算機程序產(chǎn)品的可能實現(xiàn)的體系架構(gòu)、功能和操作。在這點上，流程圖或框圖中的每個方框可以代表一個模塊、程序段、或代碼的一部分，所述模塊、程序段、或代碼的一部分包含一個或多個用于實現(xiàn)規(guī)定的邏輯功能的可執(zhí)行指令。也應(yīng)當(dāng)注意，在有些作為替換的實現(xiàn)中，方框中所標(biāo)注的功能也可以以不同于附圖中所標(biāo)注的順序發(fā)生。例如，兩個接連地表示的方框?qū)嶋H上可以基本并行地執(zhí)行，它們有時也可以按相反的順序執(zhí)行，這依所涉及的功能而定。也要注意的是，框圖和/或流程圖中的每個方框、以及框圖和/或流程圖中的方框的組合，可以用執(zhí)行規(guī)定的功能或操作的專用的基于硬件的系統(tǒng)來實現(xiàn)，或者可以用專用硬件與計算機指令的組合來實現(xiàn)。
權(quán)利要求
1.一種集成電路設(shè)計方法，包括確定要分析電源噪聲的區(qū)域、該區(qū)域的初始面積和要使用的初始去耦電容個數(shù)； 確定該區(qū)域的電流模型參數(shù)；確定該區(qū)域的初始面積對應(yīng)的電源網(wǎng)絡(luò)模型的模型參數(shù)；將該區(qū)域的網(wǎng)表、該區(qū)域的初始面積、該區(qū)域要使用的初始去耦電容個數(shù)、該區(qū)域的電流模型參數(shù)、該區(qū)域的電源網(wǎng)絡(luò)模型的模型參數(shù)輸入到仿真器中，以獲得仿真結(jié)果；根據(jù)仿真結(jié)果，判斷該區(qū)域在所述該區(qū)域的初始面積和所述該區(qū)域要使用的初始去耦電容個數(shù)下，是否滿足芯片電源噪聲要求；如果該區(qū)域滿足芯片電源噪聲要求，則確定該初始面積為該區(qū)域在使用所述初始去耦電容個數(shù)下，滿足芯片電源噪聲要求的最小面積。
2.根據(jù)權(quán)利要求1所述的方法，該方法進一步包括 如果該區(qū)域不滿足電源噪聲要求，則以該區(qū)域要使用的初始去耦電容個數(shù)為當(dāng)前去耦電容的個數(shù)起始值，將當(dāng)前去耦電容的個數(shù)增加一個設(shè)定值；判斷當(dāng)前去耦電容個數(shù)是否達到閾值； 如果當(dāng)前耦電容個數(shù)沒有達到閾值，將當(dāng)前區(qū)域、當(dāng)前區(qū)域面積、當(dāng)前去耦電容個數(shù)、電流模型參數(shù)、當(dāng)前電源網(wǎng)絡(luò)模型的模型參數(shù)輸入到仿真器中，以獲得仿真結(jié)果；判斷在當(dāng)前區(qū)域面積和當(dāng)前去耦電容個數(shù)下，該區(qū)域是否滿足芯片電源噪聲要求； 如果判斷滿足芯片電源噪聲要求，則確定該區(qū)域在使用當(dāng)前去耦電容個數(shù)下，當(dāng)前區(qū)域面積為滿足芯片電源噪聲要求的最小面積；如果判斷不能滿足芯片電源噪聲要求，返回所述將當(dāng)前去耦電容的個數(shù)增加一個設(shè)定值的步驟。
3.根據(jù)權(quán)利要求2所述的方法，該方法進一步包括 如果當(dāng)前去耦電容個數(shù)達到閾值，則以該區(qū)域的初始面積為當(dāng)前區(qū)域面積起始值，將所述當(dāng)前區(qū)域面積加上規(guī)定值； 重新確定所述當(dāng)前區(qū)域面積對應(yīng)的電源網(wǎng)絡(luò)模型的模型參數(shù)； 將當(dāng)前去耦電容個數(shù)恢復(fù)為要使用的初始去耦電容個數(shù)，然后返回所述將當(dāng)前區(qū)域、 當(dāng)前區(qū)域面積、當(dāng)前去耦電容個數(shù)、電流模型參數(shù)、當(dāng)前電源網(wǎng)絡(luò)模型的模型參數(shù)輸入到仿真器中，以獲得仿真結(jié)果步驟，繼續(xù)進行后續(xù)步驟。
4.根據(jù)權(quán)利要求1所述的方法，該方法進一步包括 如果該區(qū)域不滿足電源噪聲要求，則以該區(qū)域的初始面積為當(dāng)前區(qū)域面積起始值，將所述當(dāng)前區(qū)域面積加上規(guī)定值； 重新確定所述當(dāng)前區(qū)域面積對應(yīng)的電源網(wǎng)絡(luò)模型的模型參數(shù)， 將當(dāng)前區(qū)域、當(dāng)前區(qū)域面積、當(dāng)前去耦電容個數(shù)、電流模型參數(shù)、當(dāng)前電源網(wǎng)絡(luò)模型的模型參數(shù)輸入到仿真器中，以獲得仿真結(jié)果；判斷在當(dāng)前區(qū)域面積和當(dāng)前去耦電容個數(shù)下，該區(qū)域是否滿足芯片電源噪聲要求； 如果判斷滿足芯片電源噪聲要求，確定該區(qū)域在使用當(dāng)前去耦電容個數(shù)下，當(dāng)前區(qū)域面積為滿足芯片電源噪聲要求的最小面積；如果判斷不滿足芯片電源噪聲要求，則返回到所述將所述當(dāng)前區(qū)域面積加上規(guī)定值的步驟，繼續(xù)進行后續(xù)步驟。
5.根據(jù)權(quán)利要求1-4之一所述的方法，其中判斷該區(qū)域在所述該區(qū)域的初始面積和要使用的初始去耦電容個數(shù)下，是否滿足芯片電源噪聲要求包括判斷該區(qū)域的動態(tài)電壓降是否滿足要求。
6.根據(jù)權(quán)利要求2-4之一所述的方法，其中所述去耦電容個數(shù)的閾值根據(jù)該區(qū)域的初始面積、該區(qū)域內(nèi)器件所占的面積以及單個去耦電容所占的面積來計算。
7.根據(jù)權(quán)利要求2-4之一所述的方法，其中所述面積增加的規(guī)定值與solderbump的特征尺寸相關(guān)。
8.根據(jù)權(quán)利要求1-6之一所述的方法，其中所述電流模型中，該區(qū)域被NXN個節(jié)點分割成(N-I)X(N-I)個大小相同的子區(qū)域，該區(qū)域的總電流根據(jù)該區(qū)域內(nèi)的器件進行估計，節(jié)點電流分配方式為將該區(qū)域的總電流平均到各節(jié)點上，其中N是該區(qū)域中每邊節(jié)點數(shù)目。
9.根據(jù)權(quán)利要求1-6之一所述的方法，其中所述電流模型中，該區(qū)域被NXN個節(jié)點分割成(N-I) X (N-I)個大小相同的子區(qū)域，該區(qū)域的總電流根據(jù)該區(qū)域內(nèi)的器件進行估計， 節(jié)點電流分配方式為設(shè)該區(qū)域的總電流平均分配到每個子區(qū)域，各節(jié)點的電流為以該節(jié)點頂角的子區(qū)域電流四分之一的總和，其中N是該區(qū)域中每邊節(jié)點數(shù)目。
10.根據(jù)權(quán)利要求1-9之一所述的方法，其中所述電源網(wǎng)絡(luò)模型包括2XNXN個封裝寄生電阻，2XNXN個封裝的電感，4XNX (N-I)個芯片上電阻以及NXN個節(jié)點上電容C。
11.一種集成電路設(shè)計系統(tǒng)，包括第一確定裝置，用于確定要分析電源噪聲的區(qū)域、該區(qū)域的其初始面積和要使用的初始去耦電容個數(shù)；第二確定裝置，用于確定該區(qū)域的電流模型參數(shù)；第三確定裝置，用于確定該區(qū)域的初始面積對應(yīng)的電源網(wǎng)絡(luò)模型的模型參數(shù)； 仿真裝置，用于將該區(qū)域的網(wǎng)表、該區(qū)域的初始面積、該區(qū)域的要使用的初始去耦電容個數(shù)、該區(qū)域的電流模型參數(shù)、該區(qū)域的電源網(wǎng)絡(luò)模型的模型參數(shù)輸入到仿真器中，以獲得仿真結(jié)果；第一判斷裝置，用于根據(jù)仿真結(jié)果，判斷該區(qū)域在所述該區(qū)域的初始面積和所述該區(qū)域要使用的初始去耦電容個數(shù)下，是否滿足芯片電源噪聲要求；第四確定裝置，用于如果該區(qū)域滿足芯片電源噪聲要求，確定該初始面積為該區(qū)域在使用所述該區(qū)域要使用的初始去耦電容個數(shù)下，滿足芯片電源噪聲要求的最小面積。
12.根據(jù)權(quán)利要求11所述的系統(tǒng)，該系統(tǒng)進一步包括去耦電容管理器，用于如果該區(qū)域不滿足電源噪聲要求，以該區(qū)域要使用的初始去耦電容個數(shù)為當(dāng)前去耦電容的個數(shù)起始值，將當(dāng)前去耦電容的個數(shù)增加一個設(shè)定值并判斷當(dāng)前去耦電容個數(shù)是否達到閾值；其中如果當(dāng)前去耦電容管理器判斷結(jié)果為當(dāng)前去耦電容個數(shù)沒有達到閾值， 所述仿真裝置將當(dāng)前區(qū)域、當(dāng)前區(qū)域面積、當(dāng)前去耦電容個數(shù)、電流模型參數(shù)、當(dāng)前電源網(wǎng)絡(luò)模型的模型參數(shù)輸入到仿真器中，以獲得仿真結(jié)果；第一判斷裝置判斷在當(dāng)前區(qū)域面積和當(dāng)前去耦電容個數(shù)下，該區(qū)域是否滿足芯片電源噪聲要求；其中，如果第一判斷裝置判斷滿足芯片電源噪聲要求，則第四確定裝置確定該區(qū)域在使用當(dāng)前去耦電容個數(shù)下，當(dāng)前區(qū)域面積為滿足芯片電源噪聲要求的最小面積；如果第一判斷裝置判斷不能滿足芯片電源噪聲要求，則去耦電容管理器繼續(xù)將當(dāng)前去耦電容的個數(shù)增加一個設(shè)定值，繼續(xù)判斷。
13.根據(jù)權(quán)利要求12所述的系統(tǒng)，該系統(tǒng)進一步包括區(qū)域面積管理器，用于如果去耦電容管理器判斷當(dāng)前去耦電容個數(shù)達到閾值，以該區(qū)域的初始面積為當(dāng)前區(qū)域面積起始值，將當(dāng)前區(qū)域面積加上規(guī)定值；其中，第三確定裝置重新確定所述區(qū)域的當(dāng)前區(qū)域面積對應(yīng)的電源網(wǎng)絡(luò)模型的模型參數(shù)；去耦電容管理器將去耦電容個數(shù)恢復(fù)為去耦電容初始個數(shù)，仿真裝置將當(dāng)前區(qū)域、當(dāng)前區(qū)域面積、當(dāng)前去耦電容個數(shù)、電流模型參數(shù)、當(dāng)前電源網(wǎng)絡(luò)模型的模型參數(shù)輸入到仿真器中，以獲得仿真結(jié)果，第一判斷裝置繼續(xù)進行判斷。
14.根據(jù)權(quán)利要求1所述的系統(tǒng)，該系統(tǒng)進一步包括區(qū)域面積管理器，用于如果去耦電容管理器判斷去耦電容個數(shù)達到閾值，以該區(qū)域的初始面積為當(dāng)前區(qū)域面積起始值，將所述當(dāng)前區(qū)域面積加上規(guī)定值；其中，第三確定裝置重新確定所述區(qū)域的當(dāng)前區(qū)域面積對應(yīng)的電源網(wǎng)絡(luò)模型的模型參數(shù)；仿真裝置將當(dāng)前區(qū)域、當(dāng)前區(qū)域面積、當(dāng)前去耦電容個數(shù)、電流模型參數(shù)、當(dāng)前電源網(wǎng)絡(luò)模型的模型參數(shù)輸入到仿真器中，以獲得仿真結(jié)果，第一判斷裝置判斷在當(dāng)前區(qū)域面積和當(dāng)前去耦電容個數(shù)下，該區(qū)域是否滿足芯片電源噪聲要求；如果第一判斷裝置判斷滿足芯片電源噪聲要求，則第四確定裝置確定該區(qū)域在使用當(dāng)前去耦電容個數(shù)下，當(dāng)前面積為滿足芯片電源噪聲要求的最小面積；如果第一判斷裝置判斷不滿足芯片電源噪聲要求，則區(qū)域面積管理器繼續(xù)將當(dāng)前區(qū)域面積加上規(guī)定值后，第三確定裝置、仿真裝置、第一判斷裝置、第四確定裝置繼續(xù)執(zhí)行。
15.根據(jù)權(quán)利要求11-14之一所述的系統(tǒng)，其中第一判斷裝置通過判斷該區(qū)域的動態(tài)電壓降是否滿足要求來判斷該區(qū)域在所述區(qū)域的初始面積和要使用的初始去耦電容個數(shù)下，是否滿足芯片電源噪聲要求。
16.根據(jù)權(quán)利要求12-14之一所述的系統(tǒng)，其中所述去耦電容個數(shù)的閾值根據(jù)該區(qū)域的面積、該區(qū)域內(nèi)器件所占的面積已及單個去耦電容所占的面積來計算。
17.根據(jù)權(quán)利要求12-14之一所述的系統(tǒng)，其中所述區(qū)域面積增加的規(guī)定值與solder bump的特征尺寸相關(guān)。
18.根據(jù)權(quán)利要求11-16之一所述的系統(tǒng)，其中所述電流模型中，該區(qū)域被NXN個節(jié)點分割成(N-I)X(N-I)個大小相同的子區(qū)域，該區(qū)域的總電流根據(jù)該區(qū)域內(nèi)的器件進行估計， 節(jié)點電流分配方式為將該區(qū)域的總電流平均到各節(jié)點上，其中N是該區(qū)域中每邊節(jié)點數(shù)目。
19.根據(jù)權(quán)利要求11-16之一所述的系統(tǒng)，其中所述電流模型中，該區(qū)域被NXN個節(jié)點分割成(N-I)X(N-I)個大小相同的子區(qū)域，該區(qū)域的總電流根據(jù)該區(qū)域內(nèi)的器件進行估計，節(jié)點電流分配方式為設(shè)該區(qū)域的總電流平均分配到每個子區(qū)域，各節(jié)點的電流為以該節(jié)點頂角的子區(qū)域電流四分之一的總和，其中N是該區(qū)域中每邊節(jié)點數(shù)目。
20.根據(jù)權(quán)利要求11-19之一所述的系統(tǒng)，其中所述電源網(wǎng)絡(luò)模型包括2XNXN個封裝寄生電阻，2XNXN個封裝的電感，4XNX (N-I)個芯片上電阻以及NXN個節(jié)點上電容C。
21.一種集成電路仿真器，使用權(quán)利要求1-10之一所述的方法進行仿真。
全文摘要
本發(fā)明公開了一種集成電路設(shè)計方法，系統(tǒng)和仿真器，其中方法包括確定要分析電源噪聲的區(qū)域、該區(qū)域的初始面積和要使用的初始去耦電容個數(shù)；確定該區(qū)域的電流模型參數(shù)；確定該區(qū)域的初始面積對應(yīng)的電源網(wǎng)絡(luò)模型的模型參數(shù)；將該區(qū)域的網(wǎng)表、該區(qū)域的初始面積、該區(qū)域要使用的初始去耦電容個數(shù)、該區(qū)域的電流模型參數(shù)、該區(qū)域的電源網(wǎng)絡(luò)模型的模型參數(shù)、輸入到仿真器中，以獲得仿真結(jié)果；根據(jù)仿真結(jié)果，判斷該區(qū)域在所述該區(qū)域的初始面積和所述該區(qū)域要使用的初始去耦電容個數(shù)下，是否滿足芯片電源噪聲要求；如果該區(qū)域滿足芯片電源噪聲要求，則確定該初始面積為該區(qū)域在使用所述初始去耦電容個數(shù)下，滿足芯片電源噪聲要求的最小面積。
文檔編號G06F17/50GK102236728SQ20101016268
公開日2011年11月9日 申請日期2010年4月30日 優(yōu)先權(quán)日2010年4月30日
發(fā)明者劉瑋, 尹文, 龐則桂, 鄒翾, 韓海濤 申請人:國際商業(yè)機器公司