專利名稱：一種soi體電阻建模方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件建模技術(shù)領(lǐng)域，尤其涉及一種SOI體電阻建模方法。
背景技術(shù)：
由于SOI CMOS電路實(shí)現(xiàn)了完全的介質(zhì)隔離，pn結(jié)面積小，不存在體硅CMOS技術(shù)中寄生的場區(qū)MOS管和可控硅結(jié)構(gòu)，因而輻射產(chǎn)生的光電流可以比體硅CMOS電路小近三個(gè)數(shù)量級(jí)，使得SOI電路在抗單粒子事件、瞬時(shí)輻射等方面有著突出優(yōu)勢。然而由于BOX (buried oxide)層的存在，SOI存在一個(gè)浮空區(qū)域，從而會(huì)產(chǎn)生浮體效應(yīng)。浮體效應(yīng)會(huì)引起翹曲效應(yīng)、寄生雙極晶體管效應(yīng)、反常的亞閾值斜率、器件閾值電壓漂移等。為了解決這一問題，一般有兩種方法一種是采用體接觸；另一種是從工藝角度出發(fā)采取的一些方法，比如BESS、在源漏摻雜Ge等。H型柵是目前最常用的一種體接觸方法。人們曾經(jīng)認(rèn)為體接觸完全解決了這一問題，然而令人遺憾的是，當(dāng)器件的寬度比較大時(shí)，由于體電阻的存在，體接觸效果并不是很好，體接觸對(duì)器件中部的控制力減弱，這會(huì)使得器件的性能介于浮體器件與理想體接觸之間。為了使得器件的模擬更加準(zhǔn)確，BSIM S0I4. 0中引入了 rbody這個(gè)參數(shù)。在BSIM SOI中，rbody是一個(gè)常數(shù)，體電阻只與器件尺寸相關(guān)，與電壓偏置無關(guān)。然而實(shí)際上器件的電壓偏置對(duì)體電阻有很大的影響，但是這一點(diǎn)并沒有在BSIM SOI中體現(xiàn)出來，本發(fā)明就是為了解決目前的體電阻模型與電壓偏置無關(guān)這一問題而產(chǎn)生的。

發(fā)明內(nèi)容
(一)要解決的技術(shù)問題有鑒于此，本發(fā)明的主要目的在于針對(duì)現(xiàn)有體電阻模型與電壓偏置無關(guān)的不足， 提出一種更加準(zhǔn)確的SOI體電阻建模方法。( 二 )技術(shù)方案為達(dá)到上述目的，本發(fā)明提供了一種SOI體電阻建模方法，該方法包括步驟1 計(jì)算中性體區(qū)橫截面面積；步驟2 根據(jù)中性體區(qū)橫截面面積建立SOI體電阻初步模型；步驟3 對(duì)SOI體電阻初步模型進(jìn)行優(yōu)化，形成最終的SOI體電阻模型。上述方案中，所述步驟1包括先計(jì)算不同偏置下耗盡區(qū)的寬度Xdf、 Xdb、al 和 a2，然后根據(jù)公式 Sl = (Dldd-Xdf) X (l-al-a2_2ol)和 S2 = (tsi-Dldd-Xdb) X (l+l-al-a2) /2計(jì)算中性體區(qū)橫截面面積S = S1+S2，其中Xdf為正界面的耗盡層寬度，Xdb為背界面的耗盡層寬度，ol為交疊長度，1為器件溝道長度，al和a2分別為源體Pn結(jié)合漏體pn結(jié)在體區(qū)的耗盡層寬度，Dldd為LDD結(jié)構(gòu)的深度，al、a2、Xdf、Xdb 都和電壓偏置相關(guān)。上述方案中，步驟2中所述根據(jù)中性體區(qū)橫截面面積建立SOI體電阻初步模型，是指從最基礎(chǔ)的電阻公式出發(fā)，以中性體區(qū)橫截面面積的計(jì)算為基礎(chǔ)，建立含有未知參數(shù)的體電阻模型rbody = W/q ( μ plNA1Sl+ μ p2NA2S2)，并且在程序里通過循環(huán)語句體現(xiàn)體電阻與體電位的相互影響。上述方案中，步驟3中所述對(duì)SOI體電阻初步模型進(jìn)行優(yōu)化，形成最終的SOI體電阻模型，是測試不同體偏、柵偏、漏偏下的體電阻，獲得測試數(shù)據(jù)后，通過改變參數(shù)遷移率和摻雜濃度，使得模擬數(shù)據(jù)與測試數(shù)據(jù)達(dá)到吻合。上述方案中，所述通過改變參數(shù)遷移率和摻雜濃度使得模擬數(shù)據(jù)與測試數(shù)據(jù)達(dá)到吻合的過程中，如果模擬數(shù)據(jù)大于測試數(shù)據(jù)，則提高遷移率和摻雜濃度；反之則降低遷移率和摻雜濃度。(三)有益效果從上述技術(shù)方案可以看出，本發(fā)明具有以下有益效果本發(fā)明提供的這種對(duì)SOI體電阻建模方法，體現(xiàn)了電壓偏置對(duì)體電阻的影響，從而使得器件的模擬更加準(zhǔn)確，電路的模擬更加可靠。


圖1是本發(fā)明提供的SOI體電阻建模的方法流程圖；圖2是本發(fā)明提供的SOI體電阻建模方法所需的器件簡化橫截面圖；圖3是不同漏壓下的體電阻測試數(shù)據(jù)與模擬數(shù)據(jù)對(duì)比；圖4是不同柵壓下的體電阻測試數(shù)據(jù)與模擬數(shù)據(jù)對(duì)比；圖5是不同體偏下的體電阻測試數(shù)據(jù)與模擬數(shù)據(jù)對(duì)比。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照附圖，對(duì)本發(fā)明提供的SOI體電阻建模方法進(jìn)一步詳細(xì)說明。如圖1所示，圖1是本發(fā)明提供的SOI體電阻建模的方法流程圖，該方法包括以下步驟步驟1 計(jì)算中性體區(qū)橫截面面積；步驟2 根據(jù)中性體區(qū)橫截面面積建立SOI體電阻初步模型；步驟3 對(duì)SOI體電阻初步模型進(jìn)行優(yōu)化，形成最終的SOI體電阻模型。其中，步驟1中所述計(jì)算中性體區(qū)橫截面面積是先計(jì)算不同偏置下耗盡區(qū)的寬度 Xdf、Xdb、al 和 a2，然后根據(jù)公式 Sl = (Dldd-Xdf) X (l-al-a2_2ol)和 S2 = (tsi-Dldd-Xdb) X (l+l-al-a2) /2計(jì)算中性體區(qū)橫截面面積S = S1+S2，其中Xdf為正界面的耗盡層寬度，Xdb為背界面的耗盡層寬度，ol為交疊長度，1為器件溝道長度，al和a2分別為源體Pn結(jié)合漏體pn結(jié)在體區(qū)的耗盡層寬度，Dldd為LDD結(jié)構(gòu)的深度，al、a2、Xdf、Xdb 都和電壓偏置相關(guān)。圖2示出了本發(fā)明提供的SOI體電阻建模的方法所需的器件簡化橫截面圖。步驟2中所述根據(jù)中性體區(qū)橫截面面積建立SOI體電阻初步模型，是指從最基礎(chǔ)的電阻公式出發(fā)，以中性體區(qū)橫截面面積的計(jì)算為基礎(chǔ)，建立含有未知參數(shù)的體電阻模型 rbody = W/q (μ piNAiS1+μρ#Α2δ2)，并且在程序里通過循環(huán)語句體現(xiàn)體電阻與體電位的相互影響。
由電阻公式R= ρ 1/S (其中R為電阻，P為電阻率，1為電阻長度，S為電阻截面積)及圖2可以得到rbody = W/qypNA(Sl+S2)，其中rbody為體電阻，W為器件寬度，NA為體摻雜濃度，up為為空穴遷移率，q為電子電量。由于器件體區(qū)上下?lián)诫s濃度不一樣，因此rbody = W/q ( μ pl、Sl+μ p0A2S2)，其中 NAl為體區(qū)上部摻雜濃度，NA2為體區(qū)下部摻雜濃度。由于體電阻與體電壓相互影響，因此兩者存在迭代的過程，在程序里通過for語句實(shí)現(xiàn)，簡要內(nèi)容如下for(i = 0 ；abs (Vbs-VbsO) < 0. 001 ； i++){VbsO = Vbs0+0. 001 ；rbody = f (VbsO, Vgs, Vds)；Vbs = rbody*Ibs ；}至此，體電阻模型已經(jīng)初步建立。然后對(duì)SOI體電阻初步模型進(jìn)行優(yōu)化，形成最終的SOI體電阻模型。測試不同體偏、柵偏、漏偏下的體電阻，獲得測試數(shù)據(jù)后，根據(jù)測試數(shù)據(jù)調(diào)節(jié)遷移率和摻雜濃度等相關(guān)參數(shù)，使得模擬數(shù)據(jù)與測試數(shù)據(jù)達(dá)到很好的吻合，體電阻模型便最終形成。在通過改變參數(shù)遷移率和摻雜濃度使得模擬數(shù)據(jù)與測試數(shù)據(jù)達(dá)到吻合的過程中，如果模擬數(shù)據(jù)大于測試數(shù)據(jù)，則提高遷移率和摻雜濃度；反之則降低遷移率和摻雜濃度。圖3、圖4和圖5示出了不同漏壓、柵壓和體偏下的體電阻測試數(shù)據(jù)與模擬數(shù)據(jù)對(duì)比。從圖3、圖4和圖5可以看出，本發(fā)明提供的這種SOI體電阻建模方法的模擬數(shù)據(jù)可以很好的與測試數(shù)據(jù)吻合，體現(xiàn)了電壓偏置對(duì)體電阻的影響。以上所述的具體實(shí)施例，對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種SOI體電阻建模方法，其特征在于，該方法包括 步驟1 計(jì)算中性體區(qū)橫截面面積；步驟2 根據(jù)中性體區(qū)橫截面面積建立SOI體電阻初步模型；步驟3 對(duì)SOI體電阻初步模型進(jìn)行優(yōu)化，形成最終的SOI體電阻模型。
2.根據(jù)權(quán)利要求1所述的SOI體電阻建模方法，其特征在于，所述步驟1包括 先計(jì)算不同偏置下耗盡區(qū)的寬度Xdf、Xdb、al和a2，然后根據(jù)公式Sl =(Dldd-Xdf) X (l-al-a2-2ol)和 S2 = (tsi-Dldd-Xdb) X (1+I_al_a2)/2 計(jì)算中性體區(qū)橫截面面積S = S1+S2，其中Xdf為正界面的耗盡層寬度，Xdb為背界面的耗盡層寬度，ol為交疊長度，1為器件溝道長度，al和a2分別為源體pn結(jié)合漏體pn結(jié)在體區(qū)的耗盡層寬度， Dldd為LDD結(jié)構(gòu)的深度，al、a2、Xdf、Xdb都和電壓偏置相關(guān)。
3.根據(jù)權(quán)利要求1所述的SOI體電阻建模方法，其特征在于，步驟2中所述根據(jù)中性體區(qū)橫截面面積建立SOI體電阻初步模型，是指從最基礎(chǔ)的電阻公式出發(fā)，以中性體區(qū)橫截面面積的計(jì)算為基礎(chǔ)，建立含有未知參數(shù)的體電阻模型rbody = ff/q( Up1NmSI+μ p2NA2S2)， 并且在程序里通過循環(huán)語句體現(xiàn)體電阻與體電位的相互影響。
4.根據(jù)權(quán)利要求1所述的SOI體電阻建模方法，其特征在于，步驟3中所述對(duì)SOI體電阻初步模型進(jìn)行優(yōu)化，形成最終的SOI體電阻模型，是測試不同體偏、柵偏、漏偏下的體電阻，獲得測試數(shù)據(jù)后，通過改變參數(shù)遷移率和摻雜濃度，使得模擬數(shù)據(jù)與測試數(shù)據(jù)達(dá)到吻
5.根據(jù)權(quán)利要求4所述的SOI體電阻建模方法，其特征在于，所述通過改變參數(shù)遷移率和摻雜濃度使得模擬數(shù)據(jù)與測試數(shù)據(jù)達(dá)到吻合的過程中，如果模擬數(shù)據(jù)大于測試數(shù)據(jù)，則提高遷移率和摻雜濃度；反之則降低遷移率和摻雜濃度。
全文摘要
本發(fā)明公開了一種SOI體電阻建模方法，該方法包括步驟1計(jì)算中性體區(qū)橫截面面積；步驟2根據(jù)中性體區(qū)橫截面面積建立SOI體電阻初步模型；步驟3對(duì)SOI體電阻初步模型進(jìn)行優(yōu)化，形成最終的SOI體電阻模型。利用本發(fā)明，實(shí)現(xiàn)了對(duì)體電阻的精確計(jì)算，體現(xiàn)了電壓偏置對(duì)體電阻的影響，使得器件的模擬更加準(zhǔn)確，從而確保電路的模擬結(jié)果更加可靠。
文檔編號(hào)G06F17/50GK102298655SQ20101021727
公開日2011年12月28日 申請日期2010年6月23日 優(yōu)先權(quán)日2010年6月23日
發(fā)明者卜建輝, 畢津順, 韓鄭生 申請人:中國科學(xué)院微電子研究所