專利名稱：一種利用mio接口收發(fā)圖形處理器通用計算數(shù)據(jù)的裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及數(shù)據(jù)傳輸領(lǐng)域，特別是關(guān)于利用MIO接口收發(fā)圖形處理器通用計算數(shù)據(jù)的裝置。
背景技術(shù)：
隨著現(xiàn)代圖形處理器(GPU Graphic Processing Unit)可編程能力及性能的提 高，GPU已經(jīng)可以集成有數(shù)百個簡單計算引擎——著色器，這些著色器使GPU不僅可以用作 繪制引擎，而且可以作為個人電腦的計算引擎，即利用GPU執(zhí)行通用并行計算，使圖形硬件 可以解決以前只有CPU才能完成的高密集計算任務(wù)?，F(xiàn)有的用于支持GPU進(jìn)行通用并行 計算的應(yīng)用程序接口有CUDA、OpenCL和DirectCompute。在這些應(yīng)用程序接口的支持下， GPU可以實(shí)現(xiàn)通用并行計算，并且未來計算機(jī)的計算模型將向異構(gòu)計算模型發(fā)展，即同時使 用CPU和GPU對應(yīng)用程序進(jìn)行處理應(yīng)用程序的順序部分在CPU上運(yùn)行，計算密集型部分在 GPU上運(yùn)行。使用GPU進(jìn)行計算會比使用CPU計算快2至10倍，用戶將明顯感受到程序運(yùn) 行速度的加快，并且降低系統(tǒng)的能耗。如圖1所示，目前將GPU應(yīng)用于通用并行計算中時數(shù)據(jù)的處理過程是CPU將數(shù)據(jù) 采集系統(tǒng)采集到的原始數(shù)據(jù)存入系統(tǒng)的主存中，系統(tǒng)的主存通過PCI-E總線將原始數(shù)據(jù)復(fù) 制到顯存中，GPU從顯存中讀取原始數(shù)據(jù)并對原始數(shù)據(jù)進(jìn)行計算，然后GPU將計算結(jié)果數(shù)據(jù) 存入顯存，最后CPU將計算結(jié)果數(shù)據(jù)從顯存復(fù)制到系統(tǒng)主存中，主存再將計算結(jié)果數(shù)據(jù)通 過外圍設(shè)備的局部總線發(fā)送給外圍設(shè)備。這種數(shù)據(jù)傳輸方式的缺陷在于系統(tǒng)以主存作為中轉(zhuǎn)將結(jié)果數(shù)據(jù)傳送給外圍設(shè) 備，因此當(dāng)輸入GPU的原始數(shù)據(jù)量和GPU計算結(jié)果數(shù)據(jù)量都非常大時，將導(dǎo)致傳輸延遲，且 浪費(fèi)計算機(jī)的內(nèi)存資源和CPU資源；此外，由于常用的PCI-E總線的帶寬有限，因此無法滿 足一些具有較大帶寬的應(yīng)用設(shè)備的需求(例如視頻流處理應(yīng)用、數(shù)字調(diào)制、軟件無線電、雷 達(dá)系統(tǒng)、計算機(jī)斷層掃描和超聲波成像等)，同時，由于PCI-E總線的延遲不固定，使顯存中 數(shù)據(jù)的輸入和輸出不能同步，因此必須在顯存中設(shè)置較大空間的緩沖區(qū)，這又造成存儲空 間不必要的浪費(fèi)。因此有必要對現(xiàn)有的GPU計算結(jié)果數(shù)據(jù)的傳輸方式進(jìn)行改進(jìn)，使輸入原始數(shù)據(jù)與 輸出結(jié)果數(shù)據(jù)之間的延遲減小，并節(jié)省計算機(jī)的存儲空間，使數(shù)據(jù)傳輸?shù)男实玫教岣摺?br> 發(fā)明內(nèi)容在發(fā)明內(nèi)容部分中引入了一系列簡化形式的概念，這將在具體實(shí)施方式
部分中進(jìn) 一步詳細(xì)說明。本實(shí)用新型的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方 案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。本發(fā)明提供了一種利用MIO接口收發(fā)圖形處理器通用計算數(shù)據(jù)的裝置，其特征在 于包括數(shù)據(jù)格式轉(zhuǎn)換模塊；所述數(shù)據(jù)格式轉(zhuǎn)換模塊將數(shù)據(jù)采集系統(tǒng)中的原始數(shù)據(jù)轉(zhuǎn)換為適合MIO接口的數(shù)據(jù)格式；還包括，圖形卡；所述圖形卡包括緩沖區(qū)申請模塊；在顯存中設(shè)置一個輸入緩沖 區(qū)和一個輸出緩沖區(qū)，并保存與所述輸入緩沖區(qū)和所述輸出緩沖區(qū)對應(yīng)的指針；寄存器設(shè) 置模塊；將MIO輸入接口和MIO輸出接口設(shè)置為直接內(nèi)存訪問模式；MIO輸入接口 ；接收從 所述數(shù)據(jù)格式轉(zhuǎn)換模塊發(fā)送的所述MIO接口格式的原始數(shù)據(jù)；內(nèi)核程序計算模塊；接收從 所述緩沖區(qū)申請模塊發(fā)送的所述輸入緩沖區(qū)和所述輸出緩沖區(qū)對應(yīng)的指針信號，并對所述 原始數(shù)據(jù)進(jìn)行計算得到結(jié)果數(shù)據(jù)；垂直同步信號監(jiān)測模塊；監(jiān)測所述MIO輸入接口中的所 述原始數(shù)據(jù)，并發(fā)送啟動信號到所述內(nèi) 核程序計算模塊；MIO輸出接口 ；接收所述內(nèi)核程序 計算模塊發(fā)送的所述結(jié)果數(shù)據(jù)，并發(fā)送所述結(jié)果數(shù)據(jù)到所述數(shù)據(jù)格式轉(zhuǎn)換模塊；所述數(shù)據(jù)格式轉(zhuǎn)換模塊將所述結(jié)果數(shù)據(jù)轉(zhuǎn)換為適合外圍設(shè)備接口格式的數(shù)據(jù)后 發(fā)送給所述外圍設(shè)備。根據(jù)本發(fā)明的一個方面，其特征在于所述垂直同步信號監(jiān)測模塊對MIO輸出接 口中的所述結(jié)果數(shù)據(jù)進(jìn)行監(jiān)測。根據(jù)本發(fā)明的一個方面，其特征在于所述MIO輸入接口發(fā)送所述原始數(shù)據(jù)到所 述輸入緩沖區(qū)。根據(jù)本發(fā)明的一個方面，其特征在于所述內(nèi)核程序計算模塊根據(jù)所述輸入緩沖 區(qū)指針讀取所述原始數(shù)據(jù)，并根據(jù)所述輸出緩沖區(qū)指針發(fā)送結(jié)果數(shù)據(jù)到所述輸出緩沖區(qū)。根據(jù)本發(fā)明的一個方面，其特征在于所述輸出緩沖區(qū)發(fā)送所述結(jié)果數(shù)據(jù)到所述 MIO輸出接口。根據(jù)本發(fā)明的一個方面，其特征在于所述垂直同步信號監(jiān)測模塊監(jiān)測到原始數(shù) 據(jù)或者結(jié)果數(shù)據(jù)中的垂直同步信號后發(fā)送所述啟動信號到所述內(nèi)核程序計算模塊。根據(jù)本發(fā)明的一個方面，其特征在于所述數(shù)據(jù)格式轉(zhuǎn)換模塊利用可編程邏輯門 陣列實(shí)現(xiàn)。本實(shí)用新型實(shí)現(xiàn)了利用圖形卡上的MIO接口接收原始數(shù)據(jù)，并將結(jié)果數(shù)據(jù)發(fā)送 出圖形卡，然后將結(jié)果數(shù)據(jù)轉(zhuǎn)換為適合外圍設(shè)備接口格式的數(shù)據(jù)，因此無須通過系統(tǒng)主存 作為中轉(zhuǎn)，提高了 GPU通用計算運(yùn)行速度，同時節(jié)省了計算機(jī)的內(nèi)存資源。此外，利用MIO 接口接收和發(fā)送數(shù)據(jù)的帶寬較寬，可以適用于較大帶寬的外圍設(shè)備。

本實(shí)用新型的下列附圖在此作為本實(shí)用新型的一部分用于理解本實(shí)用新型。附圖 中示出了本實(shí)用新型的實(shí)施例及其描述，用來解釋本實(shí)用新型的原理。在附圖中，圖1是現(xiàn)有技術(shù)中的圖形處理器計算結(jié)果數(shù)據(jù)輸出原理示意圖；圖2是本實(shí)用新型的結(jié)構(gòu)示意圖。
具體實(shí)施方式
在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然 而，對于本領(lǐng)域技術(shù)人員來說顯而易見的是，本實(shí)用新型可以無需一個或多個這些細(xì)節(jié)而 得以實(shí)施。在其他的例子中，為了避免與本實(shí)用新型發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù) 特征未進(jìn)行描述。顯然，本實(shí)用新型的施行并不限定于本領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本實(shí)用新型的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本實(shí)用新型還可以具有其 他實(shí)施方式。本實(shí)用新型以帶有兩個或者兩個以上MIO(MultipurposeInput/Output媒體輸 入/輸出單元)接口的圖形卡為平臺來實(shí)現(xiàn)。其中一個MIO接口作為原始數(shù)據(jù)的輸入接 口，另一個MIO接口作為結(jié)果數(shù)據(jù)輸出接口。所述圖形卡意指基本上包含GPU、顯示緩存 (簡稱顯存)、BI0S(BaSiCInput Output System基本輸入輸出系統(tǒng))、數(shù)字模擬轉(zhuǎn)換器 (RAMDACRandom Access Memory Digital-to-Analog Converter)、Π 以&電·、 電阻等的計算機(jī)配件。如圖2所示，根據(jù)本實(shí)用新型的GPU通用計算數(shù)據(jù)收發(fā)包括圖形卡200和數(shù)據(jù)格 式轉(zhuǎn)換模塊201。圖形卡200包括一緩沖區(qū)申請模塊200a、一寄存器設(shè)置模塊200b、一垂 直同步信號監(jiān)測模塊200c、一內(nèi)核程序計算模塊200d和MIO輸入接口 200f、ΜΙ0輸出接口 200g。其中，緩沖區(qū)申請模塊200a的輸出端分別連接顯存200e和內(nèi)核程序計算模塊200d 的輸入端，緩沖區(qū)申請模塊200a發(fā)送緩沖區(qū)設(shè)置信號到顯存200e，并發(fā)送緩沖區(qū)指針信號 到內(nèi)核程序計算模塊200d。寄存器設(shè)置模塊200b的輸出端分別連接MIO輸入接口 200f和 MIO輸出接口 200g，寄存器設(shè)置模塊200b對MIO輸入接口 200f和MIO輸出接口 200g進(jìn)行 設(shè)置。MIO輸入接口 200f和/或MIO輸出接口 200g連接垂直同步信號監(jiān)測模塊200c的輸 入端，MIO輸入接口 200f和/或MIO輸出接口 200g發(fā)送結(jié)果數(shù)據(jù)到垂直同步信號監(jiān)測模 塊200c。垂直同步信號監(jiān)測模塊200c的輸出端連接內(nèi)核程序計算模塊200d的輸入端，垂 直同步信號監(jiān)測模塊200c將啟動信號發(fā)送到內(nèi)核程序計算模塊200d。數(shù)據(jù)格式轉(zhuǎn)換模塊201的輸出端連接MIO輸入接口 200f，數(shù)據(jù)格式轉(zhuǎn)換模塊201 發(fā)送原始數(shù)據(jù)到MIO輸入接口 200f。數(shù)據(jù)格式轉(zhuǎn)換模塊201的輸入端連接MIO輸出接口 200g, MIO輸出接口 200g發(fā)送結(jié)果數(shù)據(jù)到數(shù)據(jù)格式轉(zhuǎn)換模塊201。數(shù)據(jù)采集系統(tǒng)202連接數(shù)據(jù)格式轉(zhuǎn)換模塊201的輸入端，將采集到的原始數(shù)據(jù) 發(fā)送給數(shù)據(jù)格式轉(zhuǎn)換模塊201，數(shù)據(jù)格式轉(zhuǎn)換模塊201將原始數(shù)據(jù)轉(zhuǎn)換為適合MIO接口的 格式，然后再通過MIO輸入接口 200f發(fā)送給圖形卡200。其中，適合MIO接口的格式意指 十二位并行、能夠雙沿觸發(fā)的數(shù)據(jù)格式，并且?guī)в兴酵叫盘?HSYNC)和垂直同步信號 (VSYNC)。圖形卡200的作用是對原始數(shù)據(jù)進(jìn)行計算并避免將結(jié)果數(shù)據(jù)發(fā)送到數(shù)據(jù)格式轉(zhuǎn) 換模塊201時發(fā)生的丟失現(xiàn)象。導(dǎo)致結(jié)果數(shù)據(jù)丟失的原因是由于內(nèi)核程序計算模塊200d 的計算速度遠(yuǎn)快于MIO輸出接口 200g將結(jié)果數(shù)據(jù)發(fā)送出去的速度，這將會導(dǎo)致前一幀的結(jié) 果數(shù)據(jù)未發(fā)送完畢，下一幀的結(jié)果數(shù)據(jù)覆蓋尚未發(fā)送完畢的上一幀的結(jié)果數(shù)據(jù)，從而不能 將全部結(jié)果數(shù)據(jù)通過MIO輸出接口 200g發(fā)送給數(shù)據(jù)格式轉(zhuǎn)換模塊201。本實(shí)用新型的工作原理為(1)首先，緩沖區(qū)申請模塊200a在顯存200e中申請兩個緩沖區(qū)，一個作為輸入緩 沖區(qū)200h，另一個作為輸出緩沖區(qū)200i，將兩個緩沖區(qū)的指針發(fā)送到GPU內(nèi)核程序計算模 塊 200d ；(2)寄存器設(shè)置模塊200b對MIO輸入接口 200f和MIO輸出接口 200g進(jìn)行 初始化設(shè)置將MIO輸入接口 200f和MIO輸出接口 200g的寄存器設(shè)置為DMA (Direct MemoryAccess直接內(nèi)存訪問)模式，即設(shè)置各MIO接口的傳輸數(shù)據(jù)大小、時鐘等參數(shù)一致，且各MIO接口同時使能；(3)數(shù)據(jù)格式轉(zhuǎn)換模塊201從數(shù)據(jù)采集系統(tǒng)202讀取原始數(shù)據(jù)，并將原始數(shù)據(jù)轉(zhuǎn) 換為適合MIO接口的數(shù)據(jù)格式，再將原始數(shù)據(jù)通過MIO輸入接口 200f發(fā)送給輸入緩沖區(qū) 200h ；(4)垂直同步信號監(jiān)測模塊200c對MIO輸入接口 200f和/或MIO輸出接口 200g 中的數(shù)據(jù)進(jìn)行實(shí)時監(jiān)測，(由于輸入、輸出MIO接口同時使能，因此可同時監(jiān)測到MIO輸入、 輸出接口中數(shù)據(jù)的垂直同步信號)若監(jiān)測到VSYNC信號，則說明MIO輸入接口 200f發(fā)送完 一幀原始數(shù)據(jù)，發(fā)送啟動信號到內(nèi)核程序計算模塊200d，內(nèi)核程序計算模塊200d根據(jù)輸入 緩沖區(qū)200h的指針讀取輸入緩沖區(qū)200h中的原始數(shù)據(jù)并進(jìn)行計算，否則繼續(xù)監(jiān)測；(5)內(nèi)核程序計算模塊200d收到啟動信號后，讀入輸入緩沖區(qū)200h中的原始數(shù)據(jù) 并計算，再根據(jù)輸出緩沖區(qū)200i的指針將計算得到的結(jié)果數(shù)據(jù)放入輸出緩沖區(qū)200i中，垂 直同步信號監(jiān)測模塊200c監(jiān)測到VSYNC信號結(jié)束后(此時上一幀結(jié)果數(shù)據(jù)已經(jīng)從MIO輸 出接口 203g發(fā)送完畢，且內(nèi)核程序計算模塊200d已經(jīng)計算出下一幀結(jié)果數(shù)據(jù))，輸出緩沖 區(qū)200i將結(jié)果數(shù)據(jù)通過MIO輸出接口 200g發(fā)送到數(shù)據(jù)格式轉(zhuǎn)換模塊201 ；(6)數(shù)據(jù)格式轉(zhuǎn)換模塊201將結(jié)果數(shù)據(jù)轉(zhuǎn)換為適合外圍設(shè)備203接口的數(shù)據(jù)格式， 并將轉(zhuǎn)換后的結(jié)果數(shù)據(jù)發(fā)送給外圍設(shè)備203，返回重復(fù)執(zhí)行(3)。由于垂直同步信號監(jiān)測模塊200c對MIO輸入接口 200f和/或MIO輸 出接口 200g 進(jìn)行VSYNC信號的實(shí)時監(jiān)測，而在VSYNC信號的持續(xù)時間內(nèi)，內(nèi)核程序計算模塊200d可以 完成一幀原始數(shù)據(jù)的計算，當(dāng)VSYNC信號結(jié)束時，再將結(jié)果數(shù)據(jù)通過MIO輸出接口 200g發(fā) 送到數(shù)據(jù)格式轉(zhuǎn)換模塊201，因此可避免計算結(jié)果數(shù)據(jù)丟失。所述數(shù)據(jù)格式轉(zhuǎn)換模塊201可以利用FPGA (Field Programmable GateArray可編 程邏輯門陣列)實(shí)現(xiàn)。本實(shí)用新型實(shí)現(xiàn)了利用圖形卡上的MIO接口接收和發(fā)送原始數(shù)據(jù)，并將GPU通用 計算結(jié)果數(shù)據(jù)發(fā)送出圖形卡后再進(jìn)行數(shù)據(jù)格式轉(zhuǎn)換。無須通過系統(tǒng)的主存作為中轉(zhuǎn)，節(jié)約 了計算機(jī)的存儲空間，同時減小了 GPU的通用計算過程的延遲。此外，利用MIO接口接收和 發(fā)送數(shù)據(jù)的帶寬較寬，因此可應(yīng)用在具有較大帶寬的外圍設(shè)備中。本實(shí)用新型已經(jīng)通過上述實(shí)施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是 用于舉例和說明的目的，而非意在將本實(shí)用新型限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng) 域技術(shù)人員可以理解的是，本實(shí)用新型并不局限于上述實(shí)施例，根據(jù)本實(shí)用新型的教導(dǎo)還 可以做出更多種的變型和修改，這些變型和修改均落在本實(shí)用新型所要求保護(hù)的范圍以 內(nèi)。本實(shí)用新型的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。
權(quán)利要求一種利用MIO接口收發(fā)圖形處理器通用計算數(shù)據(jù)的裝置，其特征在于包括-數(shù)據(jù)格式轉(zhuǎn)換模塊；所述數(shù)據(jù)格式轉(zhuǎn)換模塊將數(shù)據(jù)采集系統(tǒng)中的原始數(shù)據(jù)轉(zhuǎn)換為適合MIO接口的數(shù)據(jù)格式；還包括，-圖形卡；所述圖形卡包括-緩沖區(qū)申請模塊；在顯存中設(shè)置一個輸入緩沖區(qū)和一個輸出緩沖區(qū)，并保存與所述輸入緩沖區(qū)和所述輸出緩沖區(qū)對應(yīng)的指針；-寄存器設(shè)置模塊；將MIO輸入接口和MIO輸出接口設(shè)置為直接內(nèi)存訪問模式；-MIO輸入接口；接收從所述數(shù)據(jù)格式轉(zhuǎn)換模塊發(fā)送的所述MIO接口格式的原始數(shù)據(jù)；-內(nèi)核程序計算模塊；接收從所述緩沖區(qū)申請模塊發(fā)送的所述輸入緩沖區(qū)和所述輸出緩沖區(qū)對應(yīng)的指針信號，并對所述原始數(shù)據(jù)進(jìn)行計算得到結(jié)果數(shù)據(jù)；-垂直同步信號監(jiān)測模塊；監(jiān)測所述MIO輸入接口中的所述原始數(shù)據(jù)，并發(fā)送啟動信號到所述內(nèi)核程序計算模塊；-MIO輸出接口；接收所述內(nèi)核程序計算模塊發(fā)送的所述結(jié)果數(shù)據(jù)，并發(fā)送所述結(jié)果數(shù)據(jù)到所述數(shù)據(jù)格式轉(zhuǎn)換模塊；所述數(shù)據(jù)格式轉(zhuǎn)換模塊將所述結(jié)果數(shù)據(jù)轉(zhuǎn)換為適合外圍設(shè)備接口格式的數(shù)據(jù)后發(fā)送給所述外圍設(shè)備。
2.如權(quán)利要求1所述的一種利用MI0接口收發(fā)圖形處理器通用計算數(shù)據(jù)的裝置，其特 征在于所述垂直同步信號監(jiān)測模塊對MI0輸出接口中的所述結(jié)果數(shù)據(jù)進(jìn)行監(jiān)測。
3.如權(quán)利要求1或2所述的一種利用MI0接口收發(fā)圖形處理器通用計算數(shù)據(jù)的裝置， 其特征在于所述MI0輸入接口發(fā)送所述原始數(shù)據(jù)到所述輸入緩沖區(qū)。
4.如權(quán)利要求1或2所述的一種利用MI0接口收發(fā)圖形處理器通用計算數(shù)據(jù)的裝置， 其特征在于所述內(nèi)核程序計算模塊根據(jù)所述輸入緩沖區(qū)指針讀取所述原始數(shù)據(jù)，并根據(jù) 所述輸出緩沖區(qū)指針發(fā)送結(jié)果數(shù)據(jù)到所述輸出緩沖區(qū)。
5.如權(quán)利要求1或2所述的一種利用MI0接口收發(fā)圖形處理器通用計算數(shù)據(jù)的裝置， 其特征在于所述輸出緩沖區(qū)發(fā)送所述結(jié)果數(shù)據(jù)到所述MI0輸出接口。
6.如權(quán)利要求1或2所述的一種利用MI0接口收發(fā)圖形處理器通用計算數(shù)據(jù)的裝置， 其特征在于所述垂直同步信號監(jiān)測模塊監(jiān)測到原始數(shù)據(jù)或者結(jié)果數(shù)據(jù)中的垂直同步信號 后發(fā)送所述啟動信號到所述內(nèi)核程序計算模塊。
7.如權(quán)利要求1所述的一種利用MI0接口收發(fā)圖形處理器通用計算數(shù)據(jù)的裝置，其特 征在于所述數(shù)據(jù)格式轉(zhuǎn)換模塊利用可編程邏輯門陣列實(shí)現(xiàn)。
專利摘要本實(shí)用新型涉及一種利用MIO接口收發(fā)圖形處理器通用計算數(shù)據(jù)的裝置，其特征在于它包括圖形卡和數(shù)據(jù)格式轉(zhuǎn)換模塊；圖形卡包括一緩沖區(qū)申請模塊、一寄存器設(shè)置模塊、一垂直同步信號監(jiān)測模塊和一內(nèi)核程序計算模塊；圖形卡的作用是對原始數(shù)據(jù)進(jìn)行計算并利用垂直信號監(jiān)測模塊進(jìn)行VSYNC信號的實(shí)時監(jiān)測，在VSYNC信號的持續(xù)時間內(nèi)，內(nèi)核程序計算模塊可以完成一幀原始數(shù)據(jù)的計算，當(dāng)VSYNC信號結(jié)束時，再將結(jié)果數(shù)據(jù)通過MIO輸出接口發(fā)送到數(shù)據(jù)格式轉(zhuǎn)換模塊，因此可避免計算結(jié)果數(shù)據(jù)丟失。本實(shí)用新型實(shí)現(xiàn)了利用圖形卡上的MIO接口接收和發(fā)送原始數(shù)據(jù)，并將GPU通用計算結(jié)果數(shù)據(jù)發(fā)送出圖形卡后再進(jìn)行數(shù)據(jù)格式轉(zhuǎn)換。因此本實(shí)用新型可廣泛應(yīng)用于圖形處理器通用計算結(jié)果數(shù)據(jù)的收發(fā)裝置中。
文檔編號G06F3/14GK201611480SQ20102015306
公開日2010年10月20日 申請日期2010年4月8日 優(yōu)先權(quán)日2010年4月8日
發(fā)明者張舒, 邱俊 申請人:輝達(dá)公司