專利名稱：可變長快速傅立葉變換電路的制作方法
技術領域：
可變長快速傅立葉變換電路
技術領域：
本實用新型涉及數(shù)字信號處理領域，特別涉及一種可變長快速傅立葉變換電路。背景技術：
傅立葉變換是一種將信號從時域到頻域的變換形式，是聲學、圖像、電信和信號處 理等領域中一種重要的分析工具。其中，離散傅立葉變換(discreteFourier transform, DFT)更是數(shù)字信號處理領域不可缺少的工具之一，特別是快速傅立葉變換(fast Fourier transform,FFT)的出現(xiàn)使得DFT得到了廣泛的應用。采用FFT算法能使計算機計算DFT所 需的乘法次數(shù)大為減少，特別是被變換的序列點的點數(shù)越多，F(xiàn)FT算法計算量的節(jié)省就越顯
-frh-
者O更詳細來講，對于長度為N點的序列X (η)，其中η取0至N-I的整數(shù)，其離散傅里 葉變換公式為
N-Ix(k) = DFT [x(n)] = ^ 式 1
M=O
2π其中^Λ=/"1。顯然，采用式1進行DFT運算求出X(k)，需要N2次序列點x(n)與相應旋轉(zhuǎn)因子 的復數(shù)乘法計算，和N(N-I)次復數(shù)加法計算，當點數(shù)N較大時，這種直接計算DFT所需
要的運算量會很大，而快速傅里葉變換通過利用旋轉(zhuǎn)因子的周期性和對稱性采用“分而 治之”的方法達到了有效減少運算量的效果。對于長度為N點的序列X(Ii)，如果其中的N可以被分解為兩個整數(shù)的乘積，即N = LM，式 2這里假設N不是質(zhì)數(shù)并不過于嚴格，因為可以通過對任何序列加零來滿足式2，此 時快速傅里葉變換可以將N點DFT遞歸地分解為L點DFT和M點的DFT來計算?？梢詤⒖?圖1，其示出了現(xiàn)有技術中對一個N = 15點的DFT采用FFT計算時的示意圖。因為N = 5*3 =15，即L = 5和M = 3。該FFT算法步驟如下步驟1，將15點序列x(n)按列存儲，每列5點；步驟2，計算5行中每一行的3點DFT，這會產(chǎn)生一個5*3數(shù)組；步驟3，對于5*3數(shù)組中的每一項都乘以旋轉(zhuǎn)因子ff/，N= 15；步驟4，對于新的5*3數(shù)組中對3列中的每一列計算5點DFT，然后計算結(jié)果就是 所求的DFT。最后只需將5*3數(shù)組中的結(jié)果按行讀出即可。分析運算復雜度可知，快速傅里 葉變換可以降低近乎一半的運算量甚至更多。易于聯(lián)想地，當N為復合數(shù)時，N能夠被分解 為素數(shù)乘積的形式N = T^2--Tv從而一個N點序列的DFT就會被分解為許多更小的DFT，從而產(chǎn)生更有效的計算 DFT的算法。在實際的應用中通常都是利用一個FFT電路或者FFT處理器來單獨進行快速傅里葉變換來實現(xiàn)所述離散傅里葉變換的計算。由于2點的DFT是最基本的也是最容易被 硬件所實現(xiàn)的，即所謂的基2蝶形運算單元，所以很多FFT電路或者FFT處理器都是采用基 2蝶形運算單元作為基運算單元的核心來完成快速傅里葉變換的，即這類FFT電路或者FFT 處理器對一個N點序列的DFT采用分解為很多個2點的DFT來計算。類似地，還有基4FFT 電路或者FFT處理器、基8FFT電路或者FFT處理器甚至采用基16蝶形運算單元、基32蝶 形運算單元的FFT電路或者FFT處理器。顯然，當FFT電路或者FFT處理器采用的基運算單元的基數(shù)越高，越有利于提高運 算速度并且運算量越小，但是同時對軟、硬件的要求越高。另一方面，雖然FFT電路或者處 理器可以采用基-2FFT運算、基-4FFT運算、基-8FFT運算甚至是基-16FFT運算等等，但 是通常一個FFT電路或者處理器只使用一種固定基數(shù)的基運算單元，如基數(shù)為2的基運算 單元或基數(shù)為4的基運算單元。這種電路只能對點數(shù)為固定基數(shù)的整數(shù)次冪的序列點進行 FFT變換，具有很大局限性。也就是說，采用基數(shù)為4的基運算單元的基-4FFT電路或者FFT 處理器只能對點數(shù)是#的序列點進行計算，而不能對點數(shù)是力的所有序列點進行計算；采 用基數(shù)為8的基運算單元的基-8FFT只能對點數(shù)是爐的序列點進行計算，而不能對點數(shù)是 2L或者#的所有序列點進行計算。也就是說這些FFT電路或者FFT處理器對能夠處理的 序列點的點數(shù)有著限制，不能滿足一些情況下的應用。因此，有必要提出一種新的技術方案來解決上述缺點。

實用新型內(nèi)容本部分的目的在于概述本實用新型的實施例的一些方面以及簡要介紹一些較佳 實施例。在本部分以及本申請的說明書摘要和實用新型名稱中可能會做些簡化或省略以避 免使本部分、說明書摘要和實用新型名稱的目的模糊，而這種簡化或省略不能用于限制本 實用新型的范圍。本實用新型的一個目的在于提供一種新的快速傅立葉變換電路。為了達到本實用新型的目的，本實用新型提供一種快速傅立葉變換電路，用于可 變長序列點的快速傅立葉變換，所述電路包括混合基運算模塊，包括若干個不同基數(shù)的基 運算單元；基組合選擇模塊，根據(jù)待計算的序列的點數(shù)選擇基運算單元的組合；控制模塊， 利用選擇的基運算單元的組合對序列點進行快速傅立葉變換。進一步地，所述基運算單元的基數(shù)為2n，其中η為大于0的整數(shù)，每個基運算單元 的基數(shù)都不同。進一步地，所述基運算單元的組合中的基運算單元的基數(shù)之積等于待計算的序列 的點數(shù)，并且所述基運算單元的組合中的基運算單元的個數(shù)最少。進一步地，所述基運算單元的組合包括不同基運算單元的組合和同一基運算單元
的重復。進一步地，所述混合基運算模塊中的高基數(shù)的基運算單元由低基數(shù)的基運算單元 迭代實現(xiàn)。進一步地，所述基運算單元包括蝶形運算單元和旋轉(zhuǎn)因子單元。進一步地，所述混合基運算模塊包括基數(shù)為2的基運算單元、基數(shù)為4的基運算單 元和基數(shù)為8的基運算單元。[0027]進一步地，所述基組合選擇模塊包括若干級判斷電路，每一級判斷電路包括第一 或門和第二或門，其中第一或門接收所述點數(shù)的二進制表示的第3m-2位和第3m-l位，其中 第二或門接收所述點數(shù)的二進制表示的第3m-l位和第: 位，其中m為該級判斷電路的級 數(shù)，m為大于0的整數(shù)。進一步地，當?shù)谝换蜷T的輸出為1，第二或門的輸出為0時，該級判斷電路選擇基 數(shù)為2的基運算單元；當?shù)谝换蜷T的輸出為1且第二或門的輸出也為1時，該級判斷電路選 擇基數(shù)為4的基運算單元；當?shù)谝换蜷T的輸出為0，第二或門的輸出為1時，該級判斷電路 選擇基數(shù)為8的基運算單元，當?shù)谝换蜷T的輸出為0且第二或門的輸出也為0時，該級判斷 電路選擇基數(shù)為8的基運算單元并且進入下一級判斷電路繼續(xù)選擇。與現(xiàn)有技術相比，本實用新型中所采用的基運算單元為可變的和可選擇的，即利 用混合基進行2n點的快速傅立葉變換，利用相對較低的硬件成本實現(xiàn)了高速低延時的快速 傅立葉變換電路。這種快速傅立葉變換電路具有極大的靈活性，能夠進行可變長度的FFT 運算。

結(jié)合參考附圖及接下來的詳細描述，本實用新型將更容易理解，其中同樣的附圖 標記對應同樣的結(jié)構(gòu)部件，其中圖1為現(xiàn)有技術中對一個N = 15點的DFT采用FFT計算時的示意圖；圖2為本實用新型的一個實施例中的可變長快速傅立葉變換電路的結(jié)構(gòu)方框圖；圖3為本實用新型中的一個實施例中的可變長快速傅立葉變換電路的結(jié)構(gòu)示意 圖；圖4為本實用新型中的一個實施例中的判斷電路的結(jié)構(gòu)示意圖；和圖5為本實用新型中的一個實施例中判斷電路選擇基組合信息的結(jié)果示意圖。
具體實施方式為使本實用新型的上述目的、特征和優(yōu)點能夠更加明顯易懂，
以下結(jié)合附圖和具 體實施方式對本實用新型作進一步詳細的說明。本實用新型中的快速傅立葉變換電路包括了可供選擇的不同基數(shù)的基運算單元， 和相應的基組合選擇模塊，從而改變了傳統(tǒng)的只能對固定點數(shù)的序列點進行快速傅立葉變 換的模式，能夠?qū)Σ煌L度的序列點選擇最佳或者較佳的基運算單元組合進行快速、高效 地快速傅里葉變換計算。請參考圖2，其示出了本實用新型的一個實施例中的可變長快速傅立葉變換電路 200的結(jié)構(gòu)方框圖。所述可變長快速傅立葉變換電路200可以快速高效地計算任一點數(shù)N =2n的序列的DFT，其中η為大于0的整數(shù)。所述可變長快速傅立葉變換電路200包括混 合基運算模塊202、基組合選擇模塊204和控制模塊206?；旌匣\算模塊202包括若干個不同基數(shù)的基運算單元，比如第一基運算單元、 第二基運算單元，...，第五基運算單元等等。所述基運算單元的基數(shù)為2η，其中η為大于0 的整數(shù)，每個基運算單元的基數(shù)都不同。譬如在一個實施例中，所述混合基運算模塊202包 括基數(shù)為2的基運算單元、基數(shù)為4的基運算單元和基數(shù)為8的基運算單元。在另一個實施例中，所述混合基運算模塊202包括基數(shù)為2的基運算單元、基數(shù)為4的基運算單元和基 數(shù)為16的基運算單元。在再一個實施例中，所述混合基運算模塊202包括基數(shù)為2的基運 算單元和基數(shù)為4的基運算單元?？傊?，所述混合基運算模塊202內(nèi)有不同基數(shù)的基運算 單元可供選擇?；M合選擇模塊204根據(jù)待計算的序列的點數(shù)選擇最佳或者較佳的基運算單元 的組合來對待計算的序列計算DFT。所述待計算的序列數(shù)可以為2η中的任意一個數(shù)，其中 η為大于0的整數(shù)。因為待計算的序列的點數(shù)不定，故需要在實際計算中盡可能選擇最快 速、最合理的基運算單元組合來對待計算的序列進行DFT計算。具體來講，對于待計算的點 數(shù)為N的序列，選擇最佳或者較佳的基組合使得N = B1B2-^av其中ai，ii2，… 的值等于所述混合基運算模塊202內(nèi)包括的基運算單元的基數(shù)， 特別地，^, ，…\優(yōu)先選擇較高的基數(shù)。也就是說，所述基運算單元組合中的基運算單 元的基數(shù)之積等于待計算的序列的點數(shù)，并且所述基運算單元的組合中的基運算單元的個 數(shù)最少。例如如果混合基運算模塊202包括基數(shù)為2的基運算單元和基數(shù)為4的基運算單 元，而待計算的序列的點數(shù)為16，雖然N = 16 = 2*2*2*2 = 4*2*2 = 4*4，但是為了計算的 高效性，優(yōu)先選擇N = 16 = 4*4的方式來將序列點數(shù)為16的DFT遞歸地分解為4點DFT 和4點DFT來計算。還比如說混合基運算模塊202包括基數(shù)為2的基運算單元、基數(shù)為4 的基運算單元和基數(shù)為8的基運算單元，而待計算的序列數(shù)為256，雖然N = 256 = 8*8*4 =8*4*牡2 = 4*4*4*4 = 2*2*2*2*2*2*2*2，但是為了計算的高效性，優(yōu)先選擇N = 256 = 8*8*4的方式來將序列點數(shù)為256的DFT遞歸地分解為8點DFT、8點DFT和4點的DFT來 計算?？刂颇K206利用選擇的基運算單元的組合按照預定策略對待計算的序列進行 快速傅立葉變換。當所述基組合選擇模塊204選擇最佳或者較佳的基運算單元的組合后， 將選擇的基組合信息給所述控制模塊206，所述控制模塊206根據(jù)選擇的基組合信息控制 相關的數(shù)據(jù)存儲、遞歸邏輯等等，這部分內(nèi)容與現(xiàn)有通用FFT電路或者FFT處理器類似，是 本領域技術人員易于思及的內(nèi)容，故不作進一步地詳細闡述。綜上所述，所述可變長快速傅立葉變換電路200通過采用不同基數(shù)的基運算單 元，并結(jié)合基組合選擇模塊來選擇最佳或者較佳的基運算單元的組合來進行快速傅里葉變 換計算，由于具體的基組合是根據(jù)待計算的序列的點數(shù)實時計算分析的，所以本實用新型 的一個特點是可以計算可變長點的序列的DFT，而不局限于固定點數(shù)的序列的DFT計算；另 一特點是利用相對較低的硬件成本實現(xiàn)了高速低延時的快速傅立葉變換電路。請參考圖3，其示出了本實用新型的一個實施例中的可變長快速傅立葉變換電路 300的結(jié)構(gòu)方框圖。所述可變長快速傅立葉變換電路300可實現(xiàn)2n點的快速傅立葉變換， 其中η為大于0且小于13的所有整數(shù)。所述可變長快速傅里葉變換電路300包括混合基 運算模塊320、基組合選擇模塊340和控制模塊360。所述混合基運算模塊320包括基2基運算單元322、基4基運算單元3Μ和基8基 運算單元326。所述基2基運算單元322包括串聯(lián)的基數(shù)為2的蝶形運算單元和旋轉(zhuǎn)因子 單元；所述基4基運算單元3Μ包括串聯(lián)的基數(shù)為4的蝶形運算單元和旋轉(zhuǎn)因子單元；所述 基8基運算單元3 包括串聯(lián)的基數(shù)為8的蝶形運算單元和旋轉(zhuǎn)因子單元。[0047]所述基組合選擇模塊340包括判斷電路，該判斷電路接收待計算的序列的點數(shù)， 然后根據(jù)該點數(shù)判斷或者說選擇出適用于該序列的基組合信息。首先應當注意到一個特 點，由于所述點數(shù)為2n，當其轉(zhuǎn)換為一個二進制數(shù)后只有一位是1剩下的全是0。在本實施 例中，由于η為大于0且小于13的所有整數(shù)，所以所述點數(shù)的二進制表示包括13位，即第
0位、第1位、第2位.....第12位。由于第0位為1時，所述二進制數(shù)為奇數(shù)不是2η，故暫
時不考慮第0位的情況。所述判斷電路可以參考圖4，其示出了本實用新型的一個實施例中 的判斷電路400的結(jié)構(gòu)原理圖。所述判斷電路400包括第一級判斷電路410、第二級判斷電 路420、第三級判斷電路430和第四級判斷電路440，所述第一級判斷電路410根據(jù)所述點 數(shù)的第1、2和3位選擇基運算單元，所述第二級判斷電路420根據(jù)所述點數(shù)的第4、5和6 位選擇基運算單元，所述第三級判斷電路430根據(jù)所述點數(shù)的第7、8和9位選擇基運算單 元，所述第四級判斷電路440根據(jù)所述點數(shù)的第10、11和12位選擇基運算單元，所述第一級判斷電路410包括第一或門412和第二或門414，所述第一或門412的 兩個輸入端分別接收所述點數(shù)的第1位和第2位，所述第二或門414的兩個輸入端分別接 收所述點數(shù)的第2位和第3位。當所述第一或門412的輸出為1，所述第二或門414的輸出 為0時，可以判斷出所述點數(shù)的第1位為1，也即所述點數(shù)是2，則此時選擇基數(shù)為2的基運 算單元來計算；當所述第一或門412的輸出為1，所述第二或門414的輸出也為1時，可以判 斷出所述點數(shù)的第2位為1，也即所述點數(shù)是4，則此時選擇基數(shù)為4的基運算單元來計算； 當所述第一或門412的輸出為0，所述第二或門414的輸出為1時，可以判斷出所述點數(shù)的 第3位為1，也即所述點數(shù)是8，則此時選擇基數(shù)為8的基運算單元來計算；當所述第一或門 412的輸出為0，所述第二或門414的輸出也為0時，可以判斷出所述點數(shù)的前三位都是0， 也即所述點數(shù)大于8，則此時選擇基數(shù)為8的基運算單元來計算同時進入下一級判斷電路。所述第二級判斷電路420包括第三或門422和第四或門424，所述第三或門422的 兩個輸入端分別接收所述點數(shù)的第4位和第5位，所述第四或門4Μ的兩個輸入端分別接 收所述點數(shù)的第5位和第6位。當所述第三或門422的輸出為1，所述第四或門似4的輸 出為0時，可以判斷出所述點數(shù)的第4位為1，也即所述點數(shù)是16，則此時選擇基數(shù)為2的 基運算單元來計算，由于第一級判斷電路410已經(jīng)選擇了基數(shù)為8的基運算單元，所以當所 述點數(shù)是16時，判斷電路選擇的基組合符合N = 16 = 8*2 ；當所述第三或門422的輸出為 1，所述第四或門4Μ的輸出也為1時，可以判斷出所述點數(shù)的第5位為1，也即所述點數(shù)是 32，則此時選擇基數(shù)為4的基運算單元來計算，由于第一級判斷電路410已經(jīng)選擇了基數(shù)為 8的基運算單元，所以當所述點數(shù)是32時，判斷電路選擇的基組合符合N = 32 = 8*4 ；當所 述第三或門422的輸出為0，所述第四或門似4的輸出為1時，可以判斷出所述點數(shù)的第6 位為1，也即所述點數(shù)是64，則此時選擇基數(shù)為8的基運算單元，由于第一級判斷電路410 已經(jīng)選擇了基數(shù)為8的基運算單元，所以當所述點數(shù)是64時，判斷電路選擇的基組合符合 N = 64 = 8*8 ；當所述第三或門422的輸出為0，所述第四或門似4的輸出也為0時，可以 判斷出所述點數(shù)大于64，則此時選擇基數(shù)為8的基運算單元，并進入下一級判斷電路。所述第三級判斷電路430包括第五或門432和第六或門434，所述第五或門432的 兩個輸入端接收所述點數(shù)的第7位和第8位，所述第六或門434的兩個輸入端接收所述點 數(shù)的第8位和第9位。當所述第五或門432的輸出為1，所述第六或門434的輸出為0時， 可以判斷出所述點數(shù)的第7位為1，也即所述點數(shù)為128，則此時選擇基數(shù)為2的基運算單元，由于第一級判斷電路410和第二級判斷電路420都選擇了基數(shù)為8的基運算單元，所以 當所述點數(shù)是1 時，判斷電路選擇的基組合符合N = 128 = 8*8*2 ；當所述第五或門432 的輸出為1，所述第六或門434的輸出也為1時，可以判斷出所述點數(shù)的第8位為1，也即所 述點數(shù)為256，則此時選擇基數(shù)為4的基運算單元，由于第一級判斷電路410和第二級判斷 電路420都選擇了基數(shù)為8的基運算單元，所以當所述點數(shù)是256時，判斷電路選擇的基組 合符合N = 256 = 8*8*4 ；當所述第五或門432的輸出為0，所述第六或門434的輸出也為 1時，可以判斷出所述點數(shù)的第9位為1，也即所述點數(shù)為512，則此時選擇基數(shù)為8的基運 算單元，由于第一級判斷電路410和第二級判斷電路420都選擇了基數(shù)為8的基運算單元， 所以當所述點數(shù)是512時，判斷電路選擇的基組合符合N = 512 = 8*8*8 ；當所述第五或門 432的輸出為0，所述第四或門434的輸出也為0時，可以判斷出所述點數(shù)大于512，則此時 選擇基數(shù)為8的基運算單元，并進入下一級判斷電路。所述第四級判斷電路440包括第七或門442和第八或門444，所述第七或門442輸 入點數(shù)的第10位和第11位，所述第八或門444輸入點數(shù)的第11位和第12位。當所述第 七或門442的輸出為1，所述第八或門444的輸出為0時，可以判斷出所述點數(shù)的第10位 為1，也即所述點數(shù)為1024，則此時選擇基數(shù)為2的基運算單元，由于第一級判斷電路410、 第二級判斷電路420和第三級判斷電路430都選擇了基數(shù)為8的基運算單元，所以當所述 點數(shù)是IOM時，判斷電路選擇的基組合符合N = 1024 = 8*8*8*2 ；當所述第七或門442的 輸出為1，所述第八或門444的輸出也為1時，可以判斷出所述點數(shù)的第11位為1，也即所 述點數(shù)為2048，則此時選擇基數(shù)為4的基運算單元，由于第一級判斷電路410、第二級判斷 電路420和第三級判斷電路430都選擇了基數(shù)為8的基運算單元，所以當所述點數(shù)是2048 時，判斷電路選擇的基組合符合N = 2048 = 8*8*8*4 ；當所述第七或門442的輸出為0，所 述第八或門444的輸出為1時，可以判斷出所述點數(shù)的第12位為1，也即所述點數(shù)為4086， 則此時選擇基數(shù)為8的基運算單元，由于第一級判斷電路410、第二級判斷電路420和第三 級判斷電路430都選擇了基數(shù)為8的基運算單元，所以當所述點數(shù)是4086時，判斷電路選 擇的基組合符合N = 4086 = 8*8*8*8?？刂颇K360包括邏輯控制單元362、第一選擇器364和第二選擇器366。所述邏 輯控制單元362接收所述基組合選擇模塊340各級判斷電路的輸出結(jié)果，然后按照各級判 斷電路選擇的結(jié)果生成控制邏輯，然后發(fā)出控制信號給所述第一選擇器364和第二選擇器 366。所述第一選擇器364接收待計算的序列，然后根據(jù)所述邏輯控制單元362的控制信號 將待計算的序列送入相應的基運算單元。所述第二選擇器366則將基運算單元的計算結(jié)果 按照所述邏輯控制單元362的控制信號返回繼續(xù)計算或者輸出。以較簡單的點數(shù)為16的序 列的DFT計算為例，所述基組合選擇模塊340在判斷完畢后發(fā)出基組合信號，該基組合信號 可以直接是所述判斷電路中第一級判斷電路的兩個1或者說兩個高電平信號，也可以是所 述基組合選擇模塊340根據(jù)第一級判斷電路的輸出產(chǎn)生的代表基組合是N = 16 = 4*4的 其他基組合信號，然后所述邏輯控制單元362根據(jù)該基組合信號，控制所述第一選擇器364 將待計算的序列輸入基4基運算單元，然后計算完畢后，再通過第一選擇器364輸入給基4 基運算單元，最后控制所述第二選擇器366輸出最終計算結(jié)果。因為具體的快速傅里葉變 換計算方法和相關的硬件控制邏輯，比如內(nèi)存讀數(shù)據(jù)，計算結(jié)果中間存儲以及旋轉(zhuǎn)因子計 算等是通用FFT電路和FFT處理器都較為成熟的技術，這部分內(nèi)容也是本領域技術人員易于思及的內(nèi)容，故不作進一步地詳細闡述。應當認識到，所述判斷電路還可以繼續(xù)增加第五級判斷電路、第六級判斷電路等 等，以便能夠計算更多點數(shù)的序列的DFT。也可以增加對所述點數(shù)第0位的檢測，當?shù)?位 是1時視為出錯處理。對于不同的實施例，所述混合基運算模塊包括的基運算單元不一定 相同，對應的判斷電路也不相同。在一些實施例中，所述混合基運算模塊中的高基數(shù)的基運 算單元還可以由低基數(shù)的基運算單元迭代實現(xiàn)，如基數(shù)為16的基運算單元可以由基數(shù)為 2、4和8的基運算單元實現(xiàn)。圖5同時示出了所述判斷電路400對于不同點數(shù)的序列選擇 的基組合信息，以便更為明了地理解所述判斷電路400的工作原理。其中Yl、Y2、Y3、Y4、 Y5.Y6.Y7和Y8分別對應第一或門412、第二或門414、第三或門422、第四或門424、第五或 門432、第六或門434、第七或門442和第八或門444的輸出。上述說明已經(jīng)充分揭露了本實用新型的具體實施方式
。需要指出的是，熟悉該領 域的技術人員對本實用新型的具體實施方式
所做的任何改動均不脫離本實用新型的權利 要求書的范圍。相應地，本實用新型的權利要求的范圍也并不僅僅局限于所述具體實施方 式。
權利要求1.一種快速傅立葉變換電路，用于可變長序列點的快速傅立葉變換，其特征在于，其包括混合基運算模塊，包括若干個不同基數(shù)的基運算單元；基組合選擇模塊，根據(jù)待計算的序列的點數(shù)選擇基運算單元的組合；控制模塊，利用選擇的基運算單元的組合對序列點進行快速傅立葉變換。
2.根據(jù)權利要求1所述的電路，其特征在于，所述基組合選擇模塊包括若干級判斷電 路，每一級判斷電路包括第一或門和第二或門，其中第一或門接收所述點數(shù)的二進制表示 的第3m-2位和第3m-l位，其中第二或門接收所述點數(shù)的二進制表示的第3m_l位和第3m 位，其中m為該級判斷電路的級數(shù)，m為大于O的整數(shù)。
專利摘要本實用新型揭露了一種快速傅立葉變換電路，用于可變長序列點的快速傅立葉變換，所述電路包括混合基運算模塊，包括若干個不同基數(shù)的基運算單元；基組合選擇模塊，根據(jù)待計算的序列的點數(shù)選擇基運算單元的組合；控制模塊，利用選擇的基運算單元的組合對序列點進行快速傅立葉變換。本實用新型中所采用的基運算單元為可變的和可選擇的，即利用混合基進行2n點的快速傅立葉變換，利用相對較低的硬件成本實現(xiàn)了高速低延時的快速傅立葉變換電路。這種快速傅立葉變換電路具有極大的靈活性，能夠進行可變長度的FFT運算。
文檔編號G06F17/14GK201886472SQ201020597778
公開日2011年6月29日 申請日期2010年11月9日 優(yōu)先權日2010年11月9日
發(fā)明者董欣, 鄒楊 申請人:無錫中星微電子有限公司