專利名稱：一種龍芯刀片主板冷啟動(dòng)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及計(jì)算機(jī)主板上電，具體來(lái)說(shuō)，涉及一種龍芯刀片主板冷啟動(dòng)的方法。
背景技術(shù)：
主板冷啟動(dòng)就是主板在沒(méi)有加電或只有Mandby電源情況下啟動(dòng)。冷啟動(dòng)過(guò)程， 主板會(huì)完成上電、復(fù)位、硬件自檢這幾個(gè)過(guò)程。CPU、芯片組及其它外圍設(shè)備對(duì)上電順序有一定要求，而復(fù)位時(shí)序的正確與否也關(guān)系到系統(tǒng)能否正常工作。通常主板設(shè)計(jì)，CPU都選擇與之對(duì)應(yīng)搭配的同一廠商的芯片組，這樣各種電壓上電時(shí)間間隔、各種設(shè)備復(fù)位時(shí)間長(zhǎng)短都非常清楚，很容易設(shè)計(jì)，一般用RC延時(shí)電路就可以設(shè)計(jì)冷啟動(dòng)控制電路。同時(shí)，冷啟動(dòng)過(guò)程需要南橋、Supper IO等配合來(lái)完成。龍芯3A SMP刀片主板選用AMD RS780E+SB710芯片組和龍芯3A CPU搭配，上電和復(fù)位時(shí)序有很多不確定性。

發(fā)明內(nèi)容
為了解決龍芯主板上電和復(fù)位時(shí)許的問(wèn)題，本發(fā)明提供了一種龍芯刀片主板冷啟動(dòng)的方法。一種龍芯刀片主板冷啟動(dòng)的方法，按下電源開(kāi)關(guān)后，PWR_BTN#作為輸入信號(hào)給 Supper 10，Supper IO輸出SB_PWR0N#給南橋SB710 ；南橋檢測(cè)到SB_PWR0N#信號(hào)有效后， 將SLP_S5#信號(hào)拉為高電平；SLP_S5#為高電平后會(huì)觸發(fā)FPGA內(nèi)部上電和復(fù)位控制邏輯， 各種電壓按照控制邏輯先后上電，各種設(shè)備也按照邏輯順序進(jìn)行復(fù)位。優(yōu)選的，所述Supper IO的管腳有去抖動(dòng)的功能。優(yōu)選的，所述龍芯刀片由背板提供12V和12V StandBy兩種電源。優(yōu)選的，所述刀片的電源包括12V，5V，3. 3V和1. 8V，其中所述3. 3V和1. 8V電源是通過(guò)DC_DC由12V電源轉(zhuǎn)換的。優(yōu)選的，所述各種電壓按照控制邏輯先后上電的順序?yàn)?2V，5V，3. 3V和1. 8V。優(yōu)選的，所述各種設(shè)備按照邏輯順序進(jìn)行復(fù)位的順序?yàn)辇埿綜PU兩個(gè)內(nèi)核，南橋芯片，北橋芯片，BIOS FLASH和10。優(yōu)選的，所述龍芯CPU兩個(gè)內(nèi)核和BIOS FLASH可以同時(shí)復(fù)位。優(yōu)選的，所述龍芯CPU兩個(gè)內(nèi)核和南北橋的復(fù)位順序及復(fù)位時(shí)間長(zhǎng)短可以通過(guò)程序修改FPGA來(lái)完成。本發(fā)明采用FPGA控制龍芯主板上電和復(fù)位，就是設(shè)計(jì)更加靈活，一些控制信號(hào)的時(shí)間間隔都可以通過(guò)修改程序來(lái)調(diào)整，避免了設(shè)計(jì)風(fēng)險(xiǎn)。


圖1是本發(fā)明信號(hào)傳遞2是本發(fā)明上電時(shí)序圖
具體實(shí)施例方式為了解決龍芯3A SMP刀片主板冷啟動(dòng)過(guò)程中，各種電壓上電時(shí)間間隔、各種設(shè)備復(fù)位時(shí)間長(zhǎng)短不確定性問(wèn)題，我們用可編程控制器FPGA來(lái)控制整個(gè)主板的上電和復(fù)位過(guò)程。具體結(jié)構(gòu)如圖1所示。詳細(xì)信號(hào)定義如下PWR_BTN#_開(kāi)機(jī)按鈕信號(hào)SB_PWRON#-Supper IO給南橋的開(kāi)機(jī)信號(hào)SLP_S5#-南橋S5狀態(tài)電源開(kāi)啟信號(hào)NB_PG-北橋 PowerGood 信號(hào)
SB_PG-南橋 PowerGood 信號(hào)CPU0_RESET#-CPU0 復(fù)位信號(hào)CPU1_RESET#-CPU1 復(fù)位信號(hào)FLASH_RESET#-BIOS FLASH 復(fù)位信號(hào)CPU0_1V1_EN-CPU0 1. IV電壓控制信號(hào)，高電平有效；CPU1_1V1_EN-CPU1 1. IV電壓控制信號(hào)，高電平有效；NB_1V1_EN-北橋1. IV電壓控制信號(hào)，高電平有效；1V2_EN-1. 2V電壓控制信號(hào)，高電平有效；1V8_EN-1. 8V電壓控制信號(hào)，高電平有效。具體冷啟動(dòng)開(kāi)機(jī)流程如下未開(kāi)機(jī)前，主板MandBy供電后南橋會(huì)自動(dòng)復(fù)位；按下冷啟動(dòng)開(kāi)關(guān)后，PWR_BTN#作為輸入信號(hào)給Supper 10, Supper IO對(duì)應(yīng)的管腳有去抖動(dòng)功能，然后會(huì)輸出SB_PWR0N#給南橋SB710 ；南橋檢測(cè)到SB_PWR0N#信號(hào)有效后， 將SLP_S5#信號(hào)拉為高電平；SLP_S5#為高電平后會(huì)觸發(fā)FPGA內(nèi)部上電和復(fù)位控制邏輯， 各種電壓按照控制邏輯先后上電，各種設(shè)備也按照一定邏輯順序進(jìn)行復(fù)位。龍芯刀片由背板提供12V和12V StandBy兩種電源。其它電源如3. 3V、1. 8V等都是通過(guò)DC-DC由12V轉(zhuǎn)換而來(lái)。但每種電源開(kāi)啟都有相應(yīng)的信號(hào)來(lái)控制。首先，F(xiàn)PGA依次使12V_EN、5V_EN、3V3_ EN、1.8V_EN等信號(hào)有效，直到所有電源電壓都正確輸出；其次，上電結(jié)束后，F(xiàn)PGA分別給南橋和北橋發(fā)SB_PG和NB_PG信號(hào)，告訴南橋和北橋電已經(jīng)上好了 ；下面需要對(duì)芯片進(jìn)行復(fù)位完成初始化工作。如圖1所示，CPUO, CPUl和BIOS Flash可同時(shí)復(fù)位，和橋片相關(guān)的設(shè)備可以通過(guò)南橋來(lái)復(fù)位。CPU及芯片組復(fù)位順序及復(fù)位時(shí)間長(zhǎng)短需要通過(guò)修改FPGA邏輯，做大量實(shí)驗(yàn)來(lái)確定，直到系統(tǒng)開(kāi)機(jī)后能夠穩(wěn)定工作。冷啟動(dòng)開(kāi)機(jī)時(shí)序如圖2所示。
權(quán)利要求
1.一種龍芯刀片主板冷啟動(dòng)的方法，其特征在于按下電源開(kāi)關(guān)后，PWR_BTN#作為輸入信號(hào)給Supper 10，Supper IO輸出SB_PWR0N#給南橋SB710 ；南橋檢測(cè)到SB_PWR0N#信號(hào)有效后，將SLP_S5i^f號(hào)拉為高電平；SLP_S5#為高電平后會(huì)觸發(fā)FPGA內(nèi)部上電和復(fù)位控制邏輯，各種電壓按照控制邏輯先后上電，各種設(shè)備也按照邏輯順序進(jìn)行復(fù)位。
2.如權(quán)利要求1所述的方法，其特征在于所述SupperIO的管腳有去抖動(dòng)的功能。
3.如權(quán)利要求1所述的方法，其特征在于所述龍芯刀片由背板提供12V和12V StandBy兩種電源。
4.如權(quán)利要求1所述的方法，其特征在于所述刀片的電源包括12V，5V，3.3V和1. 8V, 其中所述3. 3V和1. 8V電源是通過(guò)DC_DC由12V電源轉(zhuǎn)換的。
5.如權(quán)利要求1所述的方法，其特征在于所述各種電壓按照控制邏輯先后上電的順序?yàn)?12V，5V，3. 3V 和 1. 8V。
6.如權(quán)利要求1所述的方法，其特征在于所述各種設(shè)備按照邏輯順序進(jìn)行復(fù)位的順序?yàn)辇埿綜PU兩個(gè)內(nèi)核，南橋芯片，北橋芯片，BIOS FLASH和10。
7.如權(quán)利要求6所述的方法，其特征在于所述龍芯CPU兩個(gè)內(nèi)核和BIOSFLASH可以同時(shí)復(fù)位。
8.如權(quán)利要求6所述的方法，其特征在于所述龍芯CPU兩個(gè)內(nèi)核和南北橋的復(fù)位順序及復(fù)位時(shí)間長(zhǎng)短可以通過(guò)程序修改FPGA來(lái)完成。
全文摘要
本發(fā)明提供了一種龍芯刀片主板冷啟動(dòng)的方法，按下電源開(kāi)關(guān)后，PWR_BTN#作為輸入信號(hào)給Supper IO，Supper IO輸出SB_PWRON#給南橋SB710；南橋檢測(cè)到SB_PWRON#信號(hào)有效后，將SLP_S5#信號(hào)拉為高電平；SLP_S5#為高電平后會(huì)觸發(fā)FPGA內(nèi)部上電和復(fù)位控制邏輯，各種電壓按照控制邏輯先后上電，各種設(shè)備也按照邏輯順序進(jìn)行復(fù)位。本發(fā)明采用FPGA控制龍芯主板上電和復(fù)位，就是設(shè)計(jì)更加靈活，一些控制信號(hào)的時(shí)間間隔都可以通過(guò)修改程序來(lái)調(diào)整，避免了設(shè)計(jì)風(fēng)險(xiǎn)。
文檔編號(hào)G06F1/24GK102236398SQ20111020503
公開(kāi)日2011年11月9日 申請(qǐng)日期2011年7月21日 優(yōu)先權(quán)日2011年7月21日
發(fā)明者劉新春, 姚文浩, 楊曉君, 柳勝杰, 梁發(fā)清, 王暉, 王英, 邵宗有, 鄭臣明, 郝志彬 申請(qǐng)人:曙光信息產(chǎn)業(yè)(北京)有限公司