技術(shù)特征：
1.一種用于處理器的流量路由的方法，其包括：監(jiān)控處理器節(jié)點(diǎn)之間的犧牲流量和非犧牲流量，其中所述犧牲流量包括犧牲請求或犧牲響應(yīng)中的至少一種，其中至少一個(gè)高速緩沖存儲器連接到相應(yīng)的處理器節(jié)點(diǎn)；為所述犧牲流量選擇路由方案，并為非犧牲流量選擇路由方案，其中所述犧牲流量利用所述節(jié)點(diǎn)之間的高帶寬鏈路，而所述非犧牲流量利用所述節(jié)點(diǎn)之間的低帶寬鏈路，其中所述犧牲流量和所述非犧牲流量經(jīng)由所選擇的鏈路從相應(yīng)的所述高速緩沖存儲器被發(fā)送；以及設(shè)置控制寄存器，從而啟用所述路由方案。2.如權(quán)利要求1所述的用于處理器的流量路由的方法，其中設(shè)置所述控制寄存器包括：在為處理器節(jié)點(diǎn)對(110,140)啟用分布時(shí)，設(shè)置路由模式位。3.如權(quán)利要求2所述的用于處理器的流量路由的方法，其中設(shè)置所述控制寄存器包括：為所述分布涉及到的所述處理器節(jié)點(diǎn)中的每個(gè)節(jié)點(diǎn)設(shè)置分布節(jié)點(diǎn)識別位；以及設(shè)置目的地鏈路元件。4.如權(quán)利要求1所述的用于處理器的流量路由的方法，其中設(shè)置所述控制寄存器包括：設(shè)置相干請求分布啟用位，來指示所述路由方案被啟用來處置犧牲請求。5.如權(quán)利要求1所述的用于處理器的流量路由的方法，其中設(shè)置所述控制寄存器包括：設(shè)置相干請求分布啟用位，來指示所述路由方案被啟用來處置犧牲響應(yīng)。6.如權(quán)利要求1所述的用于處理器的流量路由的方法，其中所述高帶寬鏈路上的所述犧牲流量包括成組雙躍點(diǎn)請求，而所述低帶寬鏈路上的所述非犧牲流量包括非成組單躍點(diǎn)請求。7.如權(quán)利要求1所述的用于處理器的流量路由的方法，其進(jìn)一步包括：在所述處理器中實(shí)行所述路由方案，其中所述處理器包括至少三個(gè)節(jié)點(diǎn)，第一處理器節(jié)點(diǎn)通過低帶寬鏈路連接到第二處理器節(jié)點(diǎn)，第三處理器節(jié)點(diǎn)通過第一高帶寬鏈路連接到所述第一處理器節(jié)點(diǎn)，并通過第二高帶寬鏈路連接到所述第二處理器節(jié)點(diǎn)；其中，所述犧牲流量沿著所述第一和第二高帶寬鏈路，從所述第一處理器節(jié)點(diǎn)投送到所述第二處理器節(jié)點(diǎn)，而所述非犧牲流量沿著所述低帶寬鏈路，從所述第一處理器節(jié)點(diǎn)投送到所述第二處理器節(jié)點(diǎn)。8.一種處理器，其包括：第一處理器節(jié)點(diǎn)，其通過低帶寬鏈路連接到第二處理器節(jié)點(diǎn)；第三處理器節(jié)點(diǎn)，其通過第一高帶寬鏈路連接到所述第一處理器節(jié)點(diǎn)，并通過第二高帶寬鏈路連接到所述第二處理器節(jié)點(diǎn)；以及多個(gè)高速緩沖存儲器，其包括連接到相應(yīng)的處理器節(jié)點(diǎn)的至少一個(gè)高速緩沖存儲器，其中所述處理器節(jié)點(diǎn)中的每個(gè)節(jié)點(diǎn)包括：多個(gè)計(jì)算單元，其連接到交叉開關(guān)，所述交叉開關(guān)經(jīng)過配置而用來控制從相應(yīng)的所述高速緩沖存儲器經(jīng)由所述計(jì)算單元發(fā)送到指定鏈路的流量，所述流量包括犧牲數(shù)據(jù)和非犧牲數(shù)據(jù)；并且，所述計(jì)算單元經(jīng)過配置而用來設(shè)置控制寄存器，所述控制寄存器具有已定義的路由方案，所述路由方案確定所述指定鏈路，從而使得在實(shí)行所述路由方案時(shí)，所述交叉開關(guān)經(jīng)過控制而在所述第一和第二高帶寬鏈路上發(fā)送犧牲數(shù)據(jù)流量，并在所述低帶寬鏈路上發(fā)送非犧牲數(shù)據(jù)流量，其中所述犧牲數(shù)據(jù)流量包括犧牲請求或犧牲響應(yīng)中的至少一種。9.如權(quán)利要求8所述的處理器，其中所述多個(gè)計(jì)算單元中的至少一個(gè)計(jì)算單元會在為處理器節(jié)點(diǎn)(110,140)對啟用分布時(shí)，設(shè)置所述控制寄存器中的路由模式位。10.如權(quán)利要求9所述的處理器，其中所述多個(gè)計(jì)算單元中的至少一個(gè)計(jì)算單元會為所述分布涉及到的所述處理器節(jié)點(diǎn)中的每個(gè)節(jié)點(diǎn)，來設(shè)置所述控制寄存器中的分布節(jié)點(diǎn)識別位，并設(shè)置目的地鏈路元件。11.如權(quán)利要求8所述的處理器，其中所述多個(gè)計(jì)算單元中的至少一個(gè)計(jì)算單元會設(shè)置所述控制寄存器中的相干請求分布啟用位，來指示所述路由方案被啟用來處置犧牲請求。12.如權(quán)利要求8所述的處理器，其中所述多個(gè)計(jì)算單元中的至少一個(gè)計(jì)算單元會設(shè)置所述控制寄存器中的相干請求分布啟用位，來指示所述路由方案被啟用來處置犧牲響應(yīng)。13.如權(quán)利要求8所述的處理器，其中所述高帶寬鏈路上的所述犧牲數(shù)據(jù)流量包括成組雙躍點(diǎn)請求，而所述低帶寬鏈路上的所述非犧牲數(shù)據(jù)流量包括非成組單躍點(diǎn)請求。