專利名稱：數(shù)據(jù)處理設(shè)備和圖像形成設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)處理設(shè)備和圖像形成設(shè)備。
背景技術(shù)：
在數(shù)據(jù)處理設(shè)備中，當(dāng)輸入電力(通電)時，硬件被初始化，隨后，操作系統(tǒng)(OS)和應(yīng)用程序(程序)被加載(寫入)到主存儲器中。在程序計數(shù)器(PC)中對存儲有待執(zhí)行程序的開始地址的主存儲器上的地址進行設(shè)定。結(jié)果，數(shù)據(jù)處理設(shè)備成為可運行狀態(tài)。JP-2005-010897-A披露了這樣ー種計算機系統(tǒng)通過存儲在非易失性存儲器單元中的主存儲器映像對系統(tǒng)進行啟動。非易失性存儲器單元構(gòu)成主存儲器裝置的一部分。當(dāng)對于主存儲器映像的預(yù)定寬度的每個區(qū)域應(yīng)用系統(tǒng)之后首次發(fā)生寫入訪問時，該區(qū)域的數(shù)據(jù)被復(fù)制到構(gòu)成主存儲器裝置的另一部分的可讀寫主存儲器單元以便在復(fù)制件上寫入，隨后對于完成復(fù)制的主存儲器映像區(qū)域的訪問被切換成對復(fù)制件的訪問。 JP-2010-026674-A披露了這樣ー種半導(dǎo)體集成電路該半導(dǎo)體集成電路使用不限制重寫次數(shù)的非易失性存儲器作為操作數(shù)據(jù)存儲區(qū)域。半導(dǎo)體集成電路包括CPU，CPU針對多個數(shù)據(jù)執(zhí)行預(yù)定運算，所述多個數(shù)據(jù)被存儲在由堆棧指針指定的地址中并且存儲在非易失性存儲器中繼指定地址之后的預(yù)定數(shù)量的多個地址中。CPU將預(yù)定運算的運算結(jié)果存儲在由堆棧指針?biāo)付ǖ牡刂分小２⑶?，?dāng)CPU的電源被關(guān)斷時，在CPU的電源被關(guān)斷時的周期中堆棧指針的值首先被存儲在非易失性存儲器中的預(yù)定地址中，隨后CPU的電源被關(guān)斷。然而，當(dāng)斷電狀態(tài)被切換到通電狀態(tài)時，數(shù)據(jù)處理設(shè)備需要立即返回到在被切換到斷電狀態(tài)之前所處的狀態(tài)并且以在被切換到斷電狀態(tài)之前所處的狀態(tài)繼續(xù)處理信息。

發(fā)明內(nèi)容
本發(fā)明提供這樣ー種數(shù)據(jù)處理設(shè)備當(dāng)電源被切換到通電狀態(tài)時，通過返回到恰好在被切換到斷電狀態(tài)之前所處的狀態(tài)，使所述數(shù)據(jù)處理設(shè)備能夠以恰好在被切換到斷電狀態(tài)之前所處的狀態(tài)繼續(xù)處理信息。(I)根據(jù)本發(fā)明的方案，ー種數(shù)據(jù)處理設(shè)備包括運算單元、可讀寫易失性寄存器、可讀寫非易失性存儲器、第一寫入?yún)g元、第二寫入?yún)g元和寫回単元。所述運算單元執(zhí)行算木運算和邏輯運算。所述可讀寫易失性寄存器存儲在由運算單元執(zhí)行的運算中使用的數(shù)據(jù)。所述可讀寫非易失性存儲器與所述易失性寄存器并行地存儲數(shù)據(jù)。存儲在所述非易失性存儲器中的數(shù)據(jù)為存儲在易失性寄存器中的數(shù)據(jù)。所述第一寫入?yún)g元將數(shù)據(jù)寫入易失性寄存器中。每當(dāng)數(shù)據(jù)被寫入易失性寄存器中時，所述第二寫入?yún)g元與所述第一寫入單元并行地將數(shù)據(jù)寫入非易失性存儲器中。當(dāng)數(shù)據(jù)處理設(shè)備的電源接通時，寫回単元將存儲在非易失性存儲器中的數(shù)據(jù)寫回到易失性寄存器中。(2)數(shù)據(jù)處理設(shè)備還包括數(shù)據(jù)傳輸總線。數(shù)據(jù)傳輸總線位于非易失性存儲器和易失性寄存器之間。寫回単元通過所述數(shù)據(jù)傳輸總線將存儲在非易失性存儲器中的數(shù)據(jù)寫回到易失性寄存器中。(3)在數(shù)據(jù)處理設(shè)備中，除了存儲在運算單元所執(zhí)行的運算中使用的數(shù)據(jù)之外，非易失性存儲器存儲用于使數(shù)據(jù)處理設(shè)備復(fù)位的復(fù)位向量。數(shù)據(jù)處理設(shè)備還包括指定単元，所述指定単元指定將數(shù)據(jù)和復(fù)位向量中的哪ー個寫回到易失性寄存器中。寫回單元將由所述指定単元所指定的數(shù)據(jù)和復(fù)位向量中的任一個寫回到易失性寄存器中。(4)數(shù)據(jù)處理設(shè)備還包括非易失性復(fù)位向量存儲器、指定単元和切換單元。所述非易失性復(fù)位向量存儲器存儲用于使數(shù)據(jù)處理設(shè)備復(fù)位的復(fù)位向量。所述指定単元指定將數(shù)據(jù)和復(fù)位向量中的哪ー個寫回到易失性寄存器中。切換單元將連接切換到由指定単元所指定的存儲數(shù)據(jù)的非易失性存儲器和存儲復(fù)位向量的非易失性復(fù)位向量存儲器中的任ー個。寫回單元將數(shù)據(jù)和復(fù)位向量中的任ー個從所述切換単元將連接切換到的非易失性存儲器和非易失性復(fù)位向量存儲器寫回到易失性寄存器。(5)數(shù)據(jù)處理設(shè)備還包括非易失性主存儲器。非易失性主存儲器存儲至少用于控 制數(shù)據(jù)處理設(shè)備的操作的程序。(6)在數(shù)據(jù)處理設(shè)備中，非易失性存儲器為MRAM、FeRAM, PRAM和ReRAM中的任一個。(7)在數(shù)據(jù)處理設(shè)備中，非易失性主存儲器為MRAM、FeRAM, PRAM和ReRAM中的任ー個。(8)根據(jù)本發(fā)明的另一方案，一種圖像形成設(shè)備包括圖像形成単元和指示単元。所述圖像形成単元在記錄介質(zhì)上形成圖像。所述指示單元控制所述圖像形成単元。所述指示単元包括運算單元、可讀寫易失性寄存器、可讀寫非易失性存儲器、第一寫入?yún)g元、第二寫入?yún)g元和寫回単元。所述運算単元執(zhí)行算術(shù)運算和邏輯運算。所述可讀寫易失性寄存器存儲在由所述運算單元執(zhí)行的運算中使用的數(shù)據(jù)。所述可讀寫非易失性存儲器與易失性寄存器并行地存儲數(shù)據(jù)。存儲在非易失性存儲器中的數(shù)據(jù)為存儲在易失性寄存器中的數(shù)據(jù)。第一寫入?yún)g元將數(shù)據(jù)寫入易失性寄存器中。每當(dāng)數(shù)據(jù)被寫入易失性寄存器中時，第二寫入單元與第一寫入單元并行地將數(shù)據(jù)寫入非易失性存儲器中。當(dāng)圖像形成設(shè)備的電源被接通時，所述寫回単元將存儲在非易失性存儲器中的數(shù)據(jù)寫回到易失性寄存器中。根據(jù)⑴中的本發(fā)明，與不設(shè)置非易失性存儲器的情況相比，當(dāng)電源被接通時，數(shù)據(jù)處理設(shè)備能夠恢復(fù)到恰好在電源被關(guān)斷之前的狀態(tài)，以便從恰好在電源被關(guān)斷之前的狀態(tài)起繼續(xù)執(zhí)行處理。根據(jù)(2)中的本發(fā)明，與不設(shè)置本構(gòu)造的情況相比，數(shù)據(jù)處理設(shè)備能夠快速恢復(fù)到恰好在電源被關(guān)斷之前的狀態(tài)。根據(jù)(3)和(4)中的本發(fā)明，與不設(shè)置本構(gòu)造的情況相比，當(dāng)電源被接通時，數(shù)據(jù)處理設(shè)備能夠選擇性地恢復(fù)到恰好在電源被關(guān)斷之前的狀態(tài)或者被復(fù)位。根據(jù)(5)中的本發(fā)明，與不設(shè)置本構(gòu)造的情況相比，能夠減小用于將主存儲器的信息存儲到硬盤驅(qū)動器中的功率，或減少主存儲器數(shù)據(jù)向硬盤驅(qū)動器的傳輸時間。根據(jù)(6)和(7)中的本發(fā)明，與不設(shè)置本構(gòu)造的情況相比，能夠抑制數(shù)據(jù)處理設(shè)備的運算速度的降低。根據(jù)⑶中的本發(fā)明，與不設(shè)置本構(gòu)造的情況相比，當(dāng)電源被接通時，圖像形成設(shè)備能夠恢復(fù)到恰好在電源被關(guān)斷之前的狀態(tài)并且從恰好在電源被關(guān)斷之前的狀態(tài)起繼續(xù)形成圖像。


基于下列附圖，詳細(xì)地說明本發(fā)明的示例性實施例，其中圖I是示出根據(jù)第一實施例的數(shù)據(jù)處理設(shè)備的總體構(gòu)造的實例的示意圖；圖2A和2B是示出易失性寄存器和非易失性存儲器的構(gòu)造的實例的示意圖；圖3是描述數(shù)據(jù)處理設(shè)備從初始狀態(tài)起直到變得可工作(可運行)之前的流程的流程圖；圖4是描述存儲在非易失性存儲器(NPC)中的數(shù)據(jù)(復(fù)位向量)在圖3的步驟S102處被傳輸?shù)揭资约拇嫫?PC)的路徑的示意圖；
圖5是描述數(shù)據(jù)處理設(shè)備按照ADD命令進行運算的流程圖；圖6是描述在ADD命令例程中的數(shù)據(jù)移動的示意圖；圖7是描述當(dāng)數(shù)據(jù)處理設(shè)備的電源單元再次被接通(重啟)時直到數(shù)據(jù)處理設(shè)備變得可工作之前的流程的流程圖；圖8是示出圖像形成設(shè)備的構(gòu)造的實例的示意圖；圖9是描述圖像形成設(shè)備和與通信線路連接的設(shè)備之間的關(guān)系的示意圖；圖IOA和IOB是示出圖像形成設(shè)備的正常模式和節(jié)電模式之間的比較的示意圖；圖11是示出根據(jù)第二實施例的數(shù)據(jù)處理設(shè)備的構(gòu)造的實例的示意圖；圖12是示出根據(jù)第三實施例的數(shù)據(jù)處理設(shè)備的構(gòu)造的實例的示意圖；以及圖13是描述根據(jù)第四實施例的數(shù)據(jù)處理設(shè)備中的非易失性存儲器的構(gòu)造的實例的示意圖。
具體實施例方式在下文中，將參照附圖詳細(xì)地說明本發(fā)明的實施例。(數(shù)據(jù)處理設(shè)備I)圖I是示出根據(jù)第一實施例的數(shù)據(jù)處理設(shè)備I的總體構(gòu)造的實例的示意圖。數(shù)據(jù)處理設(shè)備I包括中央處理單元(下文中稱為CPU) 10 ;非易失性主存儲器31，其由可讀寫非易失性存儲器元件構(gòu)成；易失性主存儲器32，其由可讀寫易失性存儲器元件構(gòu)成；總線橋接器40，其與下面要描述的數(shù)據(jù)/地址總線41和外部總線42連接；用戶輸入接ロ(WIF) 50，用于控制數(shù)據(jù)處理設(shè)備I的信號從用戶輸入到所述用戶輸入接ロ 50 ;通信接ロ(IF)60，其與諸如因特網(wǎng)或電話網(wǎng)絡(luò)等通信線路連接；輸入/輸出接ロ(I0IF)70，其與外部設(shè)備連接；串行總線接ロ(SBIF) 80，在所述串行總線接ロ 80處進行串行通信；以及電源單元90。數(shù)據(jù)處理設(shè)備I還包括數(shù)據(jù)/地址總線41和外部總線42。易失性存儲器元件和非易失性存儲器元件二者均指具有存儲信息(“I”/ “O”)的功能(存儲功能)的元件?！耙资浴笔侵府?dāng)供電時，提供存儲信息(“I”/ “O”)的功能(存儲功能)，而當(dāng)不供電時，喪失存儲信息(“I”/ “O”)的功能(存儲功能)，即，不能夠保存信息。同吋，“非易失性”是指無論是當(dāng)不供電時還是供電時，都提供持續(xù)存儲(記憶)信息(“I”/ “O”)的功能(存儲功能)。
下面將詳細(xì)地分別描述易失性存儲器元件和非易失性存儲器元件。此處，非易失性主存儲器31和易失性主存儲器32構(gòu)成了主存儲器30。非易失性主存儲器31存儲操作系統(tǒng)(下文中稱為OS)、應(yīng)用程序(下文中稱為程序)、文本、常量和變量。同時，易失性主存儲器32用作臨時存儲數(shù)據(jù)的工作區(qū)。可以不需要OS。主存儲器30具有存儲信息(“I”/ “O”)的功能(存儲功能)，可以通過CPU 10來指定地址，然后，能夠?qū)υ谥鞔鎯ζ?0中的由地址指定的區(qū)域(地址)中存儲的信息(“I”/ “O”)進行直接寫入和讀取(訪問)。隨后，將對CPU 10的構(gòu)造進行說明。CPU 10包括算木邏輯單元(ALU) 11，其作為運算単元的實例而執(zhí)行邏輯運算和算木運算；浮點単元(FPU) 12，其與運算單元的實例類似地執(zhí)行浮點運算；以及中斷単元13，其執(zhí)行中斷處理。CPU 10還包括由可讀寫易失性存儲器元件構(gòu)成的易失性寄存器14，易失性寄存器14用于存儲(記憶)數(shù)據(jù)和地址，同時執(zhí)行這些運算和處理。此處，存儲在 易失性寄存器14中的數(shù)據(jù)和地址統(tǒng)稱為數(shù)據(jù)。CPU 10還包括對數(shù)據(jù)的讀取(加載)和保持(存儲)進行控制的LOAD/STORE單元(加載/存儲單元)15 (以下簡稱為“L/S単元”)和對命令進行解碼的命令単元16。CPU 10還包括由可讀寫非易失性存儲器元件構(gòu)成的非易失性存儲器17。如下面所述，非易失性存儲器17并行地存儲在易失性寄存器14中存儲的數(shù)據(jù)。CPU 10還包括對數(shù)據(jù)進行高速緩沖存儲的數(shù)據(jù)高速緩沖存儲器18、對命令進行高速緩沖存儲的指令高速緩沖存儲器19以及與總線橋接器40連接的總線接ロ(總線IF)20。CPU 10還包括指示單元21,指示單元21控制ALU 11、FPU 12、中斷單元13、易失性寄存器14、L/S単元15、命令単元16、非易失性存儲器17、數(shù)據(jù)高速緩沖存儲器18、指令高速緩沖存儲器19和總線IF 20。CPU 10還包括內(nèi)部總線22，內(nèi)部總線22與ALU 11、FPU 12、中斷單元13、易失性寄存器14、L/S単元15、命令単元16和指示単元21連接以便在它們之間輸入和輸出數(shù)據(jù)或命令。此處，假設(shè)諸如ALU IUFPU 12、中斷單元13、易失性寄存器14、L/S單元15、命令単元16、非易失性存儲器17、數(shù)據(jù)高速緩沖存儲器18、指令高速緩沖存儲器19、總線IF 20、指示單元21和內(nèi)部總線22等構(gòu)成CPU 10的各個部件被構(gòu)造為由例如硅制成的一個半導(dǎo)體芯片。同時，這些單元中的多個或ー些單元也可被構(gòu)造為放置于CPU 10的外部的另ー個半導(dǎo)體芯片。在第一實施例的CPU 10中，當(dāng)被供電時數(shù)據(jù)高速緩沖存儲器18和指令高速緩沖存儲器19具有存儲信息的存儲功能，而當(dāng)不被供電時不存儲信息。ALU 11和FPU 12中分別包括運算寄存器并且當(dāng)被供電時具有存儲信息(“I”/ “O”)的存儲功能，而當(dāng)不被供電時喪失存儲功能而不存儲信息(“I”/ “O”)。中斷単元13、命令単元16、總線IF 20和指示単元21中分別包括運算寄存器并且當(dāng)被供電時具有存儲信息(“I”/ “O”)的存儲功能，而當(dāng)不被供電時喪失存儲功能而不存儲信息(“I”/ “O”)。總線橋接器40、UIIF 50、通信IF 60、IOIF 70和SBIF 80也均以類似方式工作。如上所述，非易失性主存儲器31和易失性主存儲器32構(gòu)成主存儲器30。也就是說，能夠使用一系列地址來對非易失性主存儲器31和易失性主存儲器32進行讀寫。非易失性主存儲器31和易失性主存儲器32可以這樣的方式設(shè)置地址在主存儲器30中彼此不重疊。在這種情況下，非易失性主存儲器31和易失性主存儲器32可被設(shè)置為使得地址是連續(xù)的或者可以在非易失性主存儲器31和易失性主存儲器32之間跳轉(zhuǎn)。此外，非易失性主存儲器31和易失性主存儲器32中的任一個可以被設(shè)置為在地址上靠前(按地址靠前的次序)。非易失性主存儲器31和易失性主存儲器32中的至少ー個被分成兩個或更多個部分，以使地址可被配置為彼此嵌入。盡管說明為由非易失性主存儲器31和易失性主存儲器32構(gòu)成，但數(shù)據(jù)處理設(shè)備I的主存儲器30也可以由非易失性主存儲器31單獨構(gòu)成。隨后，將對數(shù)據(jù)處理設(shè)備I中的連接進行說明。CPU 10的總線IF 20與總線橋接器40連接以便雙向地發(fā)送和接收數(shù)據(jù)、地址和命 令。數(shù)據(jù)/地址總線41和外部總線42與總線橋接器40連接。構(gòu)成主存儲器30的非易失性主存儲器31和易失性主存儲器32與數(shù)據(jù)/地址總線41連接。數(shù)據(jù)/地址總線41包括地址總線和數(shù)據(jù)總線。當(dāng)?shù)刂房偩€使用例如32位的寬度訪問地址時，地址總線由32根信號線構(gòu)成，所述地址總線作為發(fā)送用于CPU 10的信號以指定(訪問)主存儲器30的地址的信號線。數(shù)據(jù)總線是這樣的信號線其用于傳輸作為信號的數(shù)據(jù)或命令以便于從主存儲器30中的由地址指定的區(qū)域(地址)中讀取數(shù)據(jù)或命令。此外，數(shù)據(jù)總線可以為這樣的信號線其用于傳輸作為信號的數(shù)據(jù)以便將數(shù)據(jù)寫入到主存儲器30中的由地址指定的區(qū)域中。也就是說，當(dāng)主存儲器30的地址被指定時，數(shù)據(jù)或命令被從主存儲器30中讀取，或者數(shù)據(jù)可被寫入到主存儲器30上。例如，當(dāng)借助于32位寬度來發(fā)送和接收數(shù)據(jù)或命令時，數(shù)據(jù)總線由32根信號線構(gòu)成。如上所述，主存儲器30被配置在地址空間中(例如，當(dāng)?shù)刂窞?2位時為4G的空間)，CPU 10能訪問該空間以便將預(yù)定位寬度(例如，當(dāng)位寬度為32位時為4個字節(jié))的數(shù)據(jù)或命令發(fā)送到主存儲器30中的由平行位地址指定的區(qū)域或者從主存儲器30中的由平行位地址指定的區(qū)域接收預(yù)定位寬度的數(shù)據(jù)或命令。此處，數(shù)據(jù)/地址總線41由數(shù)據(jù)總線和地址總線單獨構(gòu)成，但是數(shù)據(jù)/地址總線41可被構(gòu)造為共同使用數(shù)據(jù)總線和地址總線中的每個的部分或全部。UIIF 50、通信IF 60、IOIF 70和SBIF 80與外部總線42連接以便發(fā)送和接收數(shù)據(jù)或命令。與數(shù)據(jù)/地址總線41類似，外部總線42也由對應(yīng)于位寬度的數(shù)量的信號線構(gòu)成以便發(fā)送和接收數(shù)據(jù)或命令。電源單元90被連接以向CPU 10、總線橋接器40、UIIF 50、通信IF 60、I0IF 70和SBIF 80中的每個供電。同時，在圖I中，未示出用于從電源單元90供電的線路。隨后，將對CPU 10的內(nèi)部連接關(guān)系進行說明。ALU IUFPU 12、中斷單元13、易失性寄存器14、LA0D/ST0RE單元15、命令單元16以及指示單元21與CPU 10的內(nèi)部總線22并行連接。數(shù)據(jù)和地址可以在ALU IUFPU 12、中斷單元13、易失性寄存器14、LAOD/STORE單元15、命令單元16和指示單元21以及內(nèi)部總線22之間雙向地發(fā)送和接收。在數(shù)據(jù)和地址被發(fā)送/接收的位寬度為例如32位的情況下，內(nèi)部總線22由對應(yīng)于位寬度的32根信號線構(gòu)成。非易失性存儲器17與LA0D/ST0RE單元15連接以便雙向地發(fā)送和接收數(shù)據(jù)。數(shù)據(jù)高速緩沖存儲器18與LA0D/ST0RE單元15連接以便雙向地發(fā)送和接收數(shù)據(jù)。此外，數(shù)據(jù)高速緩沖存儲器18與總線IF 20連接以便與主存儲器30雙向地發(fā)送和接收數(shù)據(jù)。指令高速緩沖存儲器19被連接以便將命令發(fā)送給命令単元16。此外，指令高速緩沖存儲器19與總線IF 20連接以便接收來自主存儲器30的命令。
如上所述，無論是否從電源單元90供電，由可讀寫非易失性存儲器元件構(gòu)成的非易失性存儲器17和非易失性主存儲器31都具有持續(xù)存儲信息(“I”/ “O”)的存儲功能。同時，當(dāng)從電源單元90供電時，由可讀寫易失性存儲器元件構(gòu)成的易失性寄存器14和易失性主存儲器32具有存儲信息(“I”/ “O”)的存儲功能，而當(dāng)不被供電時喪失存儲功能并且不存儲信息(“I”/ “O”)。下面，在與易失性存儲器元件進行比較的同時，將對非易失性存儲器元件進行說明。同時，在易失性和非易失性存儲器元件中，除了構(gòu)成作為存儲単位(主要是位)的基本存儲單元(cell)的元件之外，通過匯集基本存儲單元而構(gòu)成的部件(下面要描述的DRAM)和器件(下面要描述的HDD)也稱為“元件”。易失性存儲器元件的實例包括動態(tài)RAM (DRAM)和靜態(tài)RAM (SRAM)，DRAM根據(jù)電容器中存在有存儲的電荷來存儲信息(“I”/“O”)，SRAM通過觸發(fā)器(FF)的鎖存效應(yīng)來存儲信息(“ I” / “O”)。在DRAM和SRAM中，作為存儲単位的基本存儲單元按矩陣形式布置在半導(dǎo)體芯片中。通過以格柵狀安裝在基本存儲單元之間的布線和與布線連接的驅(qū)動電路，可以訪問任何基本存儲來讀寫信息(“I”/ “O”)。因此，DRAM和SRAM被稱為隨機存取存儲器(RAM)。由于DRAM具有較小的單元尺寸并且比SRAM用于更高的集成，因此DRAM被用作需要具有大容量的易失性主存儲器32。然而，在DRAM中，隨著時間的消逝，存儲在電容器中的電荷減少。結(jié)果，進行更新以使得電荷在預(yù)定時間間隔恢復(fù)到原始狀態(tài)，從而防止所存儲的信息(“I”/ “O”)隨著時間的消逝而丟失。SRAM通過觸發(fā)器(FF)的鎖存效應(yīng)來存儲信息(“ I” / “O”)。SRAM具有比DRAM大的單元尺寸，但是能夠以比DRAM高的速度進行讀寫，SRAM用于易失性寄存器14、數(shù)據(jù)高速緩沖存儲器18和指令高速緩沖存儲器19。同時，非易失性存儲器元件包括硬盤驅(qū)動器(HDD)，在HDD中在磁盤上形成按照磁極的方向存儲信息(“I”/ “O”)的磁性介質(zhì)。HDD具有大容量，但是通過機械機構(gòu)讀寫(“I”/ “0”)，對信息(“I”/ “O”)的讀寫速度(訪問速度)慢。非易失性存儲器元件包括電可擦除可編程ROM(EEPROM)和閃存，閃存根據(jù)存儲在MOS晶體管的柵極(浮置柵極)中存在的電荷來存儲信息(“I”/ “O”)。閃存和EEPROM可以以電方式讀寫狀態(tài)(“I”/ “O”)，但是，與SRAM和DRAM的讀寫速度相比，閃存和EEPROM的讀寫速度明顯較慢。而且，閃存和EEPROM的重寫次數(shù)有限。非易失性存儲器元件包括磁阻RAM(稱為MRAM)、鐵電RAM(稱為FeRAM)、相變RAM(稱為PRAM)和電阻RAM(稱為ReRAM)。MRAM通過磁阻(MR)效應(yīng)來存儲信息(“I”/ “O”)，在所述磁阻效應(yīng)中，在以隧道磁阻膜夾持兩個磁性層壓膜的狀態(tài)下通過重疊的磁性層壓膜的磁化所形成的相對角來改變隧道磁阻膜的電阻。FeRAM通過對諸如PZT (Pb (Zr，Ti) O3)的鐵電物質(zhì)的極化來存儲信息(“I”/ “O”)。PRAM通過伴隨著硫?qū)倩锏南辔蛔兓碾娮枳兓瘉泶鎯π畔?“I”/ “O”)。ReRAM通過巨大電阻(CER)效應(yīng)的電阻變化來存儲信息(“I” / “0”)，CER效應(yīng)是指通過施加電壓而使電阻大幅度變化。在諸如MRAM、FeRAM、PRAM和ReRAM等非易失性存儲器元件中，基本存儲單元可以以矩陣形式高密度地設(shè)置在半導(dǎo)體基體上，并且可以通過如DRAM和SRAM等一體形成的驅(qū)動電路來進行高速讀寫。原則上，對于重寫次數(shù)不存在限制，或者重寫次數(shù)非常多(下文中，是指非易失性存儲器元件在重寫次數(shù)方面的限制較少)。 因此，與SRAM和DRAM類似，諸如MRAM、FeRAM、PRAM和ReRAM等非易失性存儲器元件易于應(yīng)用于主存儲器30、數(shù)據(jù)高速緩沖存儲器18和指令高速緩沖存儲器19。在本實施例中，將要說明的是，作為實例，非易失性存儲器17和非易失性主存儲器31由MRAM構(gòu)成。同時，除了 MRAM之外，非易失性存儲器17和非易失性主存儲器31也可以由FeRAM、PRAM和ReRAM構(gòu)成。而且，當(dāng)對訪問速度或重寫次數(shù)不存在限制時，非易失性存儲器17和非易失性主存儲器31可以為HDD、閃存和EEPR0M。同吋，將假設(shè)易失性寄存器14由SRAM構(gòu)成并且易失性主存儲器32由DRAM構(gòu)成而進行說明。(易失性寄存器14和非易失性存儲器17)隨后，將對易失性寄存器14和非易失性存儲器17進行說明。圖2A和圖2B是描述易失性寄存器14和非易失性存儲器17的構(gòu)造的實例的示意圖。圖2A示出了易失性寄存器14的構(gòu)造，而圖2B示出了非易失性存儲器17的構(gòu)造。首先將對圖2A中所示的易失性寄存器14進行說明。易失性寄存器14包括作為實例的多個易失性寄存器14-1至14-37。易失性寄存器14-1至14-37分別包括地址(未示出)并且通過地址而被區(qū)分。易失性寄存器14-1至14-32為用途不固定的通用寄存器(稱為Rl至R32)。例如，易失性寄存器14-1至14-32用于存儲ALU 11運算所使用的數(shù)據(jù)和地址以及形成在主存儲器30上的堆棧的地址(堆棧指針)。同吋，堆棧臨時存儲數(shù)據(jù)。易失性寄存器14-33為對FPU 12的運算結(jié)果進行存儲的浮點寄存器(稱為FPR)。作為狀態(tài)寄存器(狀況寄存器)(稱為CR)的易失性寄存器14-34存儲CPU 10的狀態(tài)(狀況)。在ALU 11的運算中，狀態(tài)(狀況)包括當(dāng)產(chǎn)生溢出時設(shè)定的溢出標(biāo)記、當(dāng)產(chǎn)生進位時設(shè)定的進位標(biāo)記以及當(dāng)獲取負(fù)值時設(shè)定的負(fù)值標(biāo)記。易失性寄存器14-35為鏈接寄存器(稱為LR)并且存儲當(dāng)子程序調(diào)用而產(chǎn)生分支時的恢復(fù)地址。易失性寄存器14-36為控制寄存器(稱為CTR)并且使?fàn)顟B(tài)寄存器的各個標(biāo)記復(fù)位(取消)或者通過降低CPU 10的運算速度而使CPU 10處于低功耗狀態(tài)。因此，易失性寄存器14-36指示CPU 10處于特定狀態(tài)。易失性寄存器14-37為程序計數(shù)器(稱為PC)并且對主存儲器30中的存儲有隨后執(zhí)行命令的地址進行存儲。盡管本文未描述，但易失性寄存器14可以包括頁寄存器和段寄存器，頁寄存器和段寄存器用少量的位來指定大地址空間。易失性寄存器14可以包括變址寄存器，所述變址寄存器存儲用于相對地指定主存儲器30的地址的偏移量。因此，易失性寄存器14可以還包括安裝在通用CPU中的寄存器。下面，將存儲在易失性寄存器14中的數(shù)據(jù)和地址統(tǒng)稱為數(shù)據(jù)。
如上所述，由于易失性寄存器14為SRAM，因此易失性寄存器14能夠以高速執(zhí)行讀與。隨后，將對圖2B中所示的非易失性存儲器17進行描述。非易失性存儲器17包括被安裝為分別與易失性寄存器14的易失性寄存器14-1至14-37相對應(yīng)的多個非易失性存儲器17-1至17-37。非易失性存儲器17-1至17-37中的每個包括地址(未示出)并且通過地址而被區(qū)分。如下面描述，非易失性存儲器17-1至17-37中的每個對與對應(yīng)的易失性寄存器14-1至14-37中的每個相同的數(shù)據(jù)進行存儲(記憶)。例如，非易失性存儲器17-1 (NRl)存儲易失性寄存器14-1 (Rl)的數(shù)據(jù)。同時，在圖2B中，通過將N添加到易失性寄存器14-1至14-37的附圖標(biāo)記Rl至R32、FPR、CR、LR、CTR和PC，非易失性存儲器17的非易失性存儲器 17-1 至 17-37 中的每個由 NRl 至 NR32、NFPR、NCR、NLR、NCTR 和 NPC 表示。(數(shù)據(jù)處理設(shè)備I的操作)隨后，將對數(shù)據(jù)處理設(shè)備I的操作進行說明。首先，將對恰好在電源單元90被接通以便第一次使用數(shù)據(jù)處理設(shè)備I之前的狀態(tài)(初始狀態(tài))進行說明。在本實施例中，假設(shè)數(shù)據(jù)處理設(shè)備I處于如下狀態(tài)(配置主存儲器映像的狀態(tài))OS和程序在初始狀態(tài)下被寫入主存儲器30的非易失性主存儲器31中。此外，假設(shè)在非易失性存儲器17的非易失性存儲器17-37 (NPC)中設(shè)定復(fù)位向量。此處，將對主存儲器映像和復(fù)位向量進行說明。已經(jīng)考慮到，CPU 10不具有非易失性存儲器17，此外，在數(shù)據(jù)處理設(shè)備I中，主存儲器30不具有非易失性主存儲器31。當(dāng)從電源単元90供電(通電)時，通電復(fù)位電路(未示出)工作以在易失性寄存器14的易失性寄存器14-37 (PC)中設(shè)定復(fù)位向量。復(fù)位向量被配置為指示存儲在閃存中的引導(dǎo)程序的起始地址，閃存安裝在數(shù)據(jù)處理設(shè)備I的外部。當(dāng)通電復(fù)位被取消時，借助于引導(dǎo)程序通過SBIF 80順序地讀取存儲在安裝于數(shù)據(jù)處理設(shè)備I外部的HDD或閃存中的OS和程序，然后將OS和程序?qū)懭胗梢资灾鞔鎯ζ?2構(gòu)成的主存儲器30中。在OS和程序中使用的文本和常量被寫入主存儲器30中。如果存儲在HDD和閃存中的OS和/或程序被壓縮，則OS和/或程序被提取以便寫入(調(diào)用)到主存儲器30中。通過寫入(調(diào)用)OS和程序而設(shè)定在主存儲器30中的一系列數(shù)據(jù)被稱為主存儲器映像。
當(dāng)主存儲器映像被寫入(設(shè)定)在主存儲器30中時，易失性寄存器14-37 (PC)變?yōu)橹鞔鎯ζ?0的OS起始部分，以使得數(shù)據(jù)處理設(shè)備I變?yōu)榭晒ぷ鳡顟B(tài)。由干與SRAM和DRAM相比而言諸如HDD和閃存等非易失性存儲器介質(zhì)的讀寫速度(訪問速度)較慢，因此需要時間將OS和程序?qū)懭胫鞔鎯ζ?0中。結(jié)果，即使當(dāng)電源單元90被接通時，數(shù)據(jù)處理設(shè)備I也不能夠立即工作。同時，在第一實施例的數(shù)據(jù)處理設(shè)備I中，由于主存儲器30包括非易失性存儲器31，因此如果主存儲器映像被提前寫入非易失性主存儲器31中，則當(dāng)電源単元90被接通時無需將OS和程序?qū)懭胫鞔鎯ζ?0中。由于CPU 10包括非易失性存儲器17，因此復(fù)位向量可作為數(shù)據(jù)被寫入非易失性存儲器17-37 (NPC)中。也就是說，在第一實施例的數(shù)據(jù)處理設(shè)備I的初始狀態(tài)下，主存儲器映像被提前寫入非易失性主存儲器31中，并且復(fù)位向量作為數(shù)據(jù)被寫入非易失性存儲器17-37 (NPC)中。
在將主存儲器映像寫入(設(shè)定)到非易失性主存儲器31中的情況下，與主存儲器30不具有非易失性主存儲器31并且CPU 10不具有非易失性存儲器17的數(shù)據(jù)處理設(shè)備I類似，可以通過SBIF 80從安裝在數(shù)據(jù)處理設(shè)備I外部的HDD和閃存中順序地讀取OS和程序，然后將OS和程序?qū)懭敕且资灾鞔鎯ζ?1中?？梢酝ㄟ^與通信IF60連接的通信線路(網(wǎng)絡(luò))而不是HDD來讀取主存儲器映像。通過SBIF 80或通信IF 60來讀取被單獨配置為數(shù)據(jù)的主存儲器映像本身，以使得主存儲器映像可被寫入非易失性主存儲器31中。而且，可以安裝寫有主存儲器映像的非易失性主存儲器31。在將復(fù)位向量寫入非易失性存儲器17-37 (NPC)的情況下，可以通過經(jīng)由SBIF 80訪問寫有復(fù)位向量的HDD和閃存而通過數(shù)據(jù)高速緩沖存儲器18和L/S単元15將復(fù)位向量從總線IF 20寫入非易失性存儲器17-37 (NPC)中?？梢酝ㄟ^與通信IF 60連接的通信線路(網(wǎng)絡(luò))而不是HDD來讀取復(fù)位向量。隨后，將對從數(shù)據(jù)處理設(shè)備I的初始狀態(tài)到工作狀態(tài)的流程進行說明。如上所述，在處于初始狀態(tài)的數(shù)據(jù)處理設(shè)備I中，主存儲器映像被寫入主存儲器30的非易失性主存儲器31中，此外，復(fù)位向量被寫入非易失性存儲器17的非易失性存儲器17-37 (NPC)中。圖3是描述從數(shù)據(jù)處理設(shè)備I的初始狀態(tài)到工作狀態(tài)的流程的流程圖。下面參照圖I、圖2A和圖2B，根據(jù)圖3的流程圖對從數(shù)據(jù)處理設(shè)備I的初始狀態(tài)到工作狀態(tài)的流程進行說明。當(dāng)數(shù)據(jù)處理設(shè)備I的電源單元90被接通時，數(shù)據(jù)處理設(shè)備I的硬件被初始化(硬件初始化)(步驟S101)。硬件初始化是指，除了非易失性存儲器17和非易失性主存儲器31之外，ALU IUFPU 12、中斷單元13、易失性寄存器14、L/S單元15、命令單元16、數(shù)據(jù)高速緩沖存儲器18、指令高速緩沖存儲器19、總線IF 20、易失性RAM32、總線橋接器40、UIIF50、通信IF 60、IOIF 70和SBIF 80均被復(fù)位。此處，復(fù)位是指，由被并入ALU IUFPU 12、中斷單元13、L/S單元15、命令單元16、總線IF 20、總線橋接器40、UIIF 50、通信IF 60、I0IF 70和SBIF 80中的每個中的寄存器所存儲的信息被設(shè)定為初始值。
類似地，也使與通信IF 60、IOIF 70和SBIF 80連接的器件復(fù)位。在硬件初始化之后，存儲在非易失性存儲器17-37 (NPC)中的數(shù)據(jù)(復(fù)位向量)被寫入易失性寄存器14-37 (PC)中(步驟S102)。圖4是描述存儲在圖3的步驟S102中非易失性存儲器17_37 (NPC)中的數(shù)據(jù)(復(fù)位向量)被傳輸?shù)揭资约拇嫫?4-37 (PC)的路徑的示意圖。當(dāng)硬件初始化終止時立即通過硬件實現(xiàn)數(shù)據(jù)傳輸。例如，通過由指示単元21控制的布線邏輯來實現(xiàn)數(shù)據(jù)傳輸。此處，由諸如布線邏輯等硬件執(zhí)行的控制被稱為硬件控制。首先，用于指定非易失性存儲器17的非易失性存儲器17-37 (NPC)的地址被設(shè)定，以便通過L/S単元15經(jīng)由內(nèi)部總線22來讀取存儲在非易失性存儲器17-37 (NPC)中的數(shù)據(jù)(復(fù)位向量)。而且，易失性寄存器14的易失性寄存器14-37 (PC)的地址被設(shè)定為將復(fù)位向量寫入易失性寄存器14-37 (PC)中。
可以通過如上所述的硬件控制在短時間內(nèi)執(zhí)行將存儲在非易失性存儲器17-37 (NPC)中的數(shù)據(jù)寫入易失性寄存器14-37 (PC)中(數(shù)據(jù)傳輸)。同時，可以通過軟件的控制(軟件控制)來執(zhí)行數(shù)據(jù)傳輸。如上所述，由于主存儲器映像被存儲在主存儲器30的非易失性主存儲器31中，因此，當(dāng)復(fù)位向量被寫入易失性寄存器14-37 (PC)中時，數(shù)據(jù)處理設(shè)備I處于工作狀態(tài)。此處，存儲在非易失性存儲器17-37 (NPC)中的數(shù)據(jù)(復(fù)位向量)被寫入易失性寄存器14-37 (PC)中。在這種情況下，通過由復(fù)位向量啟動的引導(dǎo)程序來順序地設(shè)定其它易失性寄存器14-1至14-36的數(shù)據(jù)。在這種情況下，當(dāng)存儲在非易失性存儲器17-37 (NPC)中的數(shù)據(jù)(復(fù)位向量)被寫入易失性寄存器14-37 (PC)中吋，還可以寫入其它易失性寄存器14-1至14-36的數(shù)據(jù)。在初始狀態(tài)下，寫入易失性寄存器14-1至14-36中的數(shù)據(jù)被寫入與它們對應(yīng)的非易失性存儲器17-1至17-36中。在步驟S102中，非易失性存儲器17_1至17-36的數(shù)據(jù)被順序地讀取，然后順序地寫入易失性寄存器14-1至14-36中。隨后，將對處于工作狀態(tài)的數(shù)據(jù)處理設(shè)備I中與易失性寄存器14和非易失性存儲器17相關(guān)的操作進行說明。在第一實施例中，將數(shù)據(jù)寫入易失性寄存器14的易失性寄存器14_n(此處，η為I至37的整數(shù))中所伴隨的命令還同時指定將數(shù)據(jù)寫入非易失性存儲器17的非易失性存儲器17-η中。也就是說，相同的數(shù)據(jù)被寫入易失性寄存器14-η和非易失性存儲器17_η中。例如，將對指示ALU 11進行加法運算的命令(ADD命令)進行說明。假設(shè)ADD命令具有四個運算對象并且由ADD ；R3 ；NR3 ；R1 ；R2表示。也就是說，ADD命令指示將通過將存儲在易失性寄存器14-2 (R2)中的數(shù)據(jù)與存儲在易失性寄存器14-1 (Rl)中的數(shù)據(jù)相加獲得的數(shù)據(jù)(相加結(jié)果)寫入到易失性寄存器14-3 (R3)和非易失性存儲器17-3 (NR3)中。圖5是描述數(shù)據(jù)處理設(shè)備I按照ADD命令的操作的流程圖。圖6是描述按照ADD命令的數(shù)據(jù)移動的示意圖。參照圖5和圖6，將對數(shù)據(jù)處理設(shè)備I按照ADD命令的操作進行說明。假設(shè)通過設(shè)定在易失性寄存器14-37 (PC)中的地址從非易失性主存儲器31讀取ADD命令。當(dāng)命令単元16對ADD命令進行解碼時，指示単元21將存儲在易失性寄存器14的易失性寄存器14-1 (Rl)中的數(shù)據(jù)(在圖6中由A表示)和存儲在易失性寄存器14的易失性寄存器14_2(R2)中的數(shù)據(jù)(在圖6中由B表示)順序地讀取到內(nèi)部總線22，以將數(shù)據(jù)分別設(shè)定在被并入ALU 11中的運算寄存器X和Y(未示出)中(步驟S201)。當(dāng)ALU 11執(zhí)行加法運算(ADD)時，相加(加法)結(jié)果(A+B)被設(shè)定在并入ALU 11中的運算寄存器X (未示出)中(步驟S202)。隨后，指示單元21將ALU 11的運算寄存器X的相加結(jié)果(A+B)從ALU 11讀入內(nèi)部總線22，以將相加結(jié)果寫入易失性寄存器14-3 (R3)中(步驟S203)。在將相加結(jié)果(A+B)寫入易失性寄存器14-3 (R3)中(步驟S203)的同時，相加結(jié)果(A+B)被傳輸?shù)絃/S単元15中。因此，L/S單元15將相加結(jié)果(A+B)寫入非易失性存儲器17-3 (NR3)中(步驟S204)。指示単元21執(zhí)行將相加結(jié)果傳輸?shù)絃/S単元15的下個操作，而無需等待將相加結(jié)果寫入非易失性存儲器17-3 (NR3)中的完成。也就是說，就指示単元21而言，數(shù)據(jù)僅寫入非易失性存儲器17中。因此，能夠抑制數(shù)據(jù)處理設(shè)備I的操作開銷。 通過作為第一寫入?yún)g元的實例的硬件來執(zhí)行在ADD命令中將數(shù)據(jù)寫入易失性寄存器14-3 (R3)(硬件控制)，所述硬件諸如為由指示単元21控制的布線邏輯等。類似地，通過作為第二寫入?yún)g元的實例的硬件來執(zhí)行將數(shù)據(jù)寫入非易失性存儲器17-3(NR3)(硬件控制)，該硬件諸如為由指示単元21和L/S単元15控制的布線邏輯等。如上所述，通過利用ADD命令作為實例，描述了易失性寄存器14和非易失性存儲器17的操作。在第一實施例的數(shù)據(jù)處理設(shè)備I中，盡管數(shù)據(jù)被寫入易失性寄存器14-1至14-37中的任ー個中，相同的數(shù)據(jù)也被并行寫入與它們對應(yīng)的非易失性存儲器17-1至17-37中。即使在非易失性存儲器17-1至17-37中存在之前被寫入的數(shù)據(jù)，這些數(shù)據(jù)也會被重寫為新數(shù)據(jù)。也就是說，當(dāng)電源單元90被接通時，非易失性存儲器17-1至17-37中的每個分別對存儲在易失性寄存器14-1至14-37中的最新更新的數(shù)據(jù)進行存儲。非易失性存儲器17是由可高速讀寫的MRAM構(gòu)成的。如上所述，數(shù)據(jù)僅寫入非易失性存儲器17中。因此，即使數(shù)據(jù)寫入非易失性存儲器17中，也防止數(shù)據(jù)處理設(shè)備I的操作被延遲。隨后，將對當(dāng)數(shù)據(jù)處理設(shè)備I的電源單元90被關(guān)斷之后電源單元90被接通(重啟)時數(shù)據(jù)處理設(shè)備I的操作進行說明。當(dāng)一系列處理被終止以關(guān)斷電源單元90吋，除了主存儲器30的非易失性存儲器17和非易失性主存儲器31之外，圖I中所示的數(shù)據(jù)處理設(shè)備I丟失了所存儲的所有信息(“0”/“1”)。也就是說，存儲在ALU IU FPU 12、中斷單元13、易失性寄存器14、L/S單元15、命令単元16、數(shù)據(jù)高速緩沖存儲器18、指令高速緩沖存儲器19、總線IF 20、主存儲器30的易失性RAM 32、總線橋接器40、UIIF 50、通信IF 60、I0IF 70和SBIF 80中的信息(“I”/ “O”)丟失。同時，恰好在電源單元90被關(guān)斷之前存儲在易失性寄存器14(易失性寄存器14-1至14-37)中的數(shù)據(jù)被存儲在非易失性存儲器17(非易失性存儲器17-1至17-37)中。數(shù)據(jù)被存儲在非易失性主存儲器31中，而恰好在電源單元90被關(guān)斷之前存儲的諸如OS、程序、常量和文本以及變量等主存儲器映像不會丟失。圖7是描述當(dāng)數(shù)據(jù)處理設(shè)備I的電源單元90再次被接通(重啟)時直到數(shù)據(jù)處理設(shè)備I可工作之前的流程的流程圖。當(dāng)電源單元90被接通時，與圖3中的步驟SlOl類似，硬件被初始化(步驟S301)。在硬件初始化之后，存儲在非易失性存儲器17中的數(shù)據(jù)被傳輸?shù)揭资约拇嫫?4以被寫回到易失性寄存器14 (步驟S302)。在硬件初始化結(jié)束之后立即通過作為寫回單元的實例的硬件執(zhí)行寫回(硬件控制)，所述硬件諸如為由指示単元21和L/S單元控制的布線邏輯等。在這種情況下，非易失性存儲器17-1至17-37的數(shù)據(jù)分別被順序?qū)懟氐揭资约拇嫫?4-1至14-37。具體地，存儲在非易失性存儲器17-1中的數(shù)據(jù)通過L/S単元15被讀取到內(nèi)部總線22。然后，數(shù)據(jù)被寫回到易失性寄存器14-1。隨后，存儲在非易失性存儲器17-2中的數(shù)據(jù)通過L/S単元15被讀取到內(nèi)部總線22，以便寫回到易失性寄存器14_2。按如上相同的方式，最后，存儲在非易失性存儲器17-37中的數(shù)據(jù)通過通過L/S単元15被讀 取到內(nèi)部總線22以便寫回到易失性寄存器14-37，然后處理結(jié)束。也就是說，在恰好在電源單元90被關(guān)斷之前存儲在易失性寄存器14中的數(shù)據(jù)被存儲在非易失性存儲器17中的情況下，當(dāng)電源單元90被接通時，非易失性存儲器17的數(shù)據(jù)通過硬件控制被寫回到易失性寄存器14。與軟件控制的情況相比，可以通過硬件控制縮短傳輸和寫回所需的時間。結(jié)果，易失性寄存器14恢復(fù)到恰好在電源單元90被關(guān)斷之前的狀態(tài)。主存儲器30的非易失性主存儲器31存儲主存儲器映像。因此，通過從主存儲器30中被指定為存儲在易失性寄存器14-37 (PC)中的數(shù)據(jù)(地址)的地址調(diào)用命令，數(shù)據(jù)處理設(shè)備I可以從恰好電源單元90被關(guān)斷之前的狀態(tài)起繼續(xù)執(zhí)行處理。也就是說，當(dāng)易失性寄存器14的數(shù)據(jù)恢復(fù)到恰好在電源單元90被關(guān)斷之前的狀態(tài)時，數(shù)據(jù)處理設(shè)備I可以從恰好在電源單元90被關(guān)斷之前的狀態(tài)起繼續(xù)工作。當(dāng)非易失性存儲器17的存儲數(shù)據(jù)通過硬件控制而被寫回到易失性寄存器14吋，即使在中斷単元13中產(chǎn)生中斷請求，也可以在電源單元90被接通之后立即處理中斷請求。將數(shù)據(jù)寫入非易失性存儲器17與將數(shù)據(jù)寫入易失性寄存器14并行地實現(xiàn)。因此，當(dāng)數(shù)據(jù)處理設(shè)備I結(jié)束一系列處理以使電源單元90關(guān)斷時，不需要另外執(zhí)行用于將易失性寄存器14的數(shù)據(jù)寫入(存儲)到非易失性存儲器17中的處理(例程)。因此，在第一實施例中，當(dāng)數(shù)據(jù)處理設(shè)備I結(jié)束一系列處理吋，電源單元90可以立即被關(guān)斷。也就是說，當(dāng)電源單元90突然被關(guān)斷吋，能夠防止易失性寄存器14的數(shù)據(jù)不被傳輸(存儲)在非易失性存儲器17中。當(dāng)非易失性存儲器17由非易失性存儲器元件(其可以高度讀寫并且在寫入的次數(shù)方面具有較少的限制)構(gòu)成時，通過設(shè)定用于寫入非易失性存儲器17的等待時間(待吋)或者將時鐘頻率設(shè)定為小值，CPU 10的操作可以不受延遲。因此，在第一實施例中，即使易失性寄存器14的數(shù)據(jù)被傳輸(存儲)到非易失性存儲器17中，數(shù)據(jù)處理設(shè)備I的操作速度也不受限制。在上述描述中，非易失性主存儲器31被包含在主存儲器30中。然而，通過僅由易失性主存儲器32構(gòu)成主存儲器30，可以使主存儲器30保持為通電狀態(tài)或者可以由電池供電。在上述描述中，通過硬件控制執(zhí)行將數(shù)據(jù)寫入易失性寄存器14和非易失性存儲器17以及將存儲在非易失性存儲器17中的數(shù)據(jù)寫回到易失性寄存器14，但是如果不存在處理速度的限制，則可以由軟件控制來執(zhí)行。(圖像形成設(shè)備100)隨后，將對上述數(shù)據(jù)處理設(shè)備I被構(gòu)造為圖像形成設(shè)備100的指示單元的情況進行說明。圖8是示出圖像形成設(shè)備100的構(gòu)造的實例的示意圖。除了圖I中所示的數(shù)據(jù)處理設(shè)備I之外，圖像形成設(shè)備100包括諸如按鈕等用戶用來發(fā)送信號的用戶接口(UI) 120、諸如打印機等圖像形成單元130、諸如掃描儀等圖像讀取單元140和向通信線路200發(fā)送數(shù)據(jù)以及從通信線路200接收數(shù)據(jù)的發(fā)送/接收單元150 (參見下面要描述的圖9)。

此處，UI 120與數(shù)據(jù)處理設(shè)備I的UIIF 50連接，圖像形成單元130與數(shù)據(jù)處理設(shè)備I的IOIF 70連接，圖像讀取單元140與SBIF80連接，并且發(fā)送/接收單元150與通信IF 60連接。圖9是描述圖像形成設(shè)備100和與通信線路200連接的裝置之間的關(guān)系的示意圖。圖像形成設(shè)備100通過發(fā)送/接收單元150與諸如因特網(wǎng)和電話網(wǎng)絡(luò)等通信線路200連接。計算機(COM) 300、傳真機裝置400和服務(wù)器500與通信線路200連接。將對圖像形成設(shè)備100的基本操作進行說明。在圖像形成設(shè)備100中，通過圖像形成單元130將從圖像讀取單元140讀取的圖像打印在諸如紙張等寫入介質(zhì)上。圖像形成單元130可以為如下類型通過LED將潛像寫入到感光鼓上，并且潛像由色調(diào)劑顯影并且被轉(zhuǎn)印到寫入介質(zhì)上；或者，利用噴墨裝置將圖像形成在寫入介質(zhì)上。圖像讀取單元140可以為對光接收元件陣列進行掃描的類型或者利用諸如CCD等成像裝置來讀取圖像的類型。在圖像形成設(shè)備100中，利用圖像形成單元130將數(shù)據(jù)打印到寫入介質(zhì)上，所述數(shù)據(jù)諸如為通過通信線路200從計算機(COM) 300或傳真機裝置400傳送的圖像等。同時，在圖像形成設(shè)備100中，通過通信線路200將諸如通過圖像讀取單元140讀取的圖像等數(shù)據(jù)從發(fā)送/接收單元150發(fā)送到設(shè)置在圖像形成設(shè)備100外部的計算機(COM) 300和/或傳真機裝置400。在圖像形成設(shè)備100中，可以通過通信線路200將存儲在服務(wù)器500中的主存儲器映像或復(fù)位向量從服務(wù)器500寫入到數(shù)據(jù)處理設(shè)備I的非易失性主存儲器31或非易失性存儲器17-37 (NPC)。當(dāng)不使用時，可以不為圖像形成設(shè)備100供電。此外，當(dāng)要使用圖像形成設(shè)備100時，圖像形成設(shè)備100迅速變?yōu)榭晒ぷ鳡顟B(tài)。在圖像形成設(shè)備100中，設(shè)置了所有功能可運行(接通狀態(tài))的正常模式和僅一些功能可運行(接通狀態(tài))而大部分其它功能停止(關(guān)斷狀態(tài))的節(jié)電模式。當(dāng)通過通信線路200接收到傳真時或者當(dāng)接收到來自用戶的用于開始使用的信號時，處于節(jié)電模式的圖像形成設(shè)備100返回到正常模式。將參照圖8對節(jié)電模式進行說明。
在節(jié)電模式下，為了提高節(jié)電效果，作為指示單元的數(shù)據(jù)處理設(shè)備I的CPU 10、主存儲器30和總線橋接器40也可以處于關(guān)斷狀態(tài)。此外，電源單元90也可以處于關(guān)斷狀態(tài)。也就是說，在節(jié)電模式下，僅Π 120、發(fā)送/接收單元150以及下面要描述的數(shù)據(jù)處理設(shè)備I的電源單元90的供電控制電路90a處于接通狀態(tài)，而CPU 10、主存儲器30、總線橋接器40和數(shù)據(jù)處理設(shè)備I的電源單元90的除了供電控制電路90a之外的部件以及圖像形成設(shè)備100的圖像形成單元130和圖像讀取單元140處于關(guān)斷狀態(tài)。設(shè)置信號線路以將信號從UI 120和發(fā)送/接收單元150中的每個發(fā)送到數(shù)據(jù)處理設(shè)備I的電源單元90的供電控制電路90a。安裝在電源單元90中的供電控制電路90a通過接收來自Π 120或發(fā)送/接收單元150的信號而接通電源單元90，并且開始向處于關(guān)斷狀態(tài)的圖像形成單元130、圖像讀取單元140以及數(shù)據(jù)處理設(shè)備I的CPU 10、主存儲器30和總線橋接器40供電。也就是說，即使在節(jié)電模式的情況下，也從電源(未示出)向Π 120、發(fā)送/接收 單元150和數(shù)據(jù)處理設(shè)備I的電源單元90的供電控制電路90a供電。盡管數(shù)據(jù)處理設(shè)備I的電源單元90向圖像形成單元130和圖像讀取單元140供電，但也可以設(shè)置諸如供電控制電路90a等供電控制電路，從而通過來自Π 120或發(fā)送/接收單元150的信號開始向圖像形成單元130和圖像讀取單元140供電。圖IOA和圖IOB是示出圖像形成設(shè)備100的正常模式和節(jié)電模式之間的比較的示意圖。圖IOA示出了正常模式，而圖IOB示出了節(jié)電模式。處于接通狀態(tài)的部件由實線環(huán)繞并且附有網(wǎng)點。同時，處于關(guān)斷狀態(tài)的部件由虛線環(huán)繞。在圖IOA所示的正常模式下，數(shù)據(jù)處理設(shè)備I、UI 120、圖像形成單元130、圖像讀取單元140和發(fā)送/接收單元150均處于接通狀態(tài)。同時，在圖IOB所示的節(jié)電模式下，UI120、發(fā)送/接收單元150和數(shù)據(jù)處理設(shè)備I的電源單元90的供電控制電路90a處于接通狀態(tài)，而圖像形成單元130、圖像讀取單元140以及除了電源單元90的供電控制電路90a之外的數(shù)據(jù)處理設(shè)備I處于關(guān)斷狀態(tài)(處于停機狀態(tài))。在節(jié)電模式下，當(dāng)圖像讀取單元140為掃描儀時，假設(shè)用戶抬起掃描儀的上蓋以便使用圖像形成設(shè)備100。由于掃描儀的上蓋為Π 120中的一個，因此在用戶提起掃描儀的上蓋時，指示圖像形成設(shè)備100啟動的信號從Π 120發(fā)送到數(shù)據(jù)處理設(shè)備I的電源單元90的供電控制電路90a。結(jié)果，電源單元90接通。如上所述，存儲在數(shù)據(jù)處理設(shè)備I的非易失性存儲器17中的數(shù)據(jù)被傳輸?shù)揭资约拇嫫?4，以使數(shù)據(jù)處理設(shè)備I恢復(fù)到恰好在電源單元90被關(guān)斷之前的狀態(tài)(數(shù)據(jù)處理設(shè)備I進入節(jié)電模式之前的狀態(tài))。電源單元90還向圖像形成單元130和圖像讀取單元140供電，然后圖像形成單元130和圖像讀取單元140均變?yōu)楣ぷ鳡顟B(tài)。結(jié)果，圖像形成設(shè)備100恢復(fù)到恰好在進入節(jié)電模式之前的狀態(tài)。如上所述，由于存儲在非易失性存儲器17中的數(shù)據(jù)被快速寫回到易失性寄存器14并且主存儲器映像被存儲在主存儲器30的非易失性主存儲器31中，因此圖像形成設(shè)備100從節(jié)電模式快速恢復(fù)到正常模式。類似地，在節(jié)電模式下，當(dāng)通過通信線路200從傳真機裝置400接收到數(shù)據(jù)時，發(fā)送/接收單元150檢測數(shù)據(jù)的接收，以將指示圖像形成設(shè)備100啟動的信號發(fā)送到數(shù)據(jù)處理設(shè)備I的電源單元90的供電控制電路90a。與上述情況類似，數(shù)據(jù)處理設(shè)備I恢復(fù)到恰好在電源單元90被關(guān)斷之前的狀態(tài)(數(shù)據(jù)處理設(shè)備I進入節(jié)電模式之前的狀態(tài))。電源單元90還向圖像形成單元130和圖像讀取單元140供電，然后圖像形成單元130和圖像讀取單元140均變?yōu)楣ぷ鳡顟B(tài)。結(jié)果，圖像形成設(shè)備100恢復(fù)到恰好進入節(jié)電模式之前的狀態(tài)。圖像形成設(shè)備100從節(jié)電模式恢復(fù)到正常模式以便從恰好進入節(jié)電模式之前的狀態(tài)起繼續(xù)執(zhí)行處理。因此，第一實施例中描述的數(shù)據(jù)處理設(shè)備I可以用作圖像形成設(shè)備100的指示單元。在圖像形成設(shè)備100的指示單元為不包括非易失性存儲器17和非易失性主存儲器31的數(shù)據(jù)處理設(shè)備I的情況下，當(dāng)正常模式被切換到節(jié)電模式時，易失性寄存器14的數(shù)據(jù)可以保持為接通狀態(tài)或者可以存儲在由電池供電的易失性主存儲器32中，而當(dāng)節(jié)電模式被切換到正常模式時，存儲在易失性主存儲器32中的數(shù)據(jù)被寫回到易失性寄存器14。然而，在該方法中，當(dāng)正常模式被切換到節(jié)電模式時，需要用于將易失性寄存器14的數(shù)據(jù)存 儲到易失性主存儲器32的時間(例程)，并且當(dāng)節(jié)電模式被切換到正常模式時，類似地需要用于將易失性主存儲器32的數(shù)據(jù)寫回到易失性寄存器14的時間(例程)。因此，與將本實施例的數(shù)據(jù)處理設(shè)備I用作指示單元的圖像形成設(shè)備100相比，當(dāng)圖像形成設(shè)備100從節(jié)電模式切換到正常模式以及從正常模式切換到節(jié)電模式時，待機時間被延長。需要供電以將易失性主存儲器32保持在接通狀態(tài)或者借助于電池來給易失性主存儲器32供電。在上面的描述中，已經(jīng)說明了從節(jié)電模式切換到正常模式的情況。從Π 120、發(fā)送/接收單元150和電源單元90的供電控制電路90a均處于關(guān)斷狀態(tài)的停止模式切換到正常模式的情況也是類似的。也就是說，由于存儲在非易失性存儲器17中的數(shù)據(jù)被快速寫回到易失性寄存器14，因此圖像形成設(shè)備100從停止模式快速恢復(fù)到正常模式。當(dāng)主存儲器30包括存儲主存儲器映像的非易失性主存儲器31時，停止模式更加快速地切換到正常模式。在第一實施例中，當(dāng)電源單元90被接通時，存儲在非易失性存儲器17中的數(shù)據(jù)(存儲數(shù)據(jù))通過L/S單元15和內(nèi)部總線22被寫回到易失性寄存器14。在該方法中，基于指示單元21的硬件控制，非易失性存儲器17-1至17-37的數(shù)據(jù)通過L/S單元15被順序地讀到內(nèi)部總線22，然后寫回到易失性寄存器14-1至14-37。在根據(jù)第二實施例的數(shù)據(jù)處理設(shè)備I中，用于發(fā)送數(shù)據(jù)的專用數(shù)據(jù)傳輸總線23設(shè)置在非易失性存儲器17和易失性寄存器14之間。也就是說，在第一實施例的數(shù)據(jù)處理設(shè)備I中，不通過L/S單元15來傳輸數(shù)據(jù)。因此，減少了將非易失性存儲器17的數(shù)據(jù)寫回到易失性寄存器14所需的時間。圖11是示出第二實施例中的數(shù)據(jù)處理設(shè)備I的構(gòu)造的實例的示意圖。結(jié)果，在第二實施例的數(shù)據(jù)處理設(shè)備I中，當(dāng)電源單元90被接通時，非易失性存儲器17的數(shù)據(jù)通過數(shù)據(jù)傳輸總線23被寫回到易失性寄存器14?？梢岳美缡褂糜嫈?shù)器的程序控制器通過硬件控制來執(zhí)行通過數(shù)據(jù)傳輸總線23將非易失性存儲器17的數(shù)據(jù)寫回到易失性寄存器14。例如，待寫回的數(shù)據(jù)的數(shù)量設(shè)定在計數(shù)器中，在計數(shù)器的值減少的同時，非易失性存儲器17的數(shù)據(jù)被順序地傳輸?shù)揭资约拇嫫?4并且寫回，直到計數(shù)器的值變?yōu)榱??？梢酝ㄟ^利用直接存儲器訪問(DMA)的硬件控制來執(zhí)行寫回。在這種情況下，通過設(shè)定作為發(fā)送源的非易失性存儲器17的開始地址、待寫回的數(shù)據(jù)的數(shù)量和作為發(fā)送目的地的易失性寄存器14的開始地址，可以將存儲在非易失性存儲器17中的數(shù)據(jù)發(fā)送到易失性寄存器14以便被寫回。在該方法中，由于可以以小數(shù)量的時鐘連續(xù)地傳輸每個數(shù)據(jù)，因此減少了寫回數(shù)據(jù)所需的時間。
如上所述，與第一實施例相比，在第二實施例中，當(dāng)電源單元90被接通時，用于將非易失性存儲器17的數(shù)據(jù)寫回到易失性寄存器14所需的時間短，從而減少了數(shù)據(jù)處理設(shè)備I可工作之前的時間。盡管省略詳細(xì)描述，但第二實施例中的數(shù)據(jù)處理設(shè)備I可以為第一實施例中描述的圖像形成設(shè)備100的指示單元(數(shù)據(jù)處理設(shè)備I)。在第一實施例和第二實施例中，當(dāng)電源單元90被接通時，存儲在非易失性存儲器17中的數(shù)據(jù)(即，恰好在電源單元90被關(guān)斷之前的易失性寄存器14的數(shù)據(jù))被寫回到易失性寄存器14。然而，在某些情況下，恰好在電源單元90被關(guān)斷之前的易失性寄存器14的數(shù)據(jù)不被寫回，而易失性寄存器14-37 (PC)可能需要被用作復(fù)位向量。也就是說，數(shù)據(jù)處理設(shè)備I可能需要被復(fù)位。在這種情況下，當(dāng)在易失性寄存器14-37 (PC)中設(shè)定復(fù)位向量時，數(shù)據(jù)處理設(shè)備I可工作。如上所述，在第一實施例和第二實施例中，在數(shù)據(jù)處理設(shè)備I的操作處于進程中時，CPU 10的易失性寄存器14-37 (PC)的數(shù)據(jù)總是變化。結(jié)果，對應(yīng)于易失性寄存器14-37的非易失性存儲器17-37 (NPC)的數(shù)據(jù)也變化。因此，在第三實施例中，設(shè)置有用于存儲復(fù)位向量的非易失性復(fù)位向量存儲器24。圖12是示出第三實施例中的數(shù)據(jù)處理設(shè)備I的構(gòu)造的實例的示意圖。與圖11中所示的第二實施例的數(shù)據(jù)處理設(shè)備I相比，第三實施例的數(shù)據(jù)處理設(shè)備I還包括用于存儲復(fù)位向量的非易失性復(fù)位向量存儲器24和作為切換單元的實例的切換單元25。通過切換單元25的切換，數(shù)據(jù)傳輸總線23與非易失性存儲器17或非易失性復(fù)位向量存儲器24連接。由于第三實施例的數(shù)據(jù)處理設(shè)備I的其它部件與第二實施例的數(shù)據(jù)處理設(shè)備I的部件相同，因此將不對相應(yīng)部件進行說明。因此，在第三實施例中，通過利用切換單元25將數(shù)據(jù)傳輸總線23的連接切換到非易失性存儲器17或非易失性復(fù)位向量存儲器24，當(dāng)電源單元90被接通時，恰好在電源單元90被關(guān)斷之前的易失性寄存器14的數(shù)據(jù)可被寫回易失性寄存器14，或者復(fù)位向量可被寫入到易失性寄存器14上。與非易失性存儲器17和非易失性主存儲器31類似，非易失性復(fù)位向量存儲器24可以由非易失性存儲器元件構(gòu)成，非易失性存儲器元件可以高速讀寫并且在重寫次數(shù)方面具有較少的限制，例如為MRAM、FeRAM、PRAM和ReRAM等。然而，當(dāng)重寫次數(shù)或操作速度不受限制時，非易失性復(fù)位向量存儲器24可以由EEPR0M、閃存和HDD構(gòu)成。
隨后，將對第三實施例中數(shù)據(jù)處理設(shè)備I的操作進行說明。切換單元25基于來自數(shù)據(jù)處理設(shè)備I的外部的信號將數(shù)據(jù)傳輸總線23的連接切換到非易失性存儲器17或非易失性復(fù)位向量存儲器24。因此，通過來自數(shù)據(jù)處理設(shè)備I外部的信號，當(dāng)電源單元90被接通時，非易失性存儲器17的數(shù)據(jù)可以被寫回到易失性寄存器14，或者復(fù)位向量可以被寫入到易失性寄存器14上。作為來自數(shù)據(jù)處理設(shè)備I的外部的信號的實例，當(dāng)作為特定引導(dǎo)開關(guān)的圖8所示的Π 120被按下的同時數(shù)據(jù)處理設(shè)備I被啟動時(當(dāng)電源單元90的開關(guān)被按下時)，作為指定單元的實例的Π 120可以發(fā)送用于選擇復(fù)位向量的信號。同時，當(dāng)數(shù)據(jù)處理設(shè)備I被啟動而沒有按下特定引導(dǎo)開關(guān)時(當(dāng)電源單元90的開關(guān)被按下時)，Π 120可以發(fā)送用于選擇非易失性存儲器17的數(shù)據(jù)的信號。當(dāng)在與UI 120連接的多個開關(guān)被同時按下的同時數(shù)據(jù)處理設(shè)備I被啟動時(當(dāng)電源單元90的開關(guān)被按下時)，UI 120可以發(fā)送用于選擇復(fù)位向量的信號，而當(dāng)數(shù)據(jù)處理 設(shè)備I被啟動(當(dāng)電源單元90的開關(guān)被按下時)而不同時按下多個開關(guān)時，UI 120可以發(fā)送用于選擇非易失性存儲器17的數(shù)據(jù)的信號。當(dāng)用于啟動數(shù)據(jù)處理設(shè)備I的按鈕(電源單元90的開關(guān))被按下相對較長的時間時，UI 120可以發(fā)送用于選擇復(fù)位向量的信號，而當(dāng)用于啟動的按鈕(電源單元90的開關(guān))被按下相對較短的時間時，UI 120可以發(fā)送用于選擇非易失性存儲器17的數(shù)據(jù)的信號。當(dāng)復(fù)位向量被選定時，數(shù)據(jù)傳輸總線23通過切換單元25與非易失性復(fù)位向量存儲器24連接。同時，通過來自數(shù)據(jù)處理設(shè)備I外部的信號由諸如切換晶體管開關(guān)等硬件控制來執(zhí)行數(shù)據(jù)傳輸總線23通過切換單元25與非易失性復(fù)位向量存儲器24的連接。與第二實施例中將存儲在非易失性存儲器17中的數(shù)據(jù)寫回到易失性寄存器14類似，存儲在非易失性復(fù)位向量存儲器24中的復(fù)位向量被寫入到易失性寄存器14-37 (PC)上。結(jié)果，數(shù)據(jù)處理設(shè)備I從主存儲器30的由復(fù)位向量指定的地址讀取待執(zhí)行程序的地址以便開始工作。同時，當(dāng)非易失性存儲器17被選定時，數(shù)據(jù)傳輸總線23通過切換單元25與非易失性存儲器17連接。與第二實施例類似，存儲在非易失性存儲器17中的數(shù)據(jù)被傳輸?shù)揭资约拇嫫?4。因此，將省略對它們的詳細(xì)說明。盡管省略了詳細(xì)說明，但第三實施例中的數(shù)據(jù)處理設(shè)備I可以為第一實施例中描述的圖像形成設(shè)備100的指示單元(數(shù)據(jù)處理設(shè)備I)。在第三實施例中，如圖12所示，獨立地分別安裝非易失性存儲器17和非易失性復(fù)位向量存儲器24。然而，非易失性存儲器17和非易失性復(fù)位向量存儲器24均為非易失性的。因此，存儲復(fù)位向量的非易失性存儲器17-38可以安裝在非易失性存儲器17中。除了第一實施例的數(shù)據(jù)處理設(shè)備I (參見圖I)的非易失性存儲器17之外，第四實施例的數(shù)據(jù)處理設(shè)備I還包括用于存儲復(fù)位向量的非易失性存儲器17-38。圖13是描述第四實施例的數(shù)據(jù)處理設(shè)備I中的非易失性存儲器17的構(gòu)造實例的示意圖。第四實施例的數(shù)據(jù)處理設(shè)備I的非易失性存儲器17包括用于對恰好在電源單元90被關(guān)斷之前的易失性寄存器14的數(shù)據(jù)進行保持(存儲)的非易失性存儲器17-1至17-37以及用于存儲復(fù)位向量的非易失性存儲器17-38。非易失性存儲器17_1至17-37與圖2中所示的第一實施例中的非易失性存儲器17-1至17-37相同。用于存儲復(fù)位向量的非易失性存儲器17-38安裝到非易失性存儲器17-37之后。同時，第四實施例的數(shù)據(jù)處理設(shè)備I不包括第二實施例的數(shù)據(jù)處理設(shè)備I的數(shù)據(jù)傳輸總線23。因此，CPU 10的尺寸(面積)比在數(shù)據(jù)處理設(shè)備I包括數(shù)據(jù)傳輸總線23的情況下的尺寸小。隨后，將參照圖I對電源單元90被接通時的操作進行說明。當(dāng)電源單元90被接通時，以與第三實施例相同的方式選擇復(fù)位向量。在這種情況下，指定存儲復(fù)位向量的非易失性存儲器17-38的地址。復(fù)位向量通過L/S單元15從非易失性存儲器17-38讀取到內(nèi)部總線22。讀取到內(nèi)部總線22的復(fù)位向量被寫入到易失性寄存器14-37 (PC)中。如第一實施例中所述，這是通過由指示單元21控制的硬件來執(zhí)行的(硬件控制)。 結(jié)果，數(shù)據(jù)處理設(shè)備I從主存儲器30的由復(fù)位向量指定的地址讀取執(zhí)行程序的開始地址以便開始工作。同時，當(dāng)電源單元90被接通并且指示單元21未接收到用于指定復(fù)位向量的信號時，從非易失性存儲器17讀取的地址被設(shè)定在非易失性存儲器17-1中。而且，非易失性存儲器17-1至17-37的數(shù)據(jù)通過L/S單元15從非易失性存儲器17順序地讀取到內(nèi)部總線22。數(shù)據(jù)被順序地寫回到易失性寄存器14的易失性寄存器14-1至14-37。結(jié)果，數(shù)據(jù)處理設(shè)備I恢復(fù)到恰好在電源單元90被關(guān)斷之前的狀態(tài)，并且數(shù)據(jù)處理設(shè)備I從恰好在電源單元90被關(guān)斷之前的狀態(tài)起繼續(xù)執(zhí)行處理。盡管省略詳細(xì)說明，但第四實施例中的數(shù)據(jù)處理設(shè)備I可以為第一實施例中所述的圖像形成設(shè)備100的指示單元(數(shù)據(jù)處理設(shè)備I)。在第五實施例中，用于存儲復(fù)位向量的非易失性存儲器17-38被添加到第二實施例的數(shù)據(jù)處理設(shè)備I的非易失性存儲器17中。因此，非易失性存儲器17具有與第四實施例類似的圖13中所示的構(gòu)造。在第五實施例中，存儲在非易失性存儲器17-1至17-37中的數(shù)據(jù)通過數(shù)據(jù)傳輸總線23被寫回到易失性寄存器14，或者存儲在非易失性存儲器17-38中的復(fù)位向量通過數(shù)據(jù)傳輸總線23被寫入到易失性寄存器14-37 (PC)上。由于用于選擇存儲在非易失性存儲器17-1至17-37中的復(fù)位向量或數(shù)據(jù)中的方法與第四實施例中的方法相同，因此將不對該方法進行說明。與圖11中所示的第二實施例類似地，通過數(shù)據(jù)傳輸總線23來實現(xiàn)將非易失性存儲器17-1至17-37中的每個數(shù)據(jù)寫回到易失性寄存器14并且將非易失性存儲器17-38的復(fù)位向量寫入到易失性寄存器14上。因此，將省略對它們的詳細(xì)說明。盡管省略了詳細(xì)說明，但第五實施例中的數(shù)據(jù)處理設(shè)備I可以為第一實施例中所述的圖像形成設(shè)備100的指示單元(數(shù)據(jù)處理設(shè)備I)。如上所述，根據(jù)第一至第五實施例的數(shù)據(jù)處理設(shè)備I包括由非易失性存儲器構(gòu)成的非易失性存儲器17，非易失性存儲器可以高速讀寫并且在重寫次數(shù)方面具有較少的限制，例如為MRAM、FeRAM, PRAM和ReRAM，以使得與將數(shù)據(jù)寫入到易失性寄存器14上并行地將相同的數(shù)據(jù)寫入到非易失性存儲器17上。結(jié)果，當(dāng)電源單元90被關(guān)斷并且隨后再次被接通時，通過將存儲在非易失性存儲器17中的數(shù)據(jù)寫回到易失性寄存器14，數(shù)據(jù)處理設(shè)備I能夠恢復(fù)到恰好在電源單元90被關(guān)斷之后的狀態(tài)。因此，數(shù)據(jù)處理設(shè)備I的操作可以從恰好在電源單元90被關(guān)斷之前的狀態(tài)重新開始。在第一至第五實施例中，非易失性存儲器17獨立于數(shù)據(jù)高速緩沖存儲器18安裝。然而，數(shù)據(jù)高速緩沖存儲器18可以由非易失性存儲器元件構(gòu)成，并且其中的一些元件可以用作非易失性存儲器17。即使非易失性存儲器17由非易失性存儲器元件構(gòu)成并且數(shù)據(jù)高速緩沖存儲器18由易失性存儲器元件構(gòu)成，但非易失性存儲器17和數(shù)據(jù)高速緩沖存儲器18也可以設(shè)置在一個存儲器空間(地址空間)中。如果非易失性存儲器17和數(shù)據(jù)高速緩沖存儲器18具有相同的訪問速度，則能夠 以數(shù)據(jù)高速緩沖存儲器18的訪問速度將數(shù)據(jù)寫入(保存)在非易失性存儲器17中。在第一至第五實施例中，安裝有非易失性主存儲器31和易失性主存儲器32，但是也可以僅安裝非易失性主存儲器31。出于解釋和說明的目的提供了本發(fā)明的示例性實施例的前面的說明。不意在窮舉或?qū)⒈景l(fā)明限制為所公開的確切形式。顯然，對于本技術(shù)領(lǐng)域的技術(shù)人員可以進行許多修改和變型。選擇和說明本示例性實施例是為了更好地解釋本發(fā)明的原理及其實際應(yīng)用，因此使得本技術(shù)領(lǐng)域的其他人能夠為實現(xiàn)各種實施例理解本發(fā)明和各種適合于所構(gòu)想的特定應(yīng)用的修改。目的在于通過所附權(quán)利要求及其等同內(nèi)容限定本發(fā)明的范圍。
權(quán)利要求
1.ー種數(shù)據(jù)處理設(shè)備，包括 運算單元，其執(zhí)行算術(shù)運算和邏輯運算； 可讀寫的易失性寄存器，其存儲在由所述運算單元執(zhí)行的運算中使用的數(shù)據(jù)； 可讀寫的非易失性存儲器，其與所述易失性寄存器并行地存儲所述數(shù)據(jù)，存儲在所述非易失性存儲器中的所述數(shù)據(jù)為存儲在所述易失性寄存器中的所述數(shù)據(jù)； 第一寫入?yún)g元，其將所述數(shù)據(jù)寫入所述易失性寄存器中； 第二寫入?yún)g元，每當(dāng)所述數(shù)據(jù)被寫入所述易失性寄存器中時，所述第二寫入?yún)g元與所述第一寫入單元并行地將所述數(shù)據(jù)寫入所述非易失性存儲器中；以及 寫回単元，當(dāng)所述數(shù)據(jù)處理設(shè)備的電源被接通時，所述寫回単元將存儲在所述非易失性存儲器中的所述數(shù)據(jù)寫回到所述易失性寄存器中。
2.根據(jù)權(quán)利要求I所述的數(shù)據(jù)處理設(shè)備，還包括 數(shù)據(jù)傳輸總線，其處于所述非易失性存儲器和所述易失性寄存器之間， 其中，所述寫回単元通過所述數(shù)據(jù)傳輸總線將存儲在所述非易失性存儲器中的所述數(shù)據(jù)寫回到所述易失性寄存器中。
3.根據(jù)權(quán)利要求I或2所述的數(shù)據(jù)處理設(shè)備，其中 除了存儲在由所述運算單元執(zhí)行的所述運算中使用的所述數(shù)據(jù)之外，所述非易失性存儲器還存儲用于使所述數(shù)據(jù)處理設(shè)備復(fù)位的復(fù)位向量， 所述數(shù)據(jù)處理設(shè)備還包括指定単元，所述指定単元指定將所述數(shù)據(jù)和所述復(fù)位向量中的哪ー個寫回到所述易失性寄存器中，并且 所述寫回單元將由所述指定単元指定的所述數(shù)據(jù)和所述復(fù)位向量中的任一個寫回到所述易失性寄存器中。
4.根據(jù)權(quán)利要求I或2所述的數(shù)據(jù)處理設(shè)備，還包括 非易失性復(fù)位向量存儲器，其存儲用于使所述數(shù)據(jù)處理設(shè)備復(fù)位的復(fù)位向量； 指定単元，其指定將所述數(shù)據(jù)和所述復(fù)位向量中的哪ー個寫回到所述易失性寄存器中；以及 切換單元，其將連接切換到用于存儲所述數(shù)據(jù)的所述非易失性存儲器和用于存儲所述復(fù)位向量的所述非易失性復(fù)位向量存儲器中由所述指定単元指定的任ー個， 其中，所述寫回單元將所述數(shù)據(jù)和所述復(fù)位向量中的任一個從由所述切換単元切換為連接的所述非易失性存儲器或所述非易失性復(fù)位向量存儲器寫回到所述易失性寄存器。
5.根據(jù)權(quán)利要求I或2所述的數(shù)據(jù)處理設(shè)備，還包括 非易失性主存儲器，其存儲用于至少控制所述數(shù)據(jù)處理設(shè)備的操作的程序。
6.根據(jù)權(quán)利要求I或2所述的數(shù)據(jù)處理設(shè)備， 其中，所述非易失性存儲器為MRAM、FeRAM, PRAM和ReRAM中的任ー個。
7.根據(jù)權(quán)利要求5所述的數(shù)據(jù)處理設(shè)備， 其中，所述非易失性主存儲器為MRAM、FeRAM、PRAM和ReRAM中的任ー個。
8.一種圖像形成設(shè)備，包括 圖像形成単元，其在記錄介質(zhì)上形成圖像；以及 指示単元，其控制所述圖像形成単元， 其中，所述指示單元包括運算單元，其執(zhí)行算術(shù)運算和邏輯運算； 可讀寫易失性寄存器，其存儲在由所述運算單元執(zhí)行的運算中使用的數(shù)據(jù)； 可讀寫非易失性存儲器，其與所述易失性寄存器并行地存儲所述數(shù)據(jù)，存儲在所述非易失性存儲器中的所述數(shù)據(jù)為存儲在所述易失性寄存器中的所述數(shù)據(jù)； 第一寫入?yún)g元，其將所述數(shù)據(jù)寫入所述易失性寄存器中； 第二寫入?yún)g元，每當(dāng)所述數(shù)據(jù)被寫入所述易失性寄存器中時，所述第二寫入?yún)g元與所述第一寫入單元并行地將所述數(shù)據(jù)寫入所述非易失性存儲器中；以及 寫回単元，當(dāng)所述圖像形成設(shè)備的電源被接通時，所述寫回単元將存儲在所述非易失性存儲器中的所述數(shù)據(jù)寫回到所述易失性寄存器中。
全文摘要
本發(fā)明提供了一種數(shù)據(jù)處理設(shè)備，其包括運算單元、可讀寫易失性寄存器、可讀寫非易失性存儲器、第一和第二寫入單元以及寫回單元。所述運算單元執(zhí)行算術(shù)運算和邏輯運算。所述可讀寫易失性寄存器存儲在由所述運算單元執(zhí)行的運算中使用的數(shù)據(jù)。所述可讀寫非易失性存儲器與所述易失性寄存器并行地存儲數(shù)據(jù)。存儲在非易失性存儲器中的數(shù)據(jù)為存儲在易失性寄存器中的數(shù)據(jù)。第一寫入單元將數(shù)據(jù)寫入易失性寄存器中。每當(dāng)數(shù)據(jù)被寫入易失性寄存器中時，第二寫入單元與第一寫入單元并行地將數(shù)據(jù)寫入非易失性存儲器中。當(dāng)電源被接通時，寫回單元將存儲在非易失性存儲器中的數(shù)據(jù)寫回到易失性寄存器中。
文檔編號G06F13/16GK102841866SQ20121001667
公開日2012年12月26日 申請日期2012年1月18日 優(yōu)先權(quán)日2011年6月21日
發(fā)明者菊田將克, 劉浜輝, 畠直志, 笠原俊介, 林輝威, 山本博朗, 川下昌和, 山崎英樹, 板東義文, 村田裕治, 池田真步, 酒卷匡正 申請人:富士施樂株式會社