專利名稱：芯片的內部時鐘偏差的校準方法及系統(tǒng)的制作方法
技術領域：
本發(fā)明涉及電子技術領域，具體涉及ー種芯片的內部時鐘偏差的校準方法及系統(tǒng)。
背景技術：
在嵌入式系統(tǒng)中，芯片內部常常設置有一些定時時鐘，以實現(xiàn)定時控制、定時測量或者延時動作，但由于IC (Integrated Circuit,集成電路)設計或者制造エ藝的原因，嵌入式控制芯片中的定時時鐘難免出現(xiàn)一定的個體差異，使得一些芯片中的定時時鐘與設計標準有一定的偏差，這種偏差將會導致定時時間不準、芯片在應用時出現(xiàn)問題，導致事件的提前或推遲發(fā)生，例如應用在定時爆破吋，如果定時不準，導致提前或者推遲爆破都會產(chǎn)生嚴重后果
發(fā)明內容
本發(fā)明實施例所要解決的技術問題是提供一種芯片的內部時鐘偏差的校準方法及系統(tǒng)，可為芯片的內部時鐘提供校準，解決定時時鐘與設計標準有偏差的問題。本發(fā)明實施例提供一種芯片的內部時鐘偏差的校準方法，包括為所述芯片外接頻率為預定頻率f I的晶振，以使芯片執(zhí)打指令的時鐘為外接的所述晶振的時鐘；配置所述芯片的引腳以使所述芯片的內部時鐘從一個預定的I/O ロ輸出；將所述芯片的ー個GPIO配置為輸入模式，并與所述預定的I/O ロ連接；所述芯片執(zhí)行預定的時鐘校準代碼；計數(shù)所述芯片的內部時鐘在預定時間段內的翻轉電平次數(shù)NI以及所述時鐘校準代碼在所述預定時間段內的執(zhí)行總拍數(shù)N2 ；通過公式A=f0-f = fO-fl*Nl/N2計算得到所述芯片的內部時鐘的偏差值Λ ;其中，f為所述芯片的內部時鐘的實際時鐘頻率，fO為所述芯片的內部時鐘的設計頻率fO ；記錄所述偏差值Λ作為芯片的內部時鐘的校準值。相應的，本發(fā)明實施例還提供一種芯片的內部時鐘偏差的校準系統(tǒng)，包括晶振，用于外接與所述芯片，以使外接所述晶振后所述芯片執(zhí)行指令的時鐘為外接的所述晶振的時鐘；所述晶振的頻率為預定頻率fi;引腳配置単元，用于配置所述芯片的引腳以使所述芯片的內部時鐘從一個預定的I/o ロ輸出；GPIO配置単元，用于將所述芯片的ー個GPIO配置為輸入模式，并與所述預定的I/O ロ連接；執(zhí)行單元，用于使所述芯片執(zhí)行預定的時鐘校準代碼；計數(shù)單元，用于計數(shù)所述芯片的內部時鐘在預定時間段內的翻轉電平次數(shù)NI，以及計數(shù)所述時鐘校準代碼在所述預定時間段內的執(zhí)行總拍數(shù)N2 ；
計算單元,用于通過公式A=fO_f = fO_fl*Nl/N2計算得到所述芯片的內部時鐘的偏差值△;其中，f為所述芯片的內部時鐘的實際時鐘頻率，fO為所述芯片的內部時鐘的設計頻率；存儲單元，用于記錄所述偏差值Λ作為芯片時鐘校準值。本發(fā)明提供一種芯片的內部時鐘偏差的校準方法及系統(tǒng)，通過外接頻率極為精準的晶振作為參考時鐘，計數(shù)在預定時間段內芯片的內部時鐘的電平翻轉次數(shù)及代碼執(zhí)行拍數(shù)，由公式計算得到所述芯片的內部時鐘的偏差值△，可對芯片的內部時鐘的偏差實現(xiàn)精確地校準，確保芯片的內部時鐘的精確性，提高芯片的使用良率。


為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術中的技術方案，下面將對實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施 例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖I是本發(fā)明芯片的內部時鐘偏差的校準方法實施例一的流程圖；圖2是本發(fā)明芯片的內部時鐘偏差的校準方法實施例ニ的流程圖；圖3是本發(fā)明芯片的內部時鐘偏差的校準系統(tǒng)實施例一的流程圖；圖4是本發(fā)明芯片的內部時鐘偏差的校準系統(tǒng)實施例ニ的流程圖。
具體實施例方式下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。本發(fā)明實施例中提供了一種芯片的內部時鐘偏差的校準方法和系統(tǒng)，其核心思想是通過外接頻率極為精準的晶振作為參考時鐘，計數(shù)在預定時間段內芯片的內部時鐘的電平翻轉次數(shù)及代碼執(zhí)行拍數(shù)，由公式計算得到所述芯片的內部時鐘的偏差值△，將該偏差值Λ作為芯片的內部時鐘的校準值為芯片內部時鐘提供校準。以下分別進行詳細說明。方法實施例一本發(fā)明提供一種芯片的內部時鐘的校準方法，如圖I所示，該方法包括下列步驟S101、為上述芯片外接頻率為預定頻率fl的晶振，以使芯片執(zhí)行指令的時鐘為外接的上述晶振的時鐘；晶振即晶體振蕩器，其具有振蕩頻率極為精準和穩(wěn)定的特點，選擇頻率為預定頻率fl的晶振作為芯片的參考時鐘，進行外接之后，芯片執(zhí)行指令的時鐘即為外接的晶振的時鐘；當然本實施例中為了實現(xiàn)校準的目的，外接晶振的精確度須遠遠高于芯片的內部時鐘的精確度；需要說明的是，上述的預定頻率fl可根據(jù)需要校準的芯片的內部時鐘的設計頻率進行選擇，在此不作具體的限制；本實施例中，可挑選頻率(預定頻率Π)大于芯片的內部時鐘的設計頻率fO的兩倍的晶振作為外接的參考時鐘，例如當芯片的內部時鐘的設計頻率為32KHz時，可挑選頻率為12MHz的晶振作為外接的參考時鐘；S102、配置芯片的引腳以使芯片的內部時鐘從一個預定的I/O ロ輸出；I/O是input/output的縮寫，即輸入/輸出端ロ ；S103、將芯片的ー個GPIO配置為輸入模式，并與上述預定的I/O ロ連接；這樣芯片的內部時鐘I/O ロ的電平翻轉將能通過GPIO檢測到；GPIO (General Purpose Input Output)是通用輸入/輸出的簡稱，姆個 GPIO 端ロ可通過軟件分別配置成輸入或輸出；S104、所述芯片執(zhí)行預定的時鐘校準代碼；
時鐘校準代碼可預先存儲在芯片中，也可以臨時下載到芯片中；105、計數(shù)上述芯片的內部時鐘在預定時間段內的翻轉電平次數(shù)NI以及上述時鐘校準代碼在上述預定時間段內的執(zhí)行總拍數(shù)N2 ；上述預定時間段的長度可根據(jù)實際情況進行合適的設置，在此不作具體的限制；106、通過公式A=fO_f = fO-fl*Nl/N2計算得到上述芯片的內部時鐘的偏差值Δ ;其中，f為上述芯片的內部時鐘的實際時鐘頻率，fO為上述芯片的內部時鐘的設計頻率fO ；上述公式可分解為公式一 f = fl*Nl/N2和公式ニ Λ =f0_f，其中通過公式一可計算得到芯片的內部時鐘的實際時鐘頻率f，再代入公式ニ與設計頻率fO做比較得到偏差值Λ ；107、記錄上述偏差值Λ作為芯片的內部時鐘的校準值。獲取校準值之后，芯片可依據(jù)校準值對芯片的內部時鐘頻率進行調整，具體地，SP是使芯片的內部時鐘使用的頻率為其實際時鐘頻率加上校準值(f+Λ)，則可使芯片的內部時鐘使用的頻率達到芯片的內部時鐘的設計頻率fO，確保芯片的內部時鐘的精確性。方法實施例ニ 本發(fā)明提供一種芯片的內部時鐘偏差的校準方法，如圖2所示，該方法包括下列步驟201、為上述芯片外接頻率為預定頻率fl的晶振，以使芯片執(zhí)行指令的時鐘為外接的上述晶振的時鐘；晶振即晶體振蕩器，其具有振蕩頻率極為精準和穩(wěn)定的特點，選擇頻率為預定頻率fl的晶振作為芯片的參考時鐘，進行外接之后，芯片執(zhí)行指令的時鐘即為外接的晶振的時鐘；當然本實施例中為了實現(xiàn)校準的目的，外接晶振的精確度須遠遠高于芯片的內部時鐘的精確度；需要說明的是，上述的預定頻率fl可根據(jù)需要校準的芯片的內部時鐘的設計頻率進行選擇，在此不作具體的限制；本實施例中，可挑選頻率(預定頻率Π)大于芯片的內部時鐘的設計頻率fO的兩倍的晶振作為外接的參考時鐘，例如當芯片的內部時鐘的設計頻率為32KHz時，可挑選頻率為12MHz的晶振作為外接的參考時鐘；202、配置芯片的引腳以使芯片的內部時鐘從一個預定的1/0 ロ輸出；1/0是input/output的縮寫，即輸入/輸出端ロ ；
203、將芯片的ー個GPIO配置為輸入模式，并與上述預定的I/O ロ連接；這樣芯片的內部時鐘I/O ロ的電平翻轉將能通過GPIO檢測到；GPIO (General Purpose Input Output)是通用輸入/輸出的簡稱，姆個 GPIO 端ロ可通過軟件分別配置成輸入或輸出；204、所述芯片執(zhí)行預定的時鐘校準代碼；時鐘校準代碼可預先存儲在芯片中，也可以臨時下載到芯片中；205、至少二次的計數(shù)上述芯片的內部時鐘在預定時間段內的翻轉電平次數(shù)NI以及上述時鐘校準代碼在上述預定時間段內的執(zhí)行總拍數(shù)N2，得到至少ニ組包括N1、N2的數(shù)據(jù)；在計數(shù)多組數(shù)據(jù)時，獲取每組數(shù)據(jù)對應的時間段長度可以相同，也可以不同； 206、根據(jù)上述至少ニ組包括NI、N2的數(shù)據(jù)，通過公式Λ =f0_f = fO-fl*Nl/N2計算得到上述芯片的內部時鐘的至少ニ個偏差值Λ ;其中，f為上述芯片的內部時鐘的實際時鐘頻率，fO為上述芯片的內部時鐘的設計頻率fO ；上述公式可分解為公式一 f = fl*Nl/N2和公式ニ Λ =f0_f，其中通過公式一可計算得到芯片的內部時鐘的實際時鐘頻率f，再代入公式ニ與設計頻率fO做比較得到偏差值Λ ;每ー組數(shù)據(jù)中包括ー個NI值和ー個Ν2值，相應的可以求出一個對應的偏差值Δ ；207、計算所述至少ニ個偏差值Λ的平均值；對至少ニ個偏差值Λ求平均值，可以提高偏差值Λ的精確性；在實施過程中，本領域普通技術人員可根據(jù)實際情況選擇上述至少ニ組包括NI、Ν2的數(shù)據(jù)的具體的組數(shù)；208、記錄上述至少ニ個偏差值Λ的平均值作為芯片的內部時鐘的校準值。獲取校準值之后，芯片可依據(jù)校準值對芯片的內部時鐘頻率進行調整，具體地，SP是使芯片的內部時鐘使用的頻率為其實際時鐘頻率加上校準值(f+Λ)，則可使芯片的內部時鐘使用的頻率達到芯片的內部時鐘的設計頻率f0，本實施例中由于采用多組數(shù)據(jù)取平均值的手段，可進ー步提高芯片的內部時鐘的精確性。系統(tǒng)實施例一本發(fā)明提供一種芯片的內部時鐘偏差的校準系統(tǒng)，如圖3所示，該系統(tǒng)包括晶振20，用于外接與芯片10，以使外接上述晶振20后上述芯片10執(zhí)行指令的時鐘為外接的上述晶振20的時鐘；晶振20的頻率為預定頻率Π ；引腳配置単元30，用于配置上述芯片10的引腳以使上述芯片10的內部時鐘從一個預定的I/o ロ輸出；GPIO配置單元40，用于將上述芯片10的ー個GPIO配置為輸入模式，并與上述預定的I/o ロ連接；執(zhí)行單元50，用于使所述芯片執(zhí)行預定的時鐘校準代碼；計數(shù)單元60，用于計數(shù)上述芯片10的內部時鐘在預定時間段內的翻轉電平次數(shù)NI,以及計數(shù)上述時鐘校準代碼在上述預定時間段內的執(zhí)行總拍數(shù)N2 ；計算單元70,用于通過公式A=f0-f = fO-fl*Nl/N2計算得到上述芯片10的內部時鐘的偏差值Λ ;其中，f為上述芯片10的內部時鐘的實際時鐘頻率，fO為上述芯片10的內部時鐘的設計頻率；存儲單元80,用于記錄上述偏差值Δ作為芯片時鐘校準值。需要說明的是，在本實施例中，選擇頻率為預定頻率fl的晶振20作為芯片10的參考時鐘，進行外接之后，芯片10執(zhí)行指令的時鐘即為外接的晶振20的時鐘；當然本實施例中為了實現(xiàn)校準的目的，外接晶振20的精確度須遠遠高于芯片10內部時鐘的精確度。本實施例中，可挑選頻率(預定頻率fl)大于芯片10的內部時鐘的設計頻率fO的兩倍的晶振20作為外接的參考時鐘，例如當芯片10的內部時鐘的設計頻率為32KHz時，可挑選頻率為12MHz的晶振20作為外接的參考時鐘。需要說明的是，本實施例中，I/O是input/output的縮寫，即輸入/輸出端ロ ； GPIO (General Purpose Input Output)是通用輸入/輸出的簡稱，姆個GPIO端ロ可通過軟件分別配置成輸入或輸出。需要說明的是，本實施例中，時鐘校準代碼可預先存儲在芯片10中，也可以臨時下載到芯片10中。需要說明的是，上述預定時間段的長度可根據(jù)實際情況進行合適的設置，在此不作具體的限制。需要說明的是，上述計算單元70應用的公式可分解為公式一 f = fl*Nl/N2和公式ニ Λ =fO_f，其中通過公式一可計算得到芯片10的內部時鐘的實際時鐘頻率f，再代入公式ニ與設計頻率fO做比較得到偏差值Λ ;獲取校準值之后，芯片10可依據(jù)校準值對芯片10的內部時鐘頻率進行調整，具體地，即是使芯片10的內部時鐘使用的頻率為其實際時鐘頻率加上校準值(f+Λ )，則可使芯片10的內部時鐘使用的頻率達到芯片的內部時鐘的設計頻率fO，確保芯片的內部時鐘的精確性。系統(tǒng)實施例ニ 本發(fā)明提供一種芯片的內部時鐘偏差的校準系統(tǒng)，如圖4所示，該系統(tǒng)包括晶振20，用于外接與芯片10，以使外接上述晶振20后上述芯片10執(zhí)行指令的時鐘為外接的上述晶振20的時鐘；晶振20的頻率為預定頻率Π ；引腳配置単元30，用于配置上述芯片10的引腳以使上述芯片10的內部時鐘從一個預定的I/o ロ輸出；GPIO配置單元40，用于將上述芯片10的ー個GPIO配置為輸入模式，并與上述預定的I/o ロ連接；執(zhí)行單元50，用于使所述芯片10執(zhí)行預定的時鐘校準代碼；計數(shù)單元60，用于至少二次的計數(shù)上述芯片10的內部時鐘在預定時間段內的翻轉電平次數(shù)NI，以及上述時鐘校準代碼在上述預定時間段內的執(zhí)行總拍數(shù)N2，得到至少ニ組包括NI、N2的數(shù)據(jù)；上述計算單元70，還用于根據(jù)上述至少ニ組包括N1、N2的數(shù)據(jù)，通過公式Λ =f0-f=fO-fl*Nl/N2分別計算得到上述芯片的內部時鐘的至少ニ個偏差值Λ ；平均単元90，用于計算上述至少ニ個偏差值Λ的平均值；存儲單元80，用于記錄上述平均值作為芯片時鐘校準值。需要說明的是，在本實施例中，選擇頻率為預定頻率fl的晶振20作為芯片10的參考時鐘，進行外接之后，芯片10執(zhí)行指令的時鐘即為外接的晶振20的時鐘；當然本實施例中為了實現(xiàn)校準的目的，外接晶振20的精確度須遠遠高于芯片10內部時鐘的精確度。本實施例中，可挑選頻率(預定頻率fl)大于芯片10的內部時鐘的設計頻率fO的兩倍的晶振20作為外接的參考時鐘，例如當芯片10的內部時鐘的設計頻率為32KHz時，可挑選頻率為12MHz的晶振20作為外接的參考時鐘。需要說明的是，本實 施例中，I/O是input/output的縮寫，即輸入/輸出端ロ ；GPIO (General Purpose Input Output)是通用輸入/輸出的簡稱，姆個GPIO端ロ可通過軟件分別配置成輸入或輸出。需要說明的是，本實施例中， 時鐘校準代碼可預先存儲在芯片10中，也可以臨時下載到芯片10中。需要說明的是，上述預定時間段的長度可根據(jù)實際情況進行合適的設置，在此不作具體的限制；需要說明的是，多組數(shù)據(jù)中每組數(shù)據(jù)采集的預定時間段的長度可以一致也可以不一致，可根據(jù)實際情況進行合適的設置。需要說明的是，上述計算單元70應用的公式可分解為公式一 f = fl*Nl/N2和公式ニ Λ =fO_f，其中通過公式一可計算得到芯片10的內部時鐘的實際時鐘頻率f，再代入公式ニ與設計頻率fO做比較得到偏差值Λ ；本實施例中，計數(shù)單元60計數(shù)多組數(shù)據(jù)(至少ニ組數(shù)據(jù)),姆組數(shù)據(jù)中包括ー個上述芯片10的內部時鐘在預定時間段內的翻轉電平次數(shù)NI以及上述時鐘校準代碼在上述預定時間段內的執(zhí)行總拍數(shù)Ν2，且，在獲得了多組包括Ν1、Ν2的數(shù)據(jù)之后，可以由計算單元70計算得到多個芯片10的內部時鐘的偏差值△，再由平均單元對多個偏差值△求出平均值，然后將這個平均值作為校準值，可進ー步提高校準的精確性和可靠性，降低偶然因素的影響。本領域普通技術人員可以理解上述實施例的各種方法中的全部或部分步驟是可以通過程序來指令相關的硬件來完成，該程序可以存儲于ー計算機可讀存儲介質中，存儲介質可以包括閃存盤、只讀存儲器(Read-OnlyMemory, ROM)、隨機存取器(Random AccessMemory, RAM)、磁盤或光盤等。以上對本發(fā)明實施例所提供的芯片的內部時鐘偏差的校準方法及系統(tǒng)進行了詳細介紹，本文中應用了具體個例對本發(fā)明的原理及實施方式進行了闡述，以上實施例的說明只是用于幫助理解本發(fā)明的方法及其核心思想；同時，對于本領域的一般技術人員，依據(jù)本發(fā)明的思想，在具體實施方式
及應用范圍上均會有改變之處，綜上所述，本說明書內容不應理解為對本發(fā)明的限制。
權利要求
1.一種芯片的內部時鐘偏差的校準方法，其特征在于，包括為所述芯片外接頻率為預定頻率fl的晶振，以使芯片執(zhí)行指令的時鐘為外接的所述晶振的時鐘；配置所述芯片的引腳以使所述芯片的內部時鐘從一個預定的I/o ロ輸出；將所述芯片的ー個GPIO配置為輸入模式，并與所述預定的I/O ロ連接；所述芯片執(zhí)行預定的時鐘校準代碼；計數(shù)所述芯片的內部時鐘在預定時間段內的翻轉電平次數(shù)NI以及所述時鐘校準代碼在所述預定時間段內的執(zhí)行總拍數(shù)N2 ；通過公式A=fO_f = fO_fl*Nl/N2計算得到所述芯片的內部時鐘的偏差值Λ ;其中，f為所述芯片的內部時鐘的實際時鐘頻率，f0為所述芯片的內部時鐘的設計頻率f0 ；記錄所述偏差值Λ作為芯片的內部時鐘的校準值。
2.根據(jù)權利要求I所述的方法，其特征在干，所述計數(shù)所述芯片的內部時鐘在預定時間段內的翻轉電平次數(shù)NI以及所述時鐘校準代碼在所述預定時間段內的執(zhí)行總拍數(shù)Ν2包括至少二次的計數(shù)所述芯片的內部時鐘在預定時間段內的翻轉電平次數(shù)NI以及所述時鐘校準代碼在所述預定時間段內的執(zhí)行總拍數(shù)Ν2，得到包括至少ニ組Ν1、Ν2的數(shù)據(jù)；所述通過公式A=fO_f = fO_fl*Nl/N2計算得到所述芯片的內部時鐘的偏差值Λ包括根據(jù)所述至少ニ組包括NI、Ν2的數(shù)據(jù)，通過公式A=fO-f = fO-fl*Nl/N2分別計算得到所述芯片的內部時鐘的至少ニ個偏差值Λ ；所述方法還包括計算所述至少ニ個偏差值△的平均值；所述記錄所述偏差值△作為芯片的內部時鐘的校準值包括記錄所述平均值作為芯片的內部時鐘的校準值。
3.根據(jù)權利要求I或2所述的方法，其特征在于，所述預定頻率Π大于所述芯片的內部時鐘的設計頻率f0的兩倍。
4.根據(jù)權利要求3所述的方法，其特征在于，所述預定頻率Π為12MHz，所述芯片的內部時鐘的設計頻率f0為32KHz。
5.一種芯片的內部時鐘偏差的校準系統(tǒng)，其特征在于，包括晶振，用于外接與所述芯片，以使外接所述晶振后所述芯片執(zhí)行指令的時鐘為外接的所述晶振的時鐘；所述晶振的頻率為預定頻率fl ;引腳配置単元，用于配置所述芯片的引腳以使所述芯片的內部時鐘從一個預定的I/oロ輸出；GPIO配置単元，用于將所述芯片的ー個GPIO配置為輸入模式，并與所述預定的I/O ロ連接；執(zhí)行單元，用于使所述芯片執(zhí)行預定的時鐘校準代碼；計數(shù)單元，用于計數(shù)所述芯片的內部時鐘在預定時間段內的翻轉電平次數(shù)NI，以及計數(shù)所述時鐘校準代碼在所述預定時間段內的執(zhí)行總拍數(shù)N2 ；計算單元，用于通過公式A=f0-f = fO-fl*Nl/N2計算得到所述芯片的內部時鐘的偏差值△;其中，f為所述芯片的內部時鐘的實際時鐘頻率，f0為所述芯片的內部時鐘的設計頻率；存儲單元，用于記錄所述偏差值Λ作為芯片時鐘校準值。
6.根據(jù)權利要求5所述的系統(tǒng)，其特征在干，所述計數(shù)単元，還用于至少二次的計數(shù)所述芯片的內部時鐘在預定時間段內的翻轉電平次數(shù)NI，以及所述時鐘校準代碼在所述預定時間段內的執(zhí)行總拍數(shù)Ν2，得到至少ニ組包括Ν1、Ν2的數(shù)據(jù)；所述計算単元，還用于根據(jù)所述至少ニ組包括NI、Ν2的數(shù)據(jù)，通過公式A=fO-f =fO-fl*Nl/N2分別計算得到所述芯片的內部時鐘的至少ニ個偏差值Λ ；所述系統(tǒng)還包括平均単元，用于計算所述至少ニ個偏差值Λ的平均值；所述存儲単元，還用于記錄所述平均值作為芯片的內部時鐘的校準值。
7.根據(jù)權利要求5或6所述的方法，其特征在于，所述預定頻率Π大于所述芯片的內部時鐘的設計頻率fO的兩倍。
8.根據(jù)權利要求7所述的方法，其特征在于，所述預定頻率Π為12MHz，所述芯片的內部時鐘的設計頻率fO為32KHz。
全文摘要
本發(fā)明實施例涉及電子技術領域，公開了一種芯片的內部時鐘偏差的校準方法。其中，該方法包括為芯片外接晶振；使芯片的內部時鐘從一個預定的I/O口輸出；將芯片的一個GPIO配置為輸入模式，并與所述預定的I/O口連接；芯片執(zhí)行預定的時鐘校準代碼；計數(shù)芯片的內部時鐘在預定時間段內的翻轉電平次數(shù)N1以及時鐘校準代碼的執(zhí)行總拍數(shù)N2；通過公式Δ=f0-f＝f0-f1*N1/N2計算得到所述芯片的內部時鐘的偏差值Δ；記錄所述偏差值Δ作為芯片的內部時鐘的校準值。本發(fā)明同時還公開了一種芯片的內部時鐘偏差的校準系統(tǒng)。實施本發(fā)明實施例，可對芯片的內部時鐘的偏差實現(xiàn)精確地校準，確保芯片的內部時鐘的精確性。
文檔編號G06F1/04GK102830748SQ20121028468
公開日2012年12月19日 申請日期2012年8月10日 優(yōu)先權日2012年8月10日
發(fā)明者胡家安, 劉尚林, 鄒年歡 申請人:深圳芯邦科技股份有限公司