非接觸ic卡的解調(diào)電路的制作方法
【專利摘要】本發(fā)明公開了一種非接觸IC卡的解調(diào)電路，包括：比較器、偏置電路和邏輯控制電路。邏輯控制電路的輸入端連接時鐘信號和比較器輸出的解調(diào)信號并輸出一控制信號到偏置電路，邏輯控制電路在解調(diào)信號的凹槽信號變換為高電平時的上升沿開始輸出一個8個時鐘周期的高電平，并通過高電平使偏置電路的驅(qū)動能力增加，從而能實現(xiàn)根據(jù)解調(diào)電路的輸出自適應(yīng)的調(diào)節(jié)解調(diào)電路的偏置電路的驅(qū)動能力，不僅能提高感應(yīng)已調(diào)信號中的凹槽信號的敏感度，還能在已調(diào)信號中的凹槽信號恢復(fù)后使解調(diào)電路的輸入端快速恢復(fù)，能實現(xiàn)解調(diào)電路在全工藝條件以及全場強(qiáng)條件的正確解碼。
【專利說明】非接觸IC卡的解調(diào)電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體集成電路，特別涉及一種非接觸IC卡的解調(diào)電路。
【背景技術(shù)】
[0002]非接觸IC卡和讀卡器之間通過射頻信號做載波來傳送信息。非接觸IC卡本身沒有電源，其工作時的電能通過讀卡器的射頻信號來提供，其中讀卡器的射頻信號為
13.56MHz。在讀卡器和非接觸IC卡互傳數(shù)據(jù)時，載波為13.56MHz的射頻載波，信號傳輸速率分別有 106kbits/s, 212kbits/s, 424kbits/s, 848k bits/s 四種。
[0003]其中，從讀卡器向非接觸IC卡傳送數(shù)據(jù)時，是采用振幅鍵控(ASK)方法對信號進(jìn)行調(diào)制，編碼方式為同步、改進(jìn)的米勒(miller)編碼。讀卡器和非接觸IC卡需要進(jìn)行數(shù)字通信即0，I的通信時，讀卡器的數(shù)字信號調(diào)制到所述射頻載波信號上后會形成包含有凹槽(pause)信號的調(diào)制信號，凹槽(pause)信號的振幅要小于射頻載波的振幅。根據(jù)pause信號在調(diào)制信號的時序中的位置不同來表示數(shù)字信號O或者1，所以凹槽信號是數(shù)據(jù)的表達(dá)方式。調(diào)制信號通過無線傳輸輸入到非接觸IC卡中，非接觸IC卡通過天線接收該調(diào)制信號后通過解調(diào)電路來對該調(diào)制信號進(jìn)行解調(diào)，解調(diào)過程分為模擬解調(diào)和數(shù)字解調(diào)兩步，通過解調(diào)電路的模擬解調(diào)將調(diào)制信號中的pause信號解調(diào)為數(shù)字信號O或者I，將解調(diào)后的數(shù)字信號進(jìn)行數(shù)字解碼，數(shù)字解碼根據(jù)輸入的數(shù)字信號中的O的位置不同確認(rèn)讀卡器中傳輸過來的是數(shù)據(jù)O或者I。
[0004]如圖1所示，是現(xiàn)有非接觸IC卡的解調(diào)電路的示意圖；從讀卡器到非接觸IC卡的傳輸數(shù)據(jù)的載波頻率為13.56MHZ，解調(diào)電路包括:
[0005]比較器106，所述比較器106的第一輸入端連接第一參考信號VREF1，所述比較器106的第二輸入端連接輸入信號VREF3，該輸入信號VREF3為所述非接觸IC卡從天線即圖1中ant處接收的由所述讀卡器發(fā)射出的已調(diào)信號經(jīng)過檢波和高通濾波后的信號；所述比較器106輸出端輸出解調(diào)信號DEM0UT。其中，檢波電路單元包括單向?qū)ǖ亩O管101，由第一電容102和第一電阻103組成的低通濾波器，所述檢波電路單元用于濾除所述已調(diào)信號中的載波信號。高通濾波器由第二電阻104和第二電容105組成。
[0006]偏置電路107，該偏置電路107的輸出端連接所述比較器106的第二輸入端并為所述第二輸入端提供一直流偏置電壓。
[0007]如圖2所示，是現(xiàn)有從讀卡器到非接觸IC卡的三種模擬解碼后的時序，即通過非接觸IC卡的解調(diào)電路的模擬解調(diào)將調(diào)制信號中的pause信號解調(diào)為數(shù)字信號O或者I也即圖1中的解調(diào)信號DEMOUT后包括三個時序，每一時序?qū)?yīng)于一個數(shù)據(jù)位的傳輸周期，解調(diào)信號DEMOUT的三個時序分別定義如下:
[0008]1、時序X，該時序X將在(1/2) X (fc/傳輸速率)X (Ι/fc)處產(chǎn)生一個凹槽信號，即在tx處開始產(chǎn)生一個寬度為ta的凹槽信號。
[0009]2、時序Y，該時序Y在整個位期間即tb不發(fā)生調(diào)制。
[0010]3、時序Z，該時序Z在位期間的開始時，產(chǎn)生一個寬度為ta的凹槽信號。[0011 ]對于 848kbits/s、424kbits/s、212kbits/s 和 106kbits/s 的傳輸速率時，一位數(shù)據(jù)位的傳輸時間Tbit，分別為16、32、64和128個時鐘周期(clk)，其中l(wèi)clk=l/13.56MHz=73.746nS，傳輸時間 Tbit 在圖1 顯示為 tb。
[0012]如圖1所示，所述比較器106的第二輸入端是通過偏置電路107進(jìn)行偏置的，當(dāng)輸入的已調(diào)信號中的凹槽信號到來時，輸入信號VREF3需要被拉低，為了在小場強(qiáng)即讀卡器的發(fā)射的電磁場較小時應(yīng)用，需要輸入信號VREF3對已調(diào)信號中的凹槽信號相當(dāng)敏感，因此這時偏置電路107的直流偏置驅(qū)動不能太強(qiáng)；當(dāng)已調(diào)信號中的凹槽信號恢復(fù)時，如果偏置電路107的直流偏置驅(qū)動還保持太小，則會導(dǎo)致輸入信號VREF3的恢復(fù)很慢，就會影響下一個數(shù)據(jù)位的正常傳輸。特別是對于傳輸速率為848kbits/s非接觸IC卡，一位數(shù)據(jù)位的傳輸時間Tbit僅為16clk，通常需要將已調(diào)信號中的凹槽信號控制在8clk以內(nèi)，因此當(dāng)已調(diào)信號中的凹槽信號恢復(fù)時，輸入信號VREF3要恢復(fù)到正常值的恢復(fù)時間只能維持在16clk-8clk=8clk以內(nèi)，當(dāng)恢復(fù)時間超出上述規(guī)定期限時，會造成解碼錯誤。由于現(xiàn)有技術(shù)中的偏置電路107的直流偏置驅(qū)動太小，當(dāng)非接觸IC卡的制造工藝條件和感應(yīng)到的磁場大小不同時，很容易出現(xiàn)解碼錯誤，所以現(xiàn)有非接觸IC卡的解調(diào)電路很難做到全工藝條件以及全場強(qiáng)條件的正確解碼。

【發(fā)明內(nèi)容】

[0013]本發(fā)明所要解決的技術(shù)問題是提供一種非接觸IC卡的解調(diào)電路，能根據(jù)解調(diào)電路的輸出自適應(yīng)的調(diào)節(jié)解調(diào)電路的偏置電路的驅(qū)動能力，不僅能提高感應(yīng)已調(diào)信號中的凹槽信號的敏感度，還能在已調(diào)信號中的凹槽信號恢復(fù)后使解調(diào)電路的輸入端快速恢復(fù)，能實現(xiàn)解調(diào)電路在全工藝條件以及全場強(qiáng)條件的正確解碼。
[0014]為解決上述技術(shù)問題，本發(fā)明提供一種非接觸IC卡的解調(diào)電路，從讀卡器到非接觸IC卡的傳輸數(shù)據(jù)的載波頻率為13.56MHZ，數(shù)據(jù)傳輸速率為848Kbits/s，解調(diào)電路包括:
[0015]比較器，所述比較器的第一輸入端連接第一參考信號，所述比較器的第二輸入端連接輸入信號，該輸入信號為所述非接觸IC卡接收的由所述讀卡器發(fā)射出的已調(diào)信號經(jīng)過檢波和高通濾波后的信號；所述比較器輸出端輸出解調(diào)信號。
[0016]偏置電路，該偏置電路的輸出端連接所述比較器的第二輸入端并為所述第二輸入端提供一直流偏置電壓。
[0017]邏輯控制電路，該邏輯控制電路的輸入端連接時鐘信號和所述解調(diào)信號，該邏輯控制電路的輸出端輸出一控制信號到所述偏置電路，所述邏輯控制電路在所述解調(diào)信號的凹槽信號變換為高電平時的上升沿開始輸出一個8個時鐘周期的高電平；所述控制信號為高電平時的所述偏置電路的驅(qū)動能力大于所述控制信號為低電平時的所述偏置電路的驅(qū)動能力，從而在所述解調(diào)信號的凹槽信號變換為高電平時使所述偏置電路的驅(qū)動能力增加并使所述比較器的第二輸入端的偏置電壓的恢復(fù)速度加快。
[0018]進(jìn)一步的改進(jìn)是，所述邏輯控制電路包括兩個與門和四個D型觸發(fā)器，所述四個D型觸發(fā)器連接成分頻模式、且所述四個D型觸發(fā)器的復(fù)位端都連接所述解調(diào)信號并用所述解調(diào)信號復(fù)位；第一與門的一個輸入端連接所述時鐘信號、另一個輸入端連接分頻模式中的最后一個所述D型觸發(fā)器的分頻輸出信號，所述第一與門的輸出端連接分頻模式中的第一個所述D型觸發(fā)器的時鐘信號端；所述第二與門的一個輸入端連接所述解調(diào)信號、另一個輸入端連接分頻模式中的最后一個所述D型觸發(fā)器的分頻輸出信號，所述第二與門的輸出端輸出所述控制信號。
[0019]本發(fā)明通過在解調(diào)電路中設(shè)置一邏輯控制電路，能根據(jù)解調(diào)電路的狀態(tài)實時輸出控制信號到偏置電路并控制偏置電路的驅(qū)動能力，當(dāng)已調(diào)信號中的凹槽信號出現(xiàn)時使偏置電路的驅(qū)動能力減小，從而能提聞解調(diào)電路感應(yīng)已調(diào)/[目號中的凹槽?目號的敏感度；當(dāng)已調(diào)信號中的凹槽信號恢復(fù)后能使偏置電路的驅(qū)動能力增加，使解調(diào)電路的輸入端快速恢復(fù)，從而能防止解調(diào)電路的輸入端因恢復(fù)時間長而造成的解碼錯誤，從而能實現(xiàn)解調(diào)電路在全工藝條件以及全場強(qiáng)條件的正確解碼。
【專利附圖】

【附圖說明】
[0020]下面結(jié)合附圖和【具體實施方式】對本發(fā)明作進(jìn)一步詳細(xì)說明:
[0021]圖1是現(xiàn)有非接觸IC卡的解調(diào)電路的示意圖；
[0022]圖2是現(xiàn)有從讀卡器到非接觸IC卡的三種模擬解碼后的時序；
[0023]圖3是本發(fā)明實施例非接觸IC卡的解調(diào)電路的示意圖；
[0024]圖4是本發(fā)明較佳實施例非接觸IC卡的解調(diào)電路的示意圖。
【具體實施方式】
[0025]如圖3所示，是本發(fā)明實施例非接觸IC卡的解調(diào)電路的示意圖；本發(fā)明實施例非接觸IC卡的解調(diào)電路中，從讀卡器到非接觸IC卡的傳輸數(shù)據(jù)的載波頻率為13.56ΜΗΖ，數(shù)據(jù)傳輸速率為848Kbits/s，一位數(shù)據(jù)位的傳輸時間Tbit為16clk。解調(diào)電路包括:
[0026]比較器6，所述比較器6的第一輸入端連接第一參考信號VREF1，所述比較器6的第二輸入端連接輸入信號VREF3，該輸入信號VREF3為所述非接觸IC卡從天線即圖3中ant處接收的由所述讀卡器發(fā)射出的已調(diào)信號經(jīng)過檢波和高通濾波后的信號；所述比較器6輸出端輸出解調(diào)信號DEM0UT。其中，檢波電路單元包括單向?qū)ǖ亩O管1，由第一電容2和第一電阻3組成的低通濾波器，所述檢波電路單元用于濾除所述已調(diào)信號中的載波信號。高通濾波器由第二電阻4和第二電容5組成。在其它實施例中檢波電路單元和高通濾波器可以做適用的改變。
[0027]偏置電路7，該偏置電路7的輸出端連接所述比較器6的第二輸入端并為所述第二輸入端提供一直流偏置電壓。所述偏置電路7的輸入端連接第二參考電壓VREF2。
[0028]邏輯控制電路8，該邏輯控制電路8的輸入端連接時鐘信號CLK和所述解調(diào)信號DEMOUT，該邏輯控制電路8的輸出端輸出一控制信號CONTROL到所述偏置電路7，所述邏輯控制電路8在所述解調(diào)信號DEMOUT的凹槽信號變換為高電平時的上升沿開始輸出一個8個時鐘周期的高電平；所述控制信號CONTROL為高電平時的所述偏置電路7的驅(qū)動能力大于所述控制信號CONTROL為低電平時的所述偏置電路7的驅(qū)動能力，從而在所述解調(diào)信號DEMOUT的凹槽信號變換為高電平時使所述偏置電路7的驅(qū)動能力增加并使所述比較器6的第二輸入端的偏置電壓的恢復(fù)速度加快。
[0029]如圖4所示，是本發(fā)明較佳實施例非接觸IC卡的解調(diào)電路的示意圖。所述邏輯控制電路8包括兩個與門9和10和四個D型觸發(fā)器lla、llb、llc和11D。所述四個D型觸發(fā)器連接成分頻模式、且所述四個D型觸發(fā)器的復(fù)位端R都連接所述解調(diào)信號DEMOUT并用所述解調(diào)信號DEMOUT復(fù)位。分頻模式的連接方式為:四個D型觸發(fā)器lla、llb、llc和IlD的輸出端QN都連接到輸入端D，前一個D型觸發(fā)器的輸出端Q連接到下一個D型觸發(fā)器的時鐘端CLK，最后一個所述D型觸發(fā)器Ild的輸出端Q輸出分頻輸出信號DFF0UT。
[0030]第一與門9的一個輸入端連接所述時鐘信號CLK、另一個輸入端連接分頻模式中的最后一個所述D型觸發(fā)器的分頻輸出信號DFF0UT，所述第一與門9的輸出端輸出信號NETA到分頻模式中的第一個所述D型觸發(fā)器Ila的時鐘端CLK。
[0031]所述第二與門10的一個輸入端連接所述解調(diào)信號DEM0UT、另一個輸入端連接分頻模式中的最后一個所述D型觸發(fā)器Ild的分頻輸出信號DFF0UT，所述第二與門10的輸出端輸出所述控制信號CONTROL。
[0032]本發(fā)明并不限于上文討論的實施方式。以上對【具體實施方式】的描述旨在于為了描述和說明本發(fā)明涉及的技術(shù)方案?；诒景l(fā)明啟示的顯而易見的變換或替代也應(yīng)當(dāng)被認(rèn)為落入本發(fā)明的保護(hù)范圍。以上的【具體實施方式】用來揭示本發(fā)明的最佳實施方法，以使得本領(lǐng)域的普通技術(shù)人員能夠應(yīng)用本發(fā)明的多種實施方式以及多種替代方式來達(dá)到本發(fā)明的目的。
【權(quán)利要求】
1.一種非接觸IC卡的解調(diào)電路，從讀卡器到非接觸IC卡的傳輸數(shù)據(jù)的載波頻率為13.56MHZ，數(shù)據(jù)傳輸速率為848Kbits/s，其特征在于，解調(diào)電路包括: 比較器，所述比較器的第一輸入端連接第一參考信號，所述比較器的第二輸入端連接輸入信號，該輸入信號為所述非接觸IC卡接收的由所述讀卡器發(fā)射出的已調(diào)信號經(jīng)過檢波和高通濾波后的信號；所述比較器輸出端輸出解調(diào)信號； 偏置電路，該偏置電路的輸出端連接所述比較器的第二輸入端并為所述第二輸入端提供一直流偏置電壓； 邏輯控制電路，該邏輯控制電路的輸入端連接時鐘信號和所述解調(diào)信號，該邏輯控制電路的輸出端輸出一控制信號到所述偏置電路，所述邏輯控制電路在所述解調(diào)信號的凹槽信號變換為高電平時的上升沿開始輸出一個8個時鐘周期的高電平；所述控制信號為高電平時的所述偏置電路的驅(qū)動能力大于所述控制信號為低電平時的所述偏置電路的驅(qū)動能力，從而在所述解調(diào)信號的凹槽信號變換為高電平時使所述偏置電路的驅(qū)動能力增加并使所述比較器的第二輸入端的偏置電壓的恢復(fù)速度加快。
2.如權(quán)利要求1所述的非接觸IC卡的解調(diào)電路，其特征在于:所述邏輯控制電路包括兩個與門和四個D型觸發(fā)器，所述四個D型觸發(fā)器連接成分頻模式、且所述四個D型觸發(fā)器的復(fù)位端都連接所述解調(diào)信號并用所述解調(diào)信號復(fù)位； 第一與門的一個輸入端連接所述時鐘信號、另一個輸入端連接分頻模式中的最后一個所述D型觸發(fā)器的分頻輸出信號，所述第一與門的輸出端連接分頻模式中的第一個所述D型觸發(fā)器的時鐘信號端； 所述第二與門的一個輸入端連接所述解調(diào)信號、另一個輸入端連接分頻模式中的最后一個所述D型觸發(fā)器的分頻輸出信號，所述第二與門的輸出端輸出所述控制信號。
【文檔編號】G06K19/073GK103714372SQ201210377900
【公開日】2014年4月9日 申請日期:2012年9月29日 優(yōu)先權(quán)日:2012年9月29日
【發(fā)明者】唐成偉, 陳濤 申請人:上海華虹宏力半導(dǎo)體制造有限公司