專利名稱：Usb1.1設(shè)備接口的免晶振簡(jiǎn)易實(shí)現(xiàn)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及USB接口應(yīng)用，具體涉及一種應(yīng)用于USB1.1設(shè)備接口的免晶振實(shí)現(xiàn)電路。
背景技術(shù)：
隨著工藝和技術(shù)的進(jìn)步，USB系列接口的第四代——USB3. 0技術(shù)也趨于成熟，但是很多應(yīng)用領(lǐng)域，由于對(duì)數(shù)據(jù)傳輸速率要求不高，還需要用到USB1.1接口。USB1.1接口電路設(shè)計(jì)的低門檻化趨勢(shì)，必然帶來越來越激烈的價(jià)格競(jìng)爭(zhēng)與性能競(jìng)爭(zhēng)，其成本縮減已成為USB1.1相關(guān)產(chǎn)品成本縮減的重要一環(huán)。USB1.1設(shè)備接口在大多數(shù)應(yīng)用中，需要一顆高質(zhì)量的晶振作為輸入時(shí)鐘源，產(chǎn)生高精度的系統(tǒng)時(shí)鐘。高質(zhì)量晶振的成本在USB1.1設(shè)備接口的整體成本中占據(jù)了很大的比重，為了明顯地縮減其設(shè)計(jì)成本，各種應(yīng)用于USB1.1設(shè)備接口的免晶振方案應(yīng)運(yùn)而生。USB1.1設(shè)備接口現(xiàn)行的免晶振方案主要包括基準(zhǔn)時(shí)鐘校準(zhǔn)法、外部器件校準(zhǔn)法、量產(chǎn)寫入校準(zhǔn)法等。這些方案共同的缺陷是在頻率校準(zhǔn)之后隨著外部環(huán)境的變化，系統(tǒng)時(shí)鐘會(huì)產(chǎn)生不可忽視的頻率偏移，這將導(dǎo)致USB1.1設(shè)備接口具有較差的兼容性；同時(shí)，必需的測(cè)試步驟也增加了測(cè)試成本,不利于整體成本的縮減。

發(fā)明內(nèi)容
本發(fā)明的目的是，提供一種應(yīng)用于USB1.1設(shè)備接口的免晶振簡(jiǎn)易實(shí)現(xiàn)電路。該電路可以為USB1.1設(shè)備接口節(jié)省外部晶振，同時(shí)能夠滿足典型的性能需求，并且實(shí)現(xiàn)方法非常簡(jiǎn)單，最大程度地縮減了設(shè)計(jì)成本。本發(fā)明采用的技術(shù)方案為，一種應(yīng)用于USB1.1設(shè)備接口的免晶振簡(jiǎn)易實(shí)現(xiàn)電路，其特征在于所述免晶振簡(jiǎn)易實(shí)現(xiàn)電路包括一高頻振蕩器、一采樣時(shí)鐘分頻器、一 USB1.1數(shù)據(jù)接收器、一 USB1.1數(shù)據(jù)狀態(tài)機(jī)、一 USB1.1內(nèi)建時(shí)鐘判決器、一 Delta_Sigma分頻器。所述高頻振蕩器的一 IA輸出端與所述采樣時(shí)鐘分頻器的一 2A輸入端相連；所述采樣時(shí)鐘分頻器的一 2B輸入端與USB1.1模式控制信號(hào)SPEED相連，所述采樣時(shí)鐘分頻器的一 2C輸出端與所述USB1.1數(shù)據(jù)狀態(tài)機(jī)的一 4A輸入端以及所述USB1.1內(nèi)建時(shí)鐘判決器的一 5A輸入端相連；所述USB1.1數(shù)據(jù)接收器的一 3A輸入端與數(shù)據(jù)總線DP信號(hào)相連，所述USB1.1數(shù)據(jù)接收器的一 3B輸入端與數(shù)據(jù)總線DM信號(hào)相連，所述USB1.1數(shù)據(jù)接收器的一 3C輸出端與所述USB1.1數(shù)據(jù)狀態(tài)機(jī)的一 4D輸入端相連，所述USB1.1數(shù)據(jù)接收器的一3D輸出端與所述USB1.1數(shù)據(jù)狀態(tài)機(jī)的一 4C輸入端相連，所述USB1.1數(shù)據(jù)接收器的一 3E輸出端與所述USB1.1數(shù)據(jù)狀態(tài)機(jī)的一 4B輸入端相連；所述USB1.1數(shù)據(jù)狀態(tài)機(jī)的一 4E輸入端與所述USB1.1內(nèi)建時(shí)鐘判決器的一 5B輸入端相連；所述USB1.1內(nèi)建時(shí)鐘判決器的一5C輸出端與所述Delta_Sigma分頻器的一 6C輸入端相連；所述Delta_Sigma分頻器的一6B輸出端為系統(tǒng)時(shí)鐘CLK_SYS。本發(fā)明提供了一種簡(jiǎn)易的USB1.1設(shè)備接口免晶振實(shí)現(xiàn)電路。與傳統(tǒng)技術(shù)相比，本發(fā)明在獲得較高性能的同時(shí)，用盡可能省的成本實(shí)現(xiàn)了 USB1.1設(shè)備接口的免晶振技術(shù)，最大程度地滿足了 USB1.1接口設(shè)計(jì)中對(duì)于低成本的需求，在USB接口的免晶振設(shè)計(jì)領(lǐng)域中具有革命性的突破。


圖1為本發(fā)明免晶振簡(jiǎn)易實(shí)現(xiàn)電路的結(jié)構(gòu)框圖。圖1中1.高頻振蕩器；2.采樣時(shí)鐘分頻器；3. USB1.1數(shù)據(jù)接收器；4. USB1.1數(shù)據(jù)狀態(tài)機(jī)；5. USB1.1內(nèi)建時(shí)鐘判決器；6. Delta_Sigma分頻器。
具體實(shí)施例方式下面結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步闡述。見圖1，本發(fā)明中的免晶振簡(jiǎn)易實(shí)現(xiàn)電路包括高頻振蕩器(I)、采樣時(shí)鐘分頻器
(2)、USB1.1數(shù)據(jù)接收器(3)、USB1.1數(shù)據(jù)狀態(tài)機(jī)(4)、USB1.1內(nèi)建時(shí)鐘判決器(5)和Delta_Sigma分頻器(6)。高頻振蕩器(I)的IA輸出端與采樣時(shí)鐘分頻器(2)的2A輸入端相連；采樣時(shí)鐘分頻器(2)的2B輸入端與USB1.1模式控制信號(hào)SPEED相連，所述采樣時(shí)鐘分頻器(2)的2C輸出端與USB1.1數(shù)據(jù)狀態(tài)機(jī)(4)的4A輸入端以及USB1.1內(nèi)建時(shí)鐘判決器(5)的5A輸入端相連；USB1.1數(shù)據(jù)接收器(3)的3A輸入端與數(shù)據(jù)總線DP信號(hào)相連，USB1.1數(shù)據(jù)接收器
(3)的3B輸入端與數(shù)據(jù)總線DM信號(hào)相連，USB1.1數(shù)據(jù)接收器(3)的3C輸出端與USB1.1數(shù)據(jù)狀態(tài)機(jī)(4)的4D輸入端相連，USB1.1數(shù)據(jù)接收器(3)的3D輸出端與USB1.1數(shù)據(jù)狀態(tài)機(jī)(4)的4C輸入端相連，USB1.1數(shù)據(jù)接收器(3)的3E輸出端與USB1.1數(shù)據(jù)狀態(tài)機(jī)(4)的4B輸入端相連；USB1.1數(shù)據(jù)狀態(tài)機(jī)(4)的4E輸入端與USB1.1內(nèi)建時(shí)鐘判決器(5)的5B輸入端相連；USB1.1內(nèi)建時(shí)鐘判決器(5)的5C輸出端與Delta_Sigma分頻器(6)的6C輸入端相連；Delta_Sigma分頻器(6)的6B輸出端為系統(tǒng)時(shí)鐘CLK_SYS。高頻振蕩器(I)在本發(fā)明中所起的作用為提供一高頻時(shí)鐘信號(hào)，該信號(hào)經(jīng)由Delta_Sigma分頻器(6)后產(chǎn)生系統(tǒng)時(shí)鐘CLK_SYS，此時(shí)鐘在動(dòng)態(tài)校準(zhǔn)模式下具有較高的精度，可以滿足USB1.1設(shè)備接口對(duì)于時(shí)鐘精度的需求。另一方面，高頻振蕩器(I)生成的高頻時(shí)鐘信號(hào)送入采樣時(shí)鐘分頻器(2)，為后續(xù)動(dòng)態(tài)校準(zhǔn)過程提供采樣時(shí)鐘。為了滿足免晶振設(shè)計(jì)中對(duì)于系統(tǒng)時(shí)鐘精度的要求，高頻振蕩器(I)的輸出時(shí)鐘頻率一般設(shè)計(jì)為250MHz以上。采樣時(shí)鐘分頻器(2)區(qū)分USB1.1設(shè)備接口的工作模式，當(dāng)USB1.1設(shè)備作為低速設(shè)備使用時(shí)，模式控制信號(hào)SPEED為低電平，采樣時(shí)鐘分頻器(2)對(duì)高頻振蕩器(I)送入的高頻時(shí)鐘進(jìn)行8分頻，然后作為USB1.1數(shù)據(jù)狀態(tài)機(jī)(4)的采樣時(shí)鐘和USB1.1內(nèi)建時(shí)鐘判決器(5)的判決時(shí)鐘；當(dāng)USB1.1設(shè)備作為全速設(shè)備使用時(shí)，模式控制信號(hào)SPEED為高電平，高頻振蕩器(I)產(chǎn)生的高頻時(shí)鐘直接作為USB1.1數(shù)據(jù)狀態(tài)機(jī)(4)的采樣時(shí)鐘和USB1.1內(nèi)建時(shí)鐘判決器(5)的判決時(shí)鐘。
USB1.1數(shù)據(jù)接收器(3) —般包括一個(gè)USB1.1差分?jǐn)?shù)據(jù)接收器和兩個(gè)USB1.1單端接收器，USB1.1差分?jǐn)?shù)據(jù)接收器接收DP/DM差分信號(hào)，得到主機(jī)發(fā)送來的差分?jǐn)?shù)據(jù)作為USB1.1數(shù)據(jù)接收器(3)的3C端；兩個(gè)USB1.1單端接收器分別接收主機(jī)發(fā)送來的單端信號(hào)DP和DM，接收到得單端數(shù)據(jù)分別作為USB1.1數(shù)據(jù)接收器(3)的3D端與3E端。上述差分?jǐn)?shù)據(jù)和單端數(shù)據(jù)為USB1.1數(shù)據(jù)狀態(tài)機(jī)(4)提供了主機(jī)發(fā)送來的有效數(shù)據(jù)信息。USB1.1數(shù)據(jù)狀態(tài)機(jī)(4)對(duì)USB1.1數(shù)據(jù)接收器(3)送來的有效數(shù)據(jù)信息進(jìn)行處理，處理過程中，采樣時(shí)鐘分頻器(2)的2C端送入信號(hào)作為采樣時(shí)鐘，解析出有效數(shù)據(jù)信息中攜帶的特征信息KEY_W0RD并送入U(xiǎn)SB1.1內(nèi)建時(shí)鐘判決器(5)。KEY_W0RD的有效解析是本發(fā)明中免晶振技術(shù)實(shí)現(xiàn)的關(guān)鍵之一，當(dāng)USB1.1設(shè)備作為低速設(shè)備使用時(shí)，KEY_W0RD —般為數(shù)據(jù)包包頭“JKJKJKJJ”;當(dāng)USB1.1設(shè)備作為全速設(shè)備使用時(shí)，KEY_W0RD可以為數(shù)據(jù)包包頭“ K JK JK JKK ”，也可以為主機(jī)發(fā)送來的同步包關(guān)鍵字。USB1.1內(nèi)建時(shí)鐘判決器(5)以計(jì)數(shù)KEY_W0RD時(shí)間長(zhǎng)度或其間隔時(shí)間長(zhǎng)度為基準(zhǔn)時(shí)間，判斷出判決時(shí)鐘的頻率區(qū)間。當(dāng)USB1.1設(shè)備作為低速設(shè)備使用時(shí)，KEY_W0RD —般為數(shù)據(jù)包包頭“ JKJKJKJJ”，則基準(zhǔn)時(shí)間為“ JKJKJKJJ”的時(shí)間長(zhǎng)度。當(dāng)USB1.1設(shè)備作為全速設(shè)備使用時(shí)，KEY_W0RD若為數(shù)據(jù)包包頭“KJKJKJKK”，則基準(zhǔn)時(shí)間為“KJKJKJKK”的時(shí)間長(zhǎng)度；KEY_W0RD若為主機(jī)發(fā)送來的同步包關(guān)鍵字，則基準(zhǔn)時(shí)間為相鄰關(guān)鍵字的時(shí)間間隔。因?yàn)镵EY_W0RD來源于主機(jī)發(fā)送來的數(shù)據(jù)信息，因此其時(shí)間長(zhǎng)度或間隔時(shí)間長(zhǎng)度可以作為基準(zhǔn)時(shí)間使用，USB1.1內(nèi)建時(shí)鐘判決器(5)通過內(nèi)部運(yùn)算機(jī)制生成小數(shù)分頻數(shù)送入Delta_Sigma分頻器(6)。Delta_Sigma分頻器(6)接收USB1.1內(nèi)建時(shí)鐘判決器(5)判決生成的小數(shù)分頻數(shù)，用該小數(shù)分頻數(shù)對(duì)高頻振蕩器(I)的生成時(shí)鐘進(jìn)行分頻，由于小數(shù)分頻數(shù)精度很高，所以可以產(chǎn)生精度較高的系統(tǒng)時(shí)鐘CLK_SYS供USB1.1設(shè)備接口使用。免晶振實(shí)現(xiàn)的動(dòng)態(tài)過程包括USB1.1數(shù)據(jù)接收器(3)接收主機(jī)發(fā)送來的數(shù)據(jù)，USB1.1數(shù)據(jù)狀態(tài)機(jī)(4)解析出接收數(shù)據(jù)的KEY_W0RD，然后USB1.1內(nèi)建時(shí)鐘判決器(5)以KEY_W0RD時(shí)間長(zhǎng)度或間隔時(shí)間長(zhǎng)度最為基準(zhǔn)時(shí)間，通過內(nèi)部運(yùn)算產(chǎn)生小數(shù)分頻數(shù)送入Delta_Sigma分頻器(6),最后Delta_Sigma分頻器(6)對(duì)高頻振蕩器(I)的生成時(shí)鐘進(jìn)行相應(yīng)的Delta_Sigma小數(shù)分頻。上述過程是動(dòng)態(tài)進(jìn)行的，因此在實(shí)現(xiàn)高精度系統(tǒng)時(shí)鐘的同時(shí)，使時(shí)鐘頻率不受環(huán)境因素變化的干擾。由于免晶振實(shí)現(xiàn)過程中只用到高頻振蕩器、數(shù)據(jù)接收器和一些數(shù)字邏輯，沒有用到占用版圖面積較多的鎖相環(huán)電路，因此具有非常低的設(shè)計(jì)成本，與傳統(tǒng)免晶振電路相比，本發(fā)明用最低的設(shè)計(jì)成本實(shí)現(xiàn)了較高性能的免晶振技術(shù)，在USB1.1設(shè)備接口成本縮減的需求上獲得了突破。
權(quán)利要求
1.一種應(yīng)用于USB1.1設(shè)備接口的免晶振簡(jiǎn)易實(shí)現(xiàn)電路,其特征在于所述免晶振簡(jiǎn)易實(shí)現(xiàn)電路包括一高頻振蕩器、一采樣時(shí)鐘分頻器、一 USB1.1數(shù)據(jù)接收器、一 USB1.1數(shù)據(jù)狀態(tài)機(jī)、一 USB1.1內(nèi)建時(shí)鐘判決器、一 Delta_Sigma分頻器。
2.如權(quán)利要求1中所述的內(nèi)建晶振實(shí)現(xiàn)電路，其特征在于所述高頻振蕩器的一IA 輸出端與所述米樣時(shí)鐘分頻器的一 2A輸入端相連；所述米樣時(shí)鐘分頻器的一 2B輸入端與 USB1.1模式控制信號(hào)SPEED相連，所述采樣時(shí)鐘分頻器的一 2C輸出端與所述USB1.1數(shù)據(jù)狀態(tài)機(jī)的一 4A輸入端以及所述USB1.1內(nèi)建時(shí)鐘判決器的一 5A輸入端相連；所述USB1.1 數(shù)據(jù)接收器的一 3A輸入端與數(shù)據(jù)總線DP信號(hào)相連，所述USB1.1數(shù)據(jù)接收器的一 3B輸入端與數(shù)據(jù)總線DM信號(hào)相連，所述USB1.1數(shù)據(jù)接收器的一 3C輸出端與所述USB1.1數(shù)據(jù)狀態(tài)機(jī)的一 4D輸入端相連，所述USB1.1數(shù)據(jù)接收器的一 3D輸出端與所述USB1.1數(shù)據(jù)狀態(tài)機(jī)的一 4C輸入端相連，所述USB1.1數(shù)據(jù)接收器的一 3E輸出端與所述USB1.1數(shù)據(jù)狀態(tài)機(jī)的一 4B輸入端相連；所述USB1.1數(shù)據(jù)狀態(tài)機(jī)的一 4E輸入端與所述USB1.1內(nèi)建時(shí)鐘判決器的一 5B輸入端相連；所述USB1.1內(nèi)建時(shí)鐘判決器的一 5C輸出端與所述Delta_Sigma分頻器的一 6C輸入端相連；所述Delta_Sigma分頻器的一 6B輸出端為系統(tǒng)時(shí)鐘CLK_SYS。
全文摘要
一種USB1.1設(shè)備接口的免晶振簡(jiǎn)易實(shí)現(xiàn)電路，所述免晶振簡(jiǎn)易實(shí)現(xiàn)電路包括一高頻振蕩器、一采樣時(shí)鐘分頻器、一USB1.1數(shù)據(jù)接收器、一USB1.1數(shù)據(jù)狀態(tài)機(jī)、一USB1.1內(nèi)建時(shí)鐘判決器和一Delta_Sigma分頻器。所述高頻振蕩器提供高頻時(shí)鐘，所述USB1.1數(shù)據(jù)接收器接收主機(jī)發(fā)送來的有效信息，由所述USB1.1數(shù)據(jù)狀態(tài)機(jī)解析出特征信息，然后所述USB1.1內(nèi)建時(shí)鐘判決器以特征信息的時(shí)間長(zhǎng)度或時(shí)間間隔為基準(zhǔn)時(shí)鐘，通過運(yùn)算動(dòng)態(tài)調(diào)整所述Delta_Sigma分頻器的分頻數(shù)，最終產(chǎn)生高精度的內(nèi)建系統(tǒng)時(shí)鐘。本發(fā)明在獲得較高性能的同時(shí)，用盡可能省的成本實(shí)現(xiàn)了USB1.1設(shè)備接口的免晶振技術(shù)，最大程度地滿足了USB1.1接口設(shè)計(jì)中對(duì)于低成本的需求。
文檔編號(hào)G06F13/40GK102999466SQ20121048564
公開日2013年3月27日 申請(qǐng)日期2012年11月26日 優(yōu)先權(quán)日2012年11月26日
發(fā)明者不公告發(fā)明人 申請(qǐng)人:成都銳成芯微科技有限責(zé)任公司