一種多芯片共用晶振電路的制作方法
【專利摘要】本發(fā)明提供了一種多芯片共用晶振電路，其能夠只用一個(gè)或者少數(shù)幾個(gè)晶振電路為多塊芯片提供晶振信號(hào)。本發(fā)明多芯片共用晶振電路包括：一個(gè)晶振，所述晶振包括第一端通過(guò)第一電容連接到接地端，還包括一個(gè)第二端通過(guò)第二電容連接到接地端，所述第一端連接到第一芯片的晶振信號(hào)輸入端，第二端連接到第一芯片的晶振信號(hào)輸出端，所述第二端還連接到第二芯片的晶振信號(hào)輸入端。
【專利說(shuō)明】—種多芯片共用晶振電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于集成電路【技術(shù)領(lǐng)域】，具體涉及一種多芯片共用晶振電路。
【背景技術(shù)】
[0002]在某些電路系統(tǒng)中，因功能需要往往會(huì)用到2個(gè)或以上同樣的集成電路，而這些集成電路封裝在多個(gè)芯片中，有的芯片需要外部晶振及外部電容，比如，某4路電能采集系統(tǒng)中，需要使用4路同樣的采集專用芯片，如果為每一個(gè)集成電路都配置晶振及電容，則需要4個(gè)晶振及8個(gè)電容，這樣不僅會(huì)增加成本而且由于每個(gè)晶振之間是相互獨(dú)立的，所以必然存在時(shí)間/時(shí)序差。而且較多的元器件也影響了電路系統(tǒng)中的布局，限制了布局空間。所以業(yè)界需要一種優(yōu)化的電路來(lái)為多個(gè)集成電路芯片提供同步晶振。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的
【發(fā)明內(nèi)容】
只提供一個(gè)對(duì)本發(fā)明部分方面和特點(diǎn)的基本理解，其不是對(duì)本發(fā)明的廣泛的概述，也不是用來(lái)特別指出本發(fā)明關(guān)鍵的要素或者勾畫發(fā)明的范圍。其唯一的目的是簡(jiǎn)化地呈現(xiàn)本發(fā)明的一些概念。
[0004]本發(fā)明提供了一種多芯片共用晶振電路能夠只用一個(gè)或者少數(shù)幾個(gè)晶振電路為多塊芯片提供晶振信號(hào)。本發(fā)明晶振電路包括:一個(gè)晶振，所述晶振包括第一端通過(guò)第一電容連接到接地端，還包括一個(gè)第二端通過(guò)第二電容連接到接地端，所述第一端連接到第一芯片的晶振信號(hào)輸入端，第二端連接到第一芯片的晶振信號(hào)輸出端，其特征在于:所述第二端還連接到第二芯片的晶振信號(hào)輸入端。所述第二芯片的晶振信號(hào)輸出端可以是懸空的。所述第一和第二芯片具有共同的接地端。
[0005]其中所述晶振的第二端還連接到其它芯片，且所述第二端與其它芯片的晶振信號(hào)輸入段之間包括一個(gè)信號(hào)放大電路。信號(hào)放大電路包括一個(gè)MOS開(kāi)關(guān)，MOS開(kāi)關(guān)的門極連接到所述晶振的第二端。
[0006]采用本發(fā)明電路不僅能夠節(jié)約成本而且保證了多塊芯片之間信號(hào)同步，也有利于節(jié)省電路設(shè)計(jì)中的排布空間。
【專利附圖】

【附圖說(shuō)明】
[0007]通過(guò)閱讀參照以下附圖對(duì)非限制性實(shí)施例所作的詳細(xì)描述，本發(fā)明的其它特征、目的和優(yōu)點(diǎn)將會(huì)變得更明顯:如下附圖構(gòu)成了本說(shuō)明書的一部分，和說(shuō)明書一起列舉了不同的實(shí)施例，以解釋和闡明本發(fā)明的宗旨。以下附圖并沒(méi)有描繪出具體實(shí)施例的所有技術(shù)特征，也沒(méi)有描繪出部件的實(shí)際大小和真實(shí)比例。
[0008]圖1顯示了本發(fā)明第一實(shí)施例的電路結(jié)構(gòu)。
[0009]圖2顯示了本發(fā)明第二實(shí)施例的電路結(jié)構(gòu)。
【具體實(shí)施方式】[0010]本發(fā)明的目的是提供一種能為多個(gè)芯片提供晶振信號(hào)的電路。如圖1所示，本發(fā)明電路包括一個(gè)外置的晶振Xl，晶振Xl的兩端分別通過(guò)第一電容Cl和第二電容C2連接到接地端。晶振Xl的第一端電連接到第一芯片CHl的晶振信號(hào)輸入端，晶振Xl的第二端連接到第一芯片的晶振信號(hào)輸出端。同時(shí)晶振信號(hào)的第二端連接到其它幾塊芯片CH2-CH4的晶振信號(hào)輸入端。其它幾塊芯片CH2-CH4的輸出端懸空。這樣的電路結(jié)構(gòu)下只用一個(gè)晶振就能實(shí)現(xiàn)為CH1-4或者更多塊芯片提供晶振信號(hào)，而且由于共用了一個(gè)晶振所以保證了多塊芯片之間信號(hào)的同步性。如圖1所示的多塊芯片如用于電能采集系統(tǒng)，這種場(chǎng)合下事實(shí)上這些集成電路間并不需要隔離，需要隔離的僅僅是部分輸入或輸出信號(hào)需要進(jìn)行隔離，而集成電路供電及晶振信號(hào)是不需要隔離的。所以只要將部分需要隔離的信號(hào)做了隔離，且多個(gè)芯片之間是共地的，則這些芯片都可以適用本發(fā)明用一個(gè)晶振電路來(lái)提供晶振信號(hào)。
[0011]在由一個(gè)晶振電路向多塊芯片提供晶振信號(hào)時(shí)由于驅(qū)動(dòng)信號(hào)問(wèn)題，可能會(huì)造成驅(qū)動(dòng)能力不足。比如供應(yīng)信號(hào)的芯片大于一定程度時(shí)就會(huì)發(fā)生這一現(xiàn)象。本發(fā)明第二實(shí)施例如圖2所示的結(jié)果解決了這一問(wèn)題，在晶振電路向芯片CH2-CHn供電前經(jīng)過(guò)一個(gè)跟隨電路。所述信號(hào)放大電路包括一個(gè)MOS開(kāi)關(guān)SI，SI的第一端連接到集成電路的供電電源VCC，第二端通過(guò)一個(gè)電阻R2連接到一個(gè)接地端。所述來(lái)著晶振Xl的晶振信號(hào)連接到MOS開(kāi)關(guān)的門極。第二端作為電流放大后的輸出信號(hào)連接到其它CH2-CHn的晶振信號(hào)輸入端。這樣只要晶振信號(hào)仍然大于SI開(kāi)關(guān)的門極開(kāi)啟電壓就能夠被被發(fā)明電路放大，不會(huì)存在驅(qū)動(dòng)力不足的問(wèn)題。
[0012]本發(fā)明中的多個(gè)芯片CHl-CHn除了如實(shí)施例一和二所述是相同型號(hào)外，也可以是不同型號(hào)的，只要這些芯片之間能夠共用一個(gè)晶振信號(hào)就可以采用本發(fā)明的共用晶振電路。采用本發(fā)明電路不僅能夠節(jié)約成本而且保證了多塊芯片之間信號(hào)同步，也有利于節(jié)省電路設(shè)計(jì)中的排布空間。
[0013]本說(shuō)明書實(shí)施例中所用的術(shù)語(yǔ)和表達(dá)方式是用來(lái)描述發(fā)明而不是限制，所以這些表達(dá)都不應(yīng)排除任何等同物或者可替換物。此外，本領(lǐng)域技術(shù)人員通過(guò)對(duì)本發(fā)明說(shuō)明書的理解和對(duì)本發(fā)明的實(shí)踐，能夠容易地想到其它實(shí)現(xiàn)方式。本文所描述的多個(gè)實(shí)施例中各個(gè)方面和/或部件可以被單獨(dú)采用或者組合采用。需要強(qiáng)調(diào)的是，說(shuō)明書和實(shí)施例僅作為舉例，本發(fā)明實(shí)際的范圍和思路通過(guò)下面的權(quán)利要求來(lái)定義。
【權(quán)利要求】
1.一種多芯片共用晶振電路，其特征在于:所述電路包括: 一個(gè)晶振包括，所述晶振包括第一端通過(guò)第一電容連接到接地端，還包括一個(gè)第二端通過(guò)第二電容連接到接地端，所述第一端連接到第一芯片的晶振信號(hào)輸入端，第二端連接到第一芯片的晶振信號(hào)輸出端，其特征在于:所述第二端還連接到第二芯片的晶振信號(hào)輸入端。
2.根據(jù)權(quán)利要求1所述的多芯片共用晶振電路，其特征在于:所述第二端還連接到其它至少4個(gè)芯片，且所述第二端與其它至少4個(gè)芯片的晶振信號(hào)輸入端之間包括一個(gè)信號(hào)放大電路。
3.根據(jù)權(quán)利要求2所述的多芯片共用晶振電路，其特征在于:所述信號(hào)放大電路包括一個(gè)MOS開(kāi)關(guān)，所述MOS開(kāi)關(guān)的門極端連接到所述晶振的第二端。
4.根據(jù)權(quán)利要求1所述的多芯片共用晶振電路，其特征在于:所述第二芯片的晶振信號(hào)輸出端懸空。
5.根據(jù)權(quán)利要求1所述的多芯片共用晶振電路，其特征在于:所述第一和第二芯片具有共同的接地端。
6.根據(jù)權(quán)利要求3所述的多芯片共用晶振電路，其特征在于:所述MOS開(kāi)關(guān)的還包括第一端連接到一個(gè)穩(wěn)壓電源，第二端通過(guò)一個(gè)電阻接地。
7.根據(jù)權(quán)利要求6所述的多芯片共用晶振電路，其特征在于:所述MOS開(kāi)關(guān)的第二端連接到所述其它芯片的晶振信號(hào)輸入端。
【文檔編號(hào)】H03B5/00GK103825552SQ201210467273
【公開(kāi)日】2014年5月28日 申請(qǐng)日期:2012年11月19日 優(yōu)先權(quán)日:2012年11月19日
【發(fā)明者】陳權(quán) 申請(qǐng)人:蘇州工業(yè)園區(qū)新宏博通訊科技有限公司