專利名稱：用于在總線上發(fā)送存儲(chǔ)器預(yù)取命令的方法和設(shè)備的制作方法
技術(shù)領(lǐng)域：
本公開(kāi)一般涉及數(shù)字系統(tǒng)，更具體而言，涉及用于在處理系統(tǒng)中通過(guò)總線發(fā)送存儲(chǔ)器預(yù)取命令的方法和設(shè)備。
背景技術(shù)：
集成電路通過(guò)使采用分立裝置很難或不可能實(shí)現(xiàn)的新應(yīng)用能夠得到實(shí)現(xiàn)，而徹底變革了電子工業(yè)。集成能使含有數(shù)百萬(wàn)個(gè)電子元件的復(fù)雜電路封裝到半導(dǎo)體材料的單個(gè)芯片中。結(jié)果，諸如計(jì)算機(jī)、蜂窩式電話、個(gè)人數(shù)字助理(PDA)等這樣的功能強(qiáng)大的計(jì)算裝置可以縮小成手持式裝置。當(dāng)今，集成電路被廣泛用來(lái)實(shí)現(xiàn)復(fù)雜的電路，諸如通用和專用的處理器。典型的集成處理器包括中央處理單元(CPU)和系統(tǒng)存儲(chǔ)器。高帶寬系統(tǒng)總線可用來(lái)支持這二者之間的通信。總線典型是集成電路上的各元件之間的共享通道或路徑。此外，還可以存在外部總線，其可以用來(lái)在片上存儲(chǔ)器控制器的控制下對(duì)低延遲的片外存儲(chǔ)器進(jìn)行存取。片外存儲(chǔ)器通常被格式化成多個(gè)頁(yè)。一頁(yè)一般與一行存儲(chǔ)器相關(guān)聯(lián)。在大多數(shù)情況下，存儲(chǔ)器控制器能夠一次僅僅打開(kāi)有限數(shù)目個(gè)頁(yè)。“打開(kāi)頁(yè)”指的是存儲(chǔ)器正指向一行存儲(chǔ)器并且僅需要來(lái)自存儲(chǔ)器控制器的列存取命令來(lái)讀取數(shù)據(jù)。為了存取存儲(chǔ)器的未打開(kāi)頁(yè)，存儲(chǔ)器控制器必須在提供列存取命令以讀取數(shù)據(jù)之前為存儲(chǔ)器提供行存取命令以移動(dòng)指針。結(jié)果，在關(guān)閉存儲(chǔ)器中的頁(yè)和打開(kāi)新頁(yè)時(shí)會(huì)有延遲代價(jià)。許多CPU的具體實(shí)現(xiàn)包括預(yù)取機(jī)制，以便對(duì)片外存儲(chǔ)器裝置所經(jīng)常遇到的高延遲進(jìn)行補(bǔ)償。這些CPU可配置成對(duì)指令流進(jìn)行評(píng)估，并向?qū)?lái)可能被需要的片外存儲(chǔ)器裝置請(qǐng)求頁(yè)，以便減小延遲并提高CPU性能。然而，由于指令流的分支以及CPU的中斷，這些預(yù)取請(qǐng)求可能經(jīng)常是不正確的。此外，一旦總線上接受了預(yù)取請(qǐng)求，則即使不再需要數(shù)據(jù)，數(shù)據(jù)也將從片外存儲(chǔ)器中被讀出并在總線上傳遞回CPU。這經(jīng)常會(huì)由于推測(cè)性數(shù)據(jù)在總線上被傳遞給CPU，而導(dǎo)致總線上的較低帶寬，從而延誤CPU從片外存儲(chǔ)器裝置存取后續(xù)數(shù)據(jù)。許多年前，利用預(yù)取命令來(lái)將CPU連接于片外存儲(chǔ)器裝置的方法就已經(jīng)提供了一種可行的解決方案。然而，隨著CPU的操作速度持續(xù)按照指數(shù)規(guī)律增加，越來(lái)越需要減小典型地與片外存儲(chǔ)器裝置相關(guān)的延遲。

發(fā)明內(nèi)容
在本發(fā)明的一個(gè)方面中，提供了一種從存儲(chǔ)器中取回?cái)?shù)據(jù)的方法，該方法包括預(yù)測(cè)將被需要的數(shù)據(jù)所來(lái)自的存儲(chǔ)器地址，向存儲(chǔ)器控制器發(fā)送對(duì)處于預(yù)測(cè)的存儲(chǔ)器地址處的數(shù)據(jù)的預(yù)取命令，向存儲(chǔ)器控制器發(fā)送對(duì)處于預(yù)測(cè)的存儲(chǔ)器地址處的數(shù)據(jù)的讀取請(qǐng)求，以及響應(yīng)于該讀取請(qǐng)求而對(duì)處于預(yù)測(cè)的存儲(chǔ)器地址處的數(shù)據(jù)進(jìn)行接收。
在本發(fā)明的另一方面中，提供了一種從存儲(chǔ)器中取回?cái)?shù)據(jù)的方法，該方法包括預(yù)測(cè)將被需要的數(shù)據(jù)所來(lái)自的存儲(chǔ)器的未打開(kāi)頁(yè)中的地址，向存儲(chǔ)器控制器發(fā)送對(duì)處于預(yù)測(cè)的存儲(chǔ)器地址處的數(shù)據(jù)的預(yù)取命令，將預(yù)測(cè)地址處的數(shù)據(jù)讀入預(yù)取緩沖器中，以及從預(yù)取緩沖器中丟棄數(shù)據(jù)。在本發(fā)明的又一方面中，提供了一種處理系統(tǒng)，其包括存儲(chǔ)器、存儲(chǔ)器控制器和處理器。該處理器配置成預(yù)測(cè)將被需要的數(shù)據(jù)所來(lái)自的存儲(chǔ)器地址，向存儲(chǔ)器控制器發(fā)送對(duì)處于預(yù)測(cè)的存儲(chǔ)器地址處的數(shù)據(jù)的預(yù)取命令，如果預(yù)測(cè)的存儲(chǔ)器地址處的數(shù)據(jù)被需要?jiǎng)t向存儲(chǔ)器控制器發(fā)送對(duì)該數(shù)據(jù)的讀取請(qǐng)求，其中存儲(chǔ)器控制器進(jìn)一步配置成響應(yīng)于讀取請(qǐng)求而將預(yù)測(cè)的存儲(chǔ)器地址處的數(shù)據(jù)傳遞給處理器。在本發(fā)明的又一方面中，提供了一種處理系統(tǒng)，其包括存儲(chǔ)器，存儲(chǔ)器控制器，用于對(duì)將被需要的數(shù)據(jù)所來(lái)自的存儲(chǔ)器地址進(jìn)行預(yù)測(cè)的裝置，用于向存儲(chǔ)器控制器發(fā)送對(duì)處于預(yù)測(cè)的存儲(chǔ)器地址處的數(shù)據(jù)的預(yù)取命令的裝置，用于在處于預(yù)測(cè)的存儲(chǔ)器地址處的數(shù)據(jù)被需要時(shí)向存儲(chǔ)器控制器發(fā)送對(duì)該數(shù)據(jù)的讀取請(qǐng)求的裝置，以及用于接收數(shù)據(jù)的接收裝置，其中存儲(chǔ)器控制器進(jìn)一步配置成響應(yīng)于讀取請(qǐng)求而將處于預(yù)測(cè)的存儲(chǔ)器地址處的數(shù)據(jù)傳遞給接收裝置。應(yīng)能理解，對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)，通過(guò)以下詳細(xì)說(shuō)明，本發(fā)明的其它實(shí)施例將變得顯而易見(jiàn)，其中通過(guò)例證的形式示出及說(shuō)明本發(fā)明的不同實(shí)施例。如將認(rèn)識(shí)到的那樣，在不脫離本發(fā)明的精神和范圍的情況下，本發(fā)明可有其它不同的實(shí)施例，并且其一些細(xì)節(jié)能在其它不同的方面中進(jìn)行修改。因此，附圖和詳細(xì)說(shuō)明實(shí)際上應(yīng)被看作是說(shuō)明性的而非限制性的。


在附圖中，以舉例的方式而非限制的方式示出了本發(fā)明的各方面，在附圖中圖1是示出帶有片外存儲(chǔ)器的集成電路的實(shí)例的概念性框圖；圖2是示出帶有片外存儲(chǔ)器的集成電路的另一個(gè)實(shí)例的概念性框圖；圖3是示出用預(yù)取命令來(lái)減小對(duì)SDRAM進(jìn)行讀取操作時(shí)的延遲的時(shí)序圖；圖4是示出用預(yù)取命令來(lái)減小對(duì)NAND閃存進(jìn)行讀取操作時(shí)的延遲的時(shí)序圖。
具體實(shí)施例方式以下結(jié)合附圖所做的詳細(xì)描述是用于說(shuō)明本發(fā)明的不同實(shí)施例的，而不打算僅代表可實(shí)現(xiàn)本發(fā)明的唯一幾個(gè)實(shí)施例。詳細(xì)描述包括了用于透徹理解本發(fā)明的具體細(xì)節(jié)。然而，對(duì)本領(lǐng)域技術(shù)人員而言很明顯的是，沒(méi)有這些具體細(xì)節(jié)本發(fā)明也可以實(shí)施。在一些例子中，為了避免模糊本發(fā)明的概念，以框圖形式顯示公知的結(jié)構(gòu)和組件。將描述帶有片外存儲(chǔ)器的集成電路的幾個(gè)實(shí)施例，以說(shuō)明不同的發(fā)明性概念。在此描述的至少一個(gè)實(shí)施例中，集成在芯片上的CPU可以以趨向于減小這樣的配置會(huì)典型遇到的延遲的方式，來(lái)通過(guò)存儲(chǔ)器控制器與片外存儲(chǔ)器相接。本領(lǐng)域技術(shù)人員還將很容易理解，這些發(fā)明性概念并不限于這樣的配置，而可以應(yīng)用于總線主控裝置與存儲(chǔ)器通信的任何處理系統(tǒng)上。舉例來(lái)說(shuō)，CPU可以使用本公開(kāi)通篇描述的不同發(fā)明性概念來(lái)與片上存儲(chǔ)器通信?？蛇x地，分立處理器或其它總線主控裝置，也可以用來(lái)與分立存儲(chǔ)器通信。
圖1是示出帶有片外存儲(chǔ)器的集成電路102的概念性框圖。片外存儲(chǔ)器可以采用具有多頁(yè)格式的任意存儲(chǔ)裝置(包括例如存儲(chǔ)器、寄存器、網(wǎng)橋或能夠取回和存儲(chǔ)信息的任何其它裝置)來(lái)實(shí)現(xiàn)。在圖1所示的實(shí)施例中，片外存儲(chǔ)器可包括同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM) 104和NAND閃存106。CPU 108可通過(guò)SDRAM存儲(chǔ)器控制器110來(lái)存取SDRAM104，并通過(guò)NAND快閃控制器(flash controller) 112來(lái)存取NAND閃存106。CPU 108可以是任何處理元件，包括例如微處理器、數(shù)字信號(hào)處理器(DSP)、可編程邏輯元件、門或晶體管邏輯的組合、或任何其它處理元件。集成電路102可包括系統(tǒng)總線114，以將CPU 108連接于SDRAM控制器110和NAND快閃控制器112。系統(tǒng)總線114還可以用于在為了避免模糊不同發(fā)明性概念而被省略的其它不同集成元件之間提供通信。系統(tǒng)總線114可以取決于具體應(yīng)用情況和總體的設(shè)計(jì)約束而以多種方式來(lái)配置。舉例來(lái)說(shuō)，系統(tǒng)總線114可被實(shí)現(xiàn)為共享總線或點(diǎn)對(duì)點(diǎn)的切換連接。在處理系統(tǒng)的一個(gè)實(shí)施例中，總線主控裝置可用于生成預(yù)取命令來(lái)存取存儲(chǔ)器中的未打開(kāi)頁(yè)。舉例來(lái)說(shuō)，圖1中所示的CPU 108可以通過(guò)系統(tǒng)總線114將預(yù)取命令發(fā)送給SDRAM存儲(chǔ)器控制器110。預(yù)取命令可包括，通過(guò)預(yù)計(jì)CPU 108在將來(lái)對(duì)數(shù)據(jù)的請(qǐng)求而得出的可能由SDRAM存儲(chǔ)器控制器110用來(lái)存取SDRAM 104中的存儲(chǔ)器頁(yè)的地址。SDRAM存儲(chǔ)器控制器110可簡(jiǎn)單地打開(kāi)SDRAM 104中的存儲(chǔ)器的頁(yè)，或者可選地，從該頁(yè)中將一部分或全部數(shù)據(jù)讀入預(yù)取緩沖器中。在最簡(jiǎn)單的配置中，SDRAM存儲(chǔ)器控制器110簡(jiǎn)單地打開(kāi)SDRAM104中的存儲(chǔ)器的頁(yè)，并且由于頁(yè)已經(jīng)被打開(kāi)的事實(shí)，CPU 108可得到較低延遲的好處，因此，CPU 108不需要來(lái)自SDRAM存儲(chǔ)器控制器110的行存取命令。在可選配置中，SDRAM存儲(chǔ)器控制器110可實(shí)現(xiàn)預(yù)取緩沖器，其中SDRAM存儲(chǔ)器控制器110將從頁(yè)中讀取數(shù)據(jù)并將讀取的數(shù)據(jù)存入其預(yù)取緩沖器中。從頁(yè)中讀取的數(shù)據(jù)的量可以是預(yù)定的，或者可選地，可以用預(yù)取命令來(lái)廣播該數(shù)據(jù)量。當(dāng)CPU 108準(zhǔn)備讀取數(shù)據(jù)時(shí)，它簡(jiǎn)單地從預(yù)取緩沖器中讀取數(shù)據(jù)，其延遲比從SDRAM 104中讀取的延遲低得多。如果CPU 108不需要該數(shù)據(jù)，那么該數(shù)據(jù)可由SDRAM存儲(chǔ)器控制器110丟棄，而不會(huì)經(jīng)過(guò)CPU發(fā)送到SDRAM總線114上。SDRAM存儲(chǔ)器控制器110可利用任意數(shù)目的算法來(lái)確定CPU 108不需要數(shù)據(jù)。舉例來(lái)說(shuō)，SDRAM存儲(chǔ)器控制器110可在它沒(méi)在預(yù)定時(shí)間內(nèi)接收到來(lái)自CPU 108的讀取請(qǐng)求或者沒(méi)有接收到預(yù)定數(shù)目個(gè)對(duì)不同頁(yè)的讀取請(qǐng)求的情況下丟棄數(shù)據(jù)?？蛇x地，如果在SDRAM存儲(chǔ)器控制器110接收到對(duì)預(yù)取緩沖器中的數(shù)據(jù)的讀取請(qǐng)求以前，其接收到后續(xù)的預(yù)取命令，則SDRAM存儲(chǔ)器控制器110可丟棄數(shù)據(jù)。圖1所示的CPU 108可以以類似的方式，通過(guò)將預(yù)取命令經(jīng)系統(tǒng)總線114發(fā)送到NAND快閃控制器112，來(lái)存取NAND閃存106。預(yù)取命令可包括可能由NAND快閃控制器112用來(lái)存取NAND閃存106中的存儲(chǔ)器的未打開(kāi)頁(yè)的地址。NAND快閃控制器112可簡(jiǎn)單地緩存NAND閃存106中的存儲(chǔ)器的頁(yè)，以給CPU 108帶來(lái)后續(xù)讀取請(qǐng)求的延遲較低的好處?？蛇x地，通過(guò)預(yù)計(jì)CPU 108在將來(lái)對(duì)數(shù)據(jù)的請(qǐng)求，NAND快閃控制器112能將數(shù)據(jù)從NAND閃存頁(yè)緩沖器中讀入到預(yù)取緩沖器中。如果CPU 108不需要數(shù)據(jù)，那么數(shù)據(jù)可由NAND快閃控制器112丟棄。NAND快閃控制器112以與前面關(guān)于SDRAM控制器而給出的描述相同的方式，或者通過(guò)任何其它方法，來(lái)確定CPU 108不需要數(shù)據(jù)。在到此為止所描述的實(shí)施例中，存儲(chǔ)器控制器，無(wú)論它是SDRAM存儲(chǔ)器控制器110、NAND快閃控制器112，還是任意其它的存儲(chǔ)器控制器，都不用響應(yīng)于預(yù)取命令而向總線主控裝置發(fā)送數(shù)據(jù)。僅僅響應(yīng)于總線主控裝置對(duì)包含在預(yù)取命令中的相同地址的后續(xù)的讀取請(qǐng)求，而通過(guò)系統(tǒng)總線發(fā)送數(shù)據(jù)。此外，不需要存儲(chǔ)器控制器響應(yīng)于預(yù)取命令而將數(shù)據(jù)讀入到預(yù)取緩沖器中或者甚至打開(kāi)存儲(chǔ)器中的頁(yè)。在某些實(shí)施例中，預(yù)取命令可僅僅提供來(lái)自總線主控裝置的通知，即，某個(gè)地址在將來(lái)會(huì)被請(qǐng)求的通知，以及如果存儲(chǔ)器控制器能做些什么來(lái)最小化傳輸延遲，則它應(yīng)該這樣做，但不要求這樣做的通知。在集成電路102的一個(gè)實(shí)施例中，系統(tǒng)總線114可采用地址通道、寫(xiě)通道和讀通道來(lái)實(shí)現(xiàn)。地址通道可被CPU 108用來(lái)通過(guò)適當(dāng)?shù)拇鎯?chǔ)器控制器來(lái)存取片外存儲(chǔ)器中的特定位置。邊帶信令可用來(lái)支持預(yù)取命令，以及尤其指示CPU 108正在請(qǐng)求讀操作還是寫(xiě)操作的其它控制信號(hào)。寫(xiě)通道可以用來(lái)通過(guò)適當(dāng)?shù)拇鎯?chǔ)器控制器將數(shù)據(jù)寫(xiě)到片外存儲(chǔ)器中，而讀通道可以用來(lái)通過(guò)適當(dāng)?shù)拇鎯?chǔ)器控制器將數(shù)據(jù)從片外存儲(chǔ)器中讀出。這樣的總線結(jié)構(gòu)在本領(lǐng)域內(nèi)是眾所周知的。在集成電路102的可替代實(shí)施例中，總線結(jié)構(gòu)可配置成能將地址通道除去。圖2示出了這種概念?？赏ㄟ^(guò)將寫(xiě)通道重新定義為“發(fā)送通道”202來(lái)除去地址通道。發(fā)送通道202可以用作在CPU 108和適當(dāng)?shù)拇鎯?chǔ)器控制器之間以時(shí)分復(fù)用方式發(fā)送信息的一般介質(zhì)。該信息可包括地址信息、控制信號(hào)和要被寫(xiě)到片外存儲(chǔ)器上的數(shù)據(jù)?？刂菩盘?hào)的一個(gè)實(shí)例是指示在一次讀或?qū)懖僮髦幸獜钠獯鎯?chǔ)器中讀取或要寫(xiě)到片外存儲(chǔ)器上的字節(jié)數(shù)目的信號(hào)?？刂菩盘?hào)的另一個(gè)實(shí)例是指示將利用發(fā)送通道的哪些字節(jié)通路(byte lane)來(lái)發(fā)送要寫(xiě)到片外存儲(chǔ)器上的數(shù)據(jù)的信號(hào)。舉例而言，在32比特發(fā)送通道202上發(fā)送2字節(jié)的數(shù)據(jù)將需要4條字節(jié)通路中的2條。該控制信號(hào)可用來(lái)向適當(dāng)?shù)拇鎯?chǔ)器控制器指示，發(fā)送通道202上的2條字節(jié)通路中的哪一條將被用來(lái)發(fā)送數(shù)據(jù)。聯(lián)系圖2描述的各種概念可使用任意數(shù)目的協(xié)議來(lái)實(shí)現(xiàn)。在以下的詳細(xì)說(shuō)明中，將提出總線協(xié)議的一個(gè)實(shí)例。提出該總線協(xié)議是為了說(shuō)明處理系統(tǒng)的各發(fā)明性方面，并為了理解這些發(fā)明性方面可用任意適當(dāng)?shù)膮f(xié)議來(lái)實(shí)現(xiàn)。下面的表I中顯示出了用于發(fā)送通道的基本信令協(xié)議。在對(duì)此處描述的總線結(jié)構(gòu)的實(shí)際應(yīng)用中，本領(lǐng)域技術(shù)人員將能很容易地為這種協(xié)議改變和/或添加信號(hào)。表I
權(quán)利要求
1.一種系統(tǒng)，包括 處理器；和 用于存儲(chǔ)數(shù)據(jù)的裝置，該數(shù)據(jù)是響應(yīng)于在所述用于存儲(chǔ)數(shù)據(jù)的裝置處從所述處理器接收的預(yù)取命令而從存儲(chǔ)器取回的，其中所述用于存儲(chǔ)數(shù)據(jù)的裝置 是所述處理器經(jīng)由系統(tǒng)總線可訪問(wèn)的； 配置成響應(yīng)于在接收到對(duì)所述數(shù)據(jù)的讀取命令之前接收到后續(xù)預(yù)取命令，丟棄所述數(shù)據(jù)；以及 配置成與接收的輸入讀取請(qǐng)求無(wú)關(guān)地保留所述數(shù)據(jù)，該輸入讀取請(qǐng)求用于存取沒(méi)有與所述數(shù)據(jù)相對(duì)應(yīng)的存儲(chǔ)器頁(yè)。
2.一種系統(tǒng),包括 處理器；和 用于存儲(chǔ)數(shù)據(jù)的裝置，該數(shù)據(jù)是響應(yīng)于在所述用于存儲(chǔ)數(shù)據(jù)的裝置處從所述處理器接收的預(yù)取命令而從存儲(chǔ)器取回的，其中所述用于存儲(chǔ)數(shù)據(jù)的裝置 是所述處理器經(jīng)由系統(tǒng)總線可訪問(wèn)的； 配置成響應(yīng)于在接收到對(duì)所述數(shù)據(jù)的讀取命令之前接收到后續(xù)預(yù)取命令，丟棄所述數(shù)據(jù)；以及 包括存儲(chǔ)器控制器，該存儲(chǔ)器控制器配置成接收邊帶信號(hào)，該邊帶信號(hào)包括類型代碼并配置成使用所述類型代碼來(lái)區(qū)分所述預(yù)取命令和所述讀取命令。
3.如權(quán)利要求2所述的系統(tǒng)，其中所述存儲(chǔ)器控制器進(jìn)一步配置成響應(yīng)于接收到來(lái)自所述處理器的識(shí)別所述系統(tǒng)總線的一個(gè)或多個(gè)字節(jié)通路的控制信號(hào)，經(jīng)由所述一個(gè)或多個(gè)字節(jié)通路從所述處理器接收數(shù)據(jù)。
4.一種系統(tǒng),包括 存儲(chǔ)器控制器，其包括緩沖器，其中所述存儲(chǔ)器控制器配置成 響應(yīng)于接收到來(lái)自處理器的對(duì)數(shù)據(jù)的預(yù)取請(qǐng)求，將數(shù)據(jù)從存儲(chǔ)器的頁(yè)存儲(chǔ)到所述緩沖器； 響應(yīng)于對(duì)所述數(shù)據(jù)的讀取請(qǐng)求，將存儲(chǔ)在所述緩沖器的所述數(shù)據(jù)發(fā)送到所述處理器；響應(yīng)于在所述存儲(chǔ)器控制器接收到對(duì)所述緩沖器中存儲(chǔ)的所述數(shù)據(jù)的讀取請(qǐng)求之前所述存儲(chǔ)器控制器接收到后續(xù)預(yù)取請(qǐng)求，丟棄所述緩沖器中存儲(chǔ)的所述數(shù)據(jù)；以及 響應(yīng)于接收到預(yù)定數(shù)目個(gè)對(duì)第二數(shù)據(jù)頁(yè)的讀取請(qǐng)求并且沒(méi)有接收到對(duì)所述緩沖器中存儲(chǔ)的所述數(shù)據(jù)的讀取請(qǐng)求，丟棄所述緩沖器中存儲(chǔ)的所述數(shù)據(jù)。
5.如權(quán)利要求4所述的系統(tǒng)，其中所述存儲(chǔ)器控制器進(jìn)一步配置成，響應(yīng)于接收到預(yù)定數(shù)目個(gè)對(duì)第二數(shù)據(jù)頁(yè)的讀取請(qǐng)求并且沒(méi)有接收到對(duì)所述緩沖器中存儲(chǔ)的所述數(shù)據(jù)的讀取請(qǐng)求，丟棄所述緩沖器中存儲(chǔ)的所述數(shù)據(jù)。
6.如權(quán)利要求4所述的系統(tǒng)，進(jìn)一步包括時(shí)分復(fù)用傳輸通道，其配置成在所述處理器與所述存儲(chǔ)器控制器之間傳送指令和所述數(shù)據(jù)，其中所述時(shí)分復(fù)用傳輸通道包括多個(gè)字節(jié)通路，并且所述存儲(chǔ)器控制器配置成接收控制信號(hào)，該控制信號(hào)識(shí)別將用于發(fā)送要被寫(xiě)到片外存儲(chǔ)器的數(shù)據(jù)的所述多個(gè)字節(jié)通路中的一個(gè)或多個(gè)。
7.如權(quán)利要求4所述的系統(tǒng)，其中所述存儲(chǔ)器控制器進(jìn)一步配置成，使用在所述存儲(chǔ)器控制器處經(jīng)由邊帶信號(hào)接收到的類型代碼識(shí)別從所述處理器接收到的指令的類型，并且所述類型代碼指示所述指令是預(yù)取指令還是讀取指令。
8.如權(quán)利要求4所述的系統(tǒng)，其中所述總線包括時(shí)分復(fù)用傳輸通道，其配置成將第一數(shù)據(jù)和指令從所述處理器發(fā)送到所述存儲(chǔ)器控制器，并且進(jìn)一步包括接收通道，該接收通道配置成將第二數(shù)據(jù)和指令從所述存儲(chǔ)器控制器發(fā)送到所述處理器。
9.一種方法，包括 在存儲(chǔ)器控制器處接收邊帶信號(hào)，其中所述邊帶信號(hào)包括類型代碼； 使用所述類型代碼來(lái)區(qū)分預(yù)取命令和讀取命令； 將數(shù)據(jù)存儲(chǔ)在所述存儲(chǔ)器控制器，其中所述數(shù)據(jù)是響應(yīng)于所述預(yù)取命令從存儲(chǔ)器取回的；以及 響應(yīng)于在接收到對(duì)所述數(shù)據(jù)的讀取命令之前接收到后續(xù)預(yù)取命令，而從所述存儲(chǔ)器控制器丟棄所述數(shù)據(jù)。
全文摘要
本發(fā)明是用于在總線上發(fā)送存儲(chǔ)器預(yù)取命令的方法和設(shè)備，公開(kāi)了一種處理系統(tǒng)和方法，其中處理器可配置成預(yù)測(cè)將被需要的數(shù)據(jù)所來(lái)自的存儲(chǔ)器地址，向存儲(chǔ)器控制器發(fā)送對(duì)處于預(yù)測(cè)的存儲(chǔ)器地址處的數(shù)據(jù)的預(yù)取命令，如果處于預(yù)測(cè)的存儲(chǔ)器地址處的數(shù)據(jù)被需要，則向存儲(chǔ)器控制器發(fā)送對(duì)該數(shù)據(jù)的讀取請(qǐng)求。
文檔編號(hào)G06F13/16GK103034476SQ20121053662
公開(kāi)日2013年4月10日 申請(qǐng)日期2005年8月26日 優(yōu)先權(quán)日2004年8月27日
發(fā)明者R.G.霍夫曼, M.M.謝弗 申請(qǐng)人:高通股份有限公司