專利名稱：現(xiàn)場(chǎng)可配置的信號(hào)處理裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及測(cè)量及信號(hào)處理技術(shù)領(lǐng)域，特別涉及一種測(cè)控領(lǐng)域中的可現(xiàn)場(chǎng)更新配
置的信號(hào)處理裝置。
背景技術(shù)：
嵌入式操作系統(tǒng)，由來(lái)已久。在傳統(tǒng)的嵌入式系統(tǒng)中，一般地，會(huì)包括易失存儲(chǔ)器、非易失存儲(chǔ)器，CPU等部件。其中的非易失存儲(chǔ)器可以是Flash、CF卡等固態(tài)存儲(chǔ)介質(zhì)。隨著技術(shù)發(fā)展，用戶的應(yīng)用(Application)對(duì)于運(yùn)算量的要求迅速增大，尤其是在一些涉及音視頻信號(hào)的處理的應(yīng)用場(chǎng)景中，單核的嵌入式系統(tǒng)已經(jīng)無(wú)法滿足要求。隨之而來(lái)的是雙核或者多核的嵌入式系統(tǒng)。以雙核的嵌入式操作系統(tǒng)為例，相對(duì)于單核系統(tǒng)而言，這種雙核的嵌入式系統(tǒng)，除了具有為原來(lái)的單核系統(tǒng)所配置的CPU之外，通常還包括一 個(gè)高速數(shù)據(jù)處理模塊，該高速數(shù)據(jù)處理模塊，包括一個(gè)高速處理器，即“雙核”中的另外一個(gè)核，及其專用的配置芯片。再者，這里的雙內(nèi)核分工明確，通用的CPU作為一個(gè)控制器，主要用來(lái)運(yùn)行操作系統(tǒng)，例如，對(duì)外的網(wǎng)絡(luò)、U盤(pán)等接口以及在具有人機(jī)交互的場(chǎng)景中，用于液晶顯示、按鍵輸入，在運(yùn)行操作系統(tǒng)的情況下，這些設(shè)備的管理都較容易。另外還有一個(gè)高速處理器在一定程度上用于執(zhí)行大運(yùn)算量的信號(hào)處理等，例如音視頻數(shù)據(jù)的處理算法。由于它上面通常不運(yùn)行操作系統(tǒng)，所以該高速處理器在多任務(wù)管理方面并無(wú)優(yōu)勢(shì)，即其包括用戶交互功能在內(nèi)的各種應(yīng)用性的功能較為單一。而同樣由于并不運(yùn)行操作系統(tǒng)，不涉及任務(wù)調(diào)度等開(kāi)銷(xiāo)，則該高速處理器的處理算法的速度很快。因此，在對(duì)信號(hào)處理速度與性能要求很高的場(chǎng)合中，例如那些既需要彩色人機(jī)交互界面、豐富的接口、資源管理能力，又需要非常高的信號(hào)處理速度，這時(shí)，上述的雙核架構(gòu)的嵌入式產(chǎn)品變得十分必要。這些雙核的嵌入式產(chǎn)品的具體應(yīng)用場(chǎng)合例如家用高清數(shù)字電視、視頻監(jiān)控的服務(wù)器，醫(yī)院里的彩超掃描機(jī)，電力系統(tǒng)中的智能診斷裝置，試驗(yàn)室用的高速彩屏示波器等。在上述的雙核或者多核的嵌入式系統(tǒng)中，在通用CPU —側(cè)所運(yùn)行的操作系統(tǒng)及其應(yīng)用軟件，或者數(shù)據(jù)、文件等是比較容易升級(jí)的，但對(duì)高速處理器子板上的處理算法進(jìn)行升級(jí)，則通常較難。具體體現(xiàn)在如下A)和B)兩個(gè)方面A):由于一些歷史原因，這種高速處理器所配備的存儲(chǔ)器芯片通常是根據(jù)該高速處理器的時(shí)序所定制的，即僅能用于該類型的高速處理器芯片。而高速處理器是無(wú)法使用通用的存儲(chǔ)器的，開(kāi)發(fā)用戶在購(gòu)買(mǎi)高速處理器時(shí)必須同時(shí)購(gòu)買(mǎi)為之定制設(shè)計(jì)的專用存儲(chǔ)器芯片，以配合使用，這對(duì)于開(kāi)發(fā)用戶使用、購(gòu)買(mǎi)造成了很大的局限性。例如在FPGA領(lǐng)域，上述這種存儲(chǔ)器芯片可以稱為配置芯片，通常用于存儲(chǔ)FPGA芯片的上電啟動(dòng)時(shí)的配置程序的。B):高速處理器的功能是由其專用配置芯片中的算法/配置所定義的，而這些專用配置芯片中的算法或配置是廠家預(yù)先定義的，由于該高速處理器及其配置芯片所在的子板(Blade)不帶操作系統(tǒng)，也沒(méi)有外置接口，所以終端用戶無(wú)法對(duì)其進(jìn)行現(xiàn)場(chǎng)升級(jí)。而終端客戶對(duì)上述子板上的配置芯片進(jìn)行算法升級(jí)或配置更新又是不可避免的，主要原因包括(I)用戶有了新的需求，廠家也需要根據(jù)客戶要求提供配置升級(jí)的服務(wù)，
(2)在用戶使用過(guò)程中，發(fā)現(xiàn)配置存在缺陷(bug)，廠家需要對(duì)配置芯片進(jìn)行重新配置。目前，如果終端用戶想對(duì)上述子板上的配置芯片上的算法或配置進(jìn)行更新，通常就是要求把設(shè)備發(fā)回制造廠家，由廠家把設(shè)備拆開(kāi)取出高速處理器子板，使用專門(mén)的燒寫(xiě)設(shè)備對(duì)其進(jìn)行重新配置后再發(fā)給用戶。這對(duì)用戶以及廠家都帶來(lái)了很大的不便。如果失去廠家的支持，則用戶就無(wú)法對(duì)高速處理器所執(zhí)行的算法進(jìn)行升級(jí)。
發(fā)明內(nèi)容經(jīng)過(guò)長(zhǎng)期的研究和觀察，發(fā)明人發(fā)現(xiàn)，導(dǎo)致廠商對(duì)高速處理器，即信號(hào)處理單元，一側(cè)的子板的設(shè)計(jì)有局限性的原因主要是信號(hào)處理單元芯片的配置接口的兼容度不高，亦即信號(hào)處理單元的配置要求有特定的邏輯時(shí)序，需要特定設(shè)計(jì)的配置芯片與之配合存取，才能獲取信號(hào)處理單元的算法程序或配置信息，例如配置數(shù)據(jù)/配置文件。而通過(guò)實(shí)驗(yàn)，發(fā)明人還發(fā)現(xiàn)，也并非僅有專門(mén)定制的配置芯片才可以與該信號(hào)處理單元兼容以完成比如啟動(dòng)、讀寫(xiě)等過(guò)程。其實(shí)，信號(hào)處理單元的兼容要求主要在于電平邏輯的兼容，至于該電平邏輯信號(hào)來(lái)自于專用配置芯片或者是其他的器件，并不會(huì)影響配置效果。因此，發(fā)明人發(fā)現(xiàn)可以使用一些通用的微控制器作為接口單元，根據(jù)信號(hào)處理單元的配置時(shí)序邏輯，產(chǎn)生與之相應(yīng)的時(shí)序邏輯，從而滿足信號(hào)處理單元對(duì)，例如啟動(dòng)階段的“握手”等時(shí)序邏輯的要求，并同時(shí)為該信號(hào)處理單元提供其在啟動(dòng)階段所需要的配置數(shù)據(jù)，則整個(gè)啟動(dòng)階段亦可順利完成。終端用戶無(wú)法在現(xiàn)場(chǎng)對(duì)該子板進(jìn)行升級(jí)的主要原因，則是無(wú)論是信號(hào)處理單元還是其專門(mén)定制的配置芯片，更新其配置數(shù)據(jù)都需要專用的燒寫(xiě)工具，現(xiàn)有方案中缺少一種通用的、可對(duì)配置數(shù)據(jù)進(jìn)行更新的接口。而在研究解決前一個(gè)問(wèn)題的過(guò)程中，發(fā)明人曾引入了微控制器(MCU)作為接口單元，這樣，對(duì)于缺乏有效接口的問(wèn)題，則可以通過(guò)上述微控制器產(chǎn)生一個(gè)對(duì)外的接口，通過(guò)該接口，在上述MCU的控制下，則可以從外部獲取例如供該信號(hào)處理單元對(duì)其芯片的處理邏輯進(jìn)行配置的配置信息。當(dāng)然，該配置數(shù)據(jù)可以被直接傳送給上述配置芯片用于配置，也可以被保存于一個(gè)存儲(chǔ)單元中，從而在一些適當(dāng)?shù)臅r(shí)機(jī)，例如信號(hào)處理單元啟動(dòng)過(guò)程中，由MCU控制從存儲(chǔ)單元中獲得配置數(shù)據(jù)并將該配置數(shù)據(jù)傳送給上述配置芯片以用于配置?；谏鲜龇治觯绻梢蕴岢鲆环N信號(hào)處理裝置，從而解決現(xiàn)有裝置的不足，例如在其啟動(dòng)階段，無(wú)法現(xiàn)場(chǎng)地從外部獲取數(shù)據(jù)傳輸?shù)膯?wèn)題，從而對(duì)其配置芯片進(jìn)行現(xiàn)場(chǎng)重新配置，這對(duì)相關(guān)領(lǐng)域中的類似的單核或者多核系統(tǒng)的現(xiàn)場(chǎng)升級(jí)是有益的。對(duì)應(yīng)地，在本發(fā)明的一個(gè)實(shí)施例中，提出一種信號(hào)處理裝置，該信號(hào)處理裝置包括a)信號(hào)處理單元，其信號(hào)處理邏輯可配置；b)接口單元，被可通信地耦合至信號(hào)處理單元；該接口單元被設(shè)置為可響應(yīng)于信息提供指示，向信號(hào)處理單元提供第一信息；該接口單元包括兼容第一目標(biāo)系統(tǒng)的第二接口，亦即該接口單元被設(shè)置為可耦接第一目標(biāo)系統(tǒng)，以供上述接口單元通過(guò)該第二接口從上述第一目標(biāo)系統(tǒng)獲取上述第一信息。以及，上述信號(hào)處理單元包括配置器，被設(shè)置為可根據(jù)所述第一信息配置上述信號(hào)處理單元。[0017]可選地，上述的信號(hào)處理單元為可編程器件，即可編程信號(hào)處理單元，而上述的信息提供指示，可以是來(lái)自第一目標(biāo)系統(tǒng)的用于指示對(duì)上述信號(hào)處理單元提供第一信息的指示信號(hào)，或者也可以是來(lái)自上述的信號(hào)處理單元的特定的邏輯輸出信號(hào)，例如信號(hào)處理單元在其啟動(dòng)階段的啟動(dòng)時(shí)序信號(hào)等。通過(guò)上述實(shí)施例中的技術(shù)方案，由接ロ単元提供信號(hào)處理單元所需要的邏輯信號(hào)。上述技術(shù)方案中的接ロ単元包括兼容第一目標(biāo)系統(tǒng)的第二接ロ，亦即該第二接ロ被設(shè)置為可耦接第一目標(biāo)系統(tǒng)，如果在工程應(yīng)用中，該第二接ロ被可通信地耦合至第一目標(biāo)系統(tǒng)，則該接ロ単元可以通過(guò)第二接ロ從第一目標(biāo)系統(tǒng)獲取第一信息，并將該第一信息傳送至信號(hào)處理單元，這與信號(hào)處理單元從其專用的配置芯片讀取第一信息的過(guò)程基本等效。由此，該信號(hào)處理單元以與讀取專用配置芯片相同的方式，通過(guò)上述接ロ單元對(duì)外部的第一信息進(jìn)行訪問(wèn)。故而，信號(hào)處理單元的對(duì)外存儲(chǔ)訪問(wèn)能力不再僅限于芯片廠家定制的專用配置芯片，大大節(jié)省了制造成本，提高了該信號(hào)處理單元的設(shè)計(jì)用戶進(jìn)行其設(shè)計(jì)研發(fā)エ作的靈活程度?？蛇x地，上述實(shí)施例中的信號(hào)處理裝置，還包括上述的第一目標(biāo)系統(tǒng)，第二接ロ被·可通信地耦合至第一目標(biāo)系統(tǒng)。在這種情況下，如果該第一目標(biāo)系統(tǒng)在硬件上具有一些易于操作和訪問(wèn)的外圍接ロ，則當(dāng)上述的第一信息需要被傳送至信號(hào)處理單元時(shí)，操作員很容易便可以通過(guò)訪問(wèn)該第一目標(biāo)系統(tǒng)，從而經(jīng)由“第一目標(biāo)系統(tǒng)一第二接ロ一接ロ単元”的路徑，將該第一信息傳輸至的信號(hào)處理單元，從而實(shí)現(xiàn)用戶現(xiàn)場(chǎng)方便地對(duì)信號(hào)處理單元的算法進(jìn)行升級(jí)。可選地，在上述的一些實(shí)施例中的信號(hào)處理裝置中，其中的信號(hào)處理單元包括兼容上述的第一目標(biāo)系統(tǒng)或者第二目標(biāo)系統(tǒng)的第四接ロ，亦即該第四接ロ被設(shè)置為可耦接上述的第一目標(biāo)系統(tǒng)或者第二目標(biāo)系統(tǒng)，從而可以為該些系統(tǒng)提供數(shù)據(jù)處理或邏輯處理的服務(wù)。當(dāng)上述的第四接ロ被可通信地耦合至上述的第一目標(biāo)系統(tǒng)，則該信號(hào)處理裝置同時(shí)包括了第二接ロ、第四接ロ以及第一目標(biāo)系統(tǒng)、信號(hào)處理單元、接ロ単元。其中，通過(guò)第四接ロ，所述第一目標(biāo)系統(tǒng)可以從所述信號(hào)處理單元獲取經(jīng)其處理的數(shù)據(jù)，以用于顯示、存儲(chǔ)或其他目的。從而，較大程度地充分地利用了信號(hào)處理裝置之內(nèi)的軟硬件資源，而不再需要額外的專用設(shè)備對(duì)上述的信號(hào)處理單元進(jìn)行離線的文件傳送或配置?？蛇x地，在上述的一些實(shí)施例中的信號(hào)處理裝置中，還可以包括存儲(chǔ)單元，用于保存上述的第一信息；以及，接ロ單元被可通信地耦合至存儲(chǔ)單元，以用于將第一信息保存在存儲(chǔ)單元中。通過(guò)該存儲(chǔ)單元，則對(duì)于包括第一目標(biāo)系統(tǒng)的信號(hào)處理裝置，在上述接ロ単元通過(guò)第二接ロ從第一目標(biāo)系統(tǒng)中獲取上述第一信息之后，也可以選擇先存至上述的存儲(chǔ)單元，當(dāng)其監(jiān)測(cè)到來(lái)自信號(hào)處理單元的特定的邏輯信號(hào)吋，比如重啟的時(shí)序邏輯，再?gòu)脑摯鎯?chǔ)單元獲取上述第一信息，然后傳送至信號(hào)處理單元供其使用。同吋，因?yàn)榫哂性摯鎯?chǔ)単元，則即便沒(méi)有耦合至第一目標(biāo)系統(tǒng)，該信號(hào)處理裝置也可以自行通過(guò)其接ロ單元從存儲(chǔ)單元中獲取現(xiàn)有版本的第一信息以完成對(duì)對(duì)信號(hào)處理單元的配置。這便大大提高了 “接ロ単元傳送上述第一信息至信號(hào)處理單元”的靈活性。
通過(guò)對(duì)結(jié)合附圖所示出的實(shí)施例進(jìn)行詳細(xì)說(shuō)明，本發(fā)明的上述以及其他特征將更加明顯，本發(fā)明附圖中相同的標(biāo)號(hào)表示相同或相似的部件。在附圖中 圖I示出了現(xiàn)有技術(shù)中的信號(hào)處理裝置的功能塊圖及其進(jìn)行配置數(shù)據(jù)獲取的應(yīng)用場(chǎng)景；圖2示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的信號(hào)處理裝置的功能塊圖；圖3示出了根據(jù)本發(fā)明的另ー個(gè)實(shí)施例的信號(hào)處理裝置的功能塊圖；圖4示出了根據(jù)本發(fā)明的另ー個(gè)實(shí)施例的信號(hào)處理裝置中的接ロ單元對(duì)第一信息進(jìn)行調(diào)度傳輸?shù)姆椒鞒虉D。
具體實(shí)施方式
下面結(jié)合說(shuō)明書(shū)附圖，對(duì)本發(fā)明的實(shí)施例進(jìn)行示例性的說(shuō)明。首先，圖I示出了現(xiàn)有技術(shù)中的信號(hào)處理裝置的功能塊圖及該信號(hào)處理裝置進(jìn)行配置信息/數(shù)據(jù)獲取的場(chǎng)景，圖中的該信號(hào)處理裝置10包括信號(hào)處理單元101和專用配置芯片102，以及，可選地，還包括ー個(gè)第一目標(biāo)系統(tǒng)105。在現(xiàn)有技術(shù)中，信號(hào)處理裝置10中的信號(hào)處理單元101如果需要配置數(shù)據(jù)，則只能從專用的配置芯片102中獲取，從而完成啟動(dòng)過(guò)程。而該專用配置芯片102對(duì)外是沒(méi)有通用接ロ的，如果要升級(jí)該專用配置芯片102，則只能使用與之匹配的專用燒寫(xiě)工具103，通過(guò)一臺(tái)主機(jī)104，對(duì)該專用配置芯片102進(jìn)行“燒寫(xiě)”，以更新其中保存的配置數(shù)據(jù)。在專用配置芯片102上的配置數(shù)據(jù)，按照上述方法更新之后，當(dāng)信號(hào)處理單元101再次從專用配置芯片102讀取配置數(shù)據(jù)的時(shí)候，才能夠獲得更新后的配置數(shù)據(jù)，進(jìn)而根據(jù)更新后的配置數(shù)據(jù)進(jìn)行算法處理。另外，該信號(hào)處理單元101通常用來(lái)為圖中所示的第一目標(biāo)系統(tǒng)105提供專用的大運(yùn)算量的信號(hào)處理的服務(wù)。實(shí)際上，信號(hào)處理單元101的讀取配置數(shù)據(jù)的要求，主要體現(xiàn)在于信號(hào)邏輯時(shí)序的要求，而并不在于該兼容的信號(hào)邏輯時(shí)序的提供方是外部的專用配置芯片102，或是其他器件。因此，發(fā)明人發(fā)現(xiàn)可以用ー些通用的微控制器作為接ロ単元，根據(jù)信號(hào)處理單元101的信號(hào)邏輯時(shí)序，產(chǎn)生與之相應(yīng)的邏輯時(shí)序，從而滿足信號(hào)處理單元101對(duì)，例如啟動(dòng)階段的“握手”等時(shí)序邏輯的要求，并同時(shí)為該信號(hào)處理單元101提供其在啟動(dòng)階段所需要的配置數(shù)據(jù)，則整個(gè)啟動(dòng)階段亦可順利完成。下面僅以信號(hào)處理單元101在啟動(dòng)階段從外部讀取配置數(shù)據(jù)的過(guò)程為例，對(duì)本發(fā)明的一些實(shí)施例進(jìn)行示例性的說(shuō)明，當(dāng)然，應(yīng)當(dāng)注意本發(fā)明的應(yīng)用場(chǎng)景并不僅限于信號(hào)處理單元101在啟動(dòng)階段的配置數(shù)據(jù)獲取過(guò)程。圖2示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的信號(hào)處理裝置的硬件模塊圖。該信號(hào)處理裝置20，包括信號(hào)處理單元101，其處理邏輯可配置(configurable)，接ロ單元202，以及該接ロ単元202包括第二接ロ 2022，信號(hào)處理單元101包括配置器(圖中未示出)，根據(jù)所述第一信息配置所述信號(hào)處理單元。上述接ロ單元202被可通信地耦合至信號(hào)處理單元101，同時(shí)，該接ロ單元202被設(shè)置，例如被程序化設(shè)置(即被編程，programmed)，以用于響應(yīng)于信息提供指示，向信號(hào)處理單元101提供第一信息。上述接ロ単元202中的第二接ロ 2022可以被用于可通信地耦合第一目標(biāo)系統(tǒng)105。以及，信號(hào)處理單元101所包括的配置器，被設(shè)置為可根據(jù)上述的第一信息對(duì)信號(hào)處理單元101的處理邏輯進(jìn)行配置。可選地，上述的接ロ単元202可以以硬件實(shí)施，而其具體的實(shí)施方式并不構(gòu)成對(duì)本發(fā)明的限制。例如，在另ー實(shí)施例中，該接ロ単元202可以包括ー個(gè)處理器以及第一接ロ，該接ロ可以集成于處理器，或者以分立形式存在，上述接ロ單元202通過(guò)該第一接ロ被可通信地耦合至信號(hào)處理單元101。上述處理器可被設(shè)置，例如被硬件邏輯化設(shè)置/配置，以驅(qū)動(dòng)上述第一接ロ，從而包括邏輯交互模塊、信息提供模塊(圖中未示出)，此ニ模塊分別可通信地耦接至第一接ロ，即通過(guò)上述第一接ロ被可通信地耦合至上述信號(hào)處理單元中的配置器，以及該配置器耦接至信號(hào)處理單元的可編程邏輯區(qū)。上述邏輯交互模塊與信息提供模塊被可通信地耦合。可選地，上述邏輯交互模塊可以被設(shè)置為可檢測(cè)上述信號(hào)處理單元101的輸出邏輯信號(hào)，井根據(jù)預(yù)定交互邏輯，響應(yīng)該輸出邏輯信號(hào)；如果所述邏輯交互模塊與信號(hào)處理單
元101交互成功，則可以指示上述信息提供模塊為信號(hào)處理單元101提供第一信息?？蛇x地，上述的“信息提供指示”，從來(lái)源上說(shuō)，可以是來(lái)自第一目標(biāo)系統(tǒng)的用于指示對(duì)上述信號(hào)處理單元提供第一信息的指示信號(hào)，或者也可以是來(lái)自上述的信號(hào)處理單元的預(yù)定邏輯信號(hào)，例如信號(hào)處理單元的啟動(dòng)時(shí)序信號(hào)等。當(dāng)然，該“信息提供指示”甚至還可以包括來(lái)自操作員的直接命令，例如通過(guò)接ロ単元202中的ー些“開(kāi)關(guān)”指示該接ロ単元202向信號(hào)處理單兀101提供上述的第一信息。在工程應(yīng)用中，如果上述信號(hào)處理單元101為可編程的信號(hào)處理單元，例如為現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)，而一般地，現(xiàn)場(chǎng)可編程門(mén)陣列包括內(nèi)置處理模塊(例如，加法器、乘法器等)和內(nèi)置的記憶體，或稱可編程邏輯區(qū)。FPGA器件支持完全的或者部分的器件內(nèi)重新配置，或者說(shuō)，上述的內(nèi)置處理模塊，或稱配置器，被設(shè)置為可根據(jù)上述的第一信息對(duì)信號(hào)處理單元101進(jìn)行配置。對(duì)應(yīng)地，接ロ単元202可用于根據(jù)預(yù)定交互邏輯，響應(yīng)現(xiàn)場(chǎng)可編程門(mén)陣列的輸出請(qǐng)求信號(hào)，從而為該現(xiàn)場(chǎng)可編程門(mén)陣列提供第一信息。而如果上述的可編程的信號(hào)處理單元為復(fù)雜可編程邏輯器件(CPLD)，則對(duì)應(yīng)地，所述接ロ単元202可用于響應(yīng)于指示信號(hào)，例如來(lái)自第一目標(biāo)系統(tǒng)105的指示信號(hào)，從而向該復(fù)雜可編程邏輯器件提供第一信息。對(duì)于FPGA器件，上述的“預(yù)定交互邏輯”，可以是FPGA器件在啟動(dòng)或者運(yùn)行之中與外部器件的在邏輯電平方面的輸出與讀入的邏輯。例如，該“預(yù)定交互邏輯”可以為FPGA器件在其啟動(dòng)階段或者正常運(yùn)行中的某特定時(shí)段中，在其相關(guān)的管腳(pin)上應(yīng)輸出的邏輯電平以及對(duì)應(yīng)的其應(yīng)收到并讀入的邏輯電平等。這種“預(yù)定交互邏輯”可以通過(guò)FPGA器件的用戶手冊(cè)獲得，或通過(guò)邏輯分析儀對(duì)上述交互邏輯信號(hào)進(jìn)行分析而獲得。此處，對(duì)于預(yù)定交互邏輯以及接ロ単元202的響應(yīng)操作的說(shuō)明內(nèi)容，同樣也適用于下述任意實(shí)施例，以下不再對(duì)此贅述。其中，如果第二接ロ 2022被耦合至第一目標(biāo)系統(tǒng)105，則當(dāng)信號(hào)處理裝置20上電啟動(dòng)階段，信號(hào)處理單元101通常會(huì)通過(guò)啟動(dòng)邏輯信號(hào)告知接ロ単元202:向該信號(hào)處理單元101發(fā)送第一信息。則該接ロ単元202可被程序化設(shè)置以用于通過(guò)第二接ロ 2022從第一目標(biāo)系統(tǒng)獲取上述的第一信息。此處本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解對(duì)于上述的某些部件之間的“(可通信地)耦合”，在這些部件之間既可以直接耦合，也可以通過(guò)某些其他電路器件，例如總線匹配器件，阻抗匹配器件或者鎖存器等，間接地進(jìn)行耦合。具體的耦合方式，并不構(gòu)成對(duì)本發(fā)明的限制，對(duì)此，以下不再贅述。通過(guò)上述實(shí)施例的技術(shù)方案，當(dāng)信號(hào)處理單元101上電啟動(dòng)時(shí),接ロ單元202被程序化設(shè)置以在其與信號(hào)處理單元101的耦合連接中，模擬(mimic)專用配置芯片102對(duì)信號(hào)處理單元101的啟動(dòng)時(shí)序信號(hào)的讀取、響應(yīng)。具體地，接ロ単元202可以根據(jù)上述的預(yù)定交互邏輯，對(duì)信號(hào)處理單元101，例如FPGA器件的輸出邏輯序列作出可被FPGA器件所正常接受的對(duì)應(yīng)的響應(yīng)，從而使得FPGA器件得到正確的邏輯響應(yīng)，以實(shí)現(xiàn)正常通信，進(jìn)而通過(guò)相關(guān)的管腳為該FPGA器件提供上述的第一信息。如此，便使得信號(hào)處理單元101不再僅能和與其兼容的專用配置芯片102進(jìn)行通信， 而也可以與接ロ単元202進(jìn)行通信，從而，通過(guò)該接ロ単元202從外部其他器件中獲取第一信息，例如，配置信息，或稱配置數(shù)據(jù)。此處，預(yù)定交互邏輯不僅限于，例如FPGA器件的啟動(dòng)階段的配置數(shù)據(jù)讀取操作，而且也包括FPGA器件在其運(yùn)行階段與外部器件的一些邏輯交互。從而，通過(guò)本發(fā)明的實(shí)施例的信號(hào)處理裝置20，可以使FPGA器件在啟動(dòng)階段或者正常工作時(shí)段等任何時(shí)段都可以現(xiàn)場(chǎng)地與外部的器件進(jìn)行信息交流，并且，該外部器件并非必需是為該FPGA器件所定制、專用的?？蛇x地，在上述圖2所示的實(shí)施例中，該信號(hào)處理裝置20還可以包括一個(gè)如圖所示的第一目標(biāo)系統(tǒng)105，第二接ロ 2022被可通信地耦合至第一目標(biāo)系統(tǒng)105，這實(shí)際上也就形成了一個(gè)較大的“多核”信號(hào)處理系統(tǒng)。第一目標(biāo)系統(tǒng)105可以用于通過(guò)第二接ロ 2022向接ロ単元202提供上述的配置數(shù)據(jù)。而該第一目標(biāo)系統(tǒng)105在軟件上可以配置有操作系統(tǒng)，從而更方便地實(shí)現(xiàn)上述配置數(shù)據(jù)的傳送功能。現(xiàn)假定第一目標(biāo)系統(tǒng)105被配置有操作系統(tǒng)，并且該信號(hào)處理單元101為現(xiàn)場(chǎng)可編程邏輯器件，且信號(hào)處理裝置20將被操作員復(fù)位(Reset)，以此情景為例對(duì)信號(hào)處理裝置20的工作過(guò)程進(jìn)行說(shuō)明。在第一目標(biāo)系統(tǒng)105和信號(hào)處理單元101等被復(fù)位重啟動(dòng)之后，第一目標(biāo)系統(tǒng)105運(yùn)行于系統(tǒng)引導(dǎo)模式(bootloader階段)，信號(hào)處理單元101向接ロ單元202發(fā)出讀取配置數(shù)據(jù)的請(qǐng)求，接ロ單元202通過(guò)第二接ロ 2022從第一目標(biāo)系統(tǒng)105中獲取配置數(shù)據(jù)，并按信號(hào)處理單元101的邏輯要求正確響應(yīng)，完成信號(hào)處理單元啟動(dòng)階段對(duì)配置數(shù)據(jù)的讀取過(guò)程。接ロ単元202在完成信號(hào)處理單元101的配置過(guò)程后，通知第一目標(biāo)系統(tǒng)105，允許其進(jìn)行后續(xù)操作系統(tǒng)的引導(dǎo)過(guò)程。當(dāng)然，本領(lǐng)域技術(shù)人員可以明了，上述的第一目標(biāo)系統(tǒng)105和信號(hào)處理單元101被同時(shí)重啟動(dòng)僅為示例，兩者的重啟動(dòng)并無(wú)依賴關(guān)系，或者說(shuō)，信號(hào)處理單元101也可以獨(dú)立地被重啟動(dòng)，在此過(guò)程中與正常運(yùn)行的第一目標(biāo)系統(tǒng)105進(jìn)行上述交互過(guò)程。當(dāng)信號(hào)處理單元101為復(fù)雜可編程邏輯器件(CPLD)吋，一般而言，其內(nèi)部的配置數(shù)據(jù)非易失。因而，可以在系統(tǒng)運(yùn)行中通過(guò)接ロ単元202，把更新的配置數(shù)據(jù)寫(xiě)入CPLD器件內(nèi)部，完成CPLD配置數(shù)據(jù)的在線更新。對(duì)于上述實(shí)施例的應(yīng)用場(chǎng)景，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解在該實(shí)施例的具體實(shí)現(xiàn)過(guò)程中，比如對(duì)于某些CPLD器件，在將上述的配置數(shù)據(jù)寫(xiě)入其內(nèi)部的邏輯單元之前，可能還需要接ロ單元202對(duì)該CPLD器件暫時(shí)配置為從屬(slave)模式或掛起(suspend)模式，然后，在接ロ単元202 —側(cè)，再以主(master)模式對(duì)CPLD器件內(nèi)的邏輯單元進(jìn)行編程。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)明了 此處的“接ロ単元202向信號(hào)處理單元101提供配置數(shù)據(jù)”的具體實(shí)現(xiàn)形式，并不構(gòu)成對(duì)本發(fā)明的限制。對(duì)此，下不贅述。[0048]此處，第一目標(biāo)系統(tǒng)105存儲(chǔ)有上述配置數(shù)據(jù)。在第一目標(biāo)系統(tǒng)105與信號(hào)處理單元101之間，接ロ單元202仿真地響應(yīng)信號(hào)處理單元101的啟動(dòng)邏輯信號(hào)，以使能(enable)該數(shù)據(jù)傳輸，而同時(shí)并不影響，也不需改變信號(hào)處理單元101的現(xiàn)有的讀寫(xiě)邏輯。而至于配置數(shù)據(jù)在第一目標(biāo)系統(tǒng)105之內(nèi)的具體存儲(chǔ)方式，則并不構(gòu)成對(duì)本發(fā)明的限制，例如可以存儲(chǔ)在第一目標(biāo)系統(tǒng)105中所配置的EEPROM或Flash芯片中的某些特定的塊(block)或扇區(qū)(sector)所構(gòu)成的區(qū)域中。在圖3示出了根據(jù)本發(fā)明的另ー個(gè)實(shí)施例的信號(hào)處理裝置的硬件模塊圖。該信號(hào)處理裝置30包括信號(hào)處理單元101a，接ロ單元202，第一目標(biāo)系統(tǒng)105等。其中，信號(hào)處理単元IOla還包括一個(gè)第四接ロ 1011，被可通信地耦合至第一目標(biāo)系統(tǒng)105，這實(shí)際上構(gòu)成了ー個(gè)可適用于嵌入式環(huán)境的“多核”信號(hào)處理系統(tǒng)?；蛘撸摰谒慕鹰?1011也可以用于可通信地耦合第二目標(biāo)系統(tǒng)204。通常，信號(hào)處理單元IOla可以通過(guò)第四接ロ 1011為第一目標(biāo)系統(tǒng)105提供信號(hào)處理的服務(wù)。當(dāng)然，可選地，信號(hào)處理裝置30還可以包括第二目標(biāo)系統(tǒng)204，則如果該第四 接ロ 1011被可通信地耦合至第二目標(biāo)系統(tǒng)204，則信號(hào)處理單元IOla也可以為第二目標(biāo)系統(tǒng)204提供其需要的大運(yùn)算量的信號(hào)處理等服務(wù)。如果信號(hào)處理單元IOla為現(xiàn)場(chǎng)可編程器件，則相應(yīng)地，為滿足高速信號(hào)傳輸需求，信號(hào)處理單元IOla的第四接ロ 1011可以配置為高速差分(LVDS)信號(hào)接ロ，以及第四接ロ 1011所耦合的總線為高速差分信號(hào)總線。相應(yīng)地，作為ー個(gè)變化例，本發(fā)明的上述實(shí)施例中，還可以包括該第二目標(biāo)系統(tǒng)204作為上述信號(hào)處理裝置30的一部分。而在其他的實(shí)施例中，不僅限于圖3所示的實(shí)施例的信號(hào)處理裝置可以包括第四接ロ 1011，其實(shí)，此前任意一個(gè)實(shí)施例，都可以包括該第四接ロ 1011，例如，經(jīng)過(guò)對(duì)第四接口和第二接ロ在機(jī)械上和電路上的定制設(shè)計(jì)，可以構(gòu)成一個(gè)卡式信號(hào)處理裝置，或者稱為“信號(hào)處理卡”。例如，圖2所示的實(shí)施例的信號(hào)處理裝置20中的信號(hào)處理單元101也可以包括第四接ロ 1011，以作為該信號(hào)處理單元101的對(duì)外的信號(hào)接ロ，用于可通信地去耦合第一目標(biāo)系統(tǒng)或第二目標(biāo)系統(tǒng)。同時(shí)，第二接ロ 2022也可用于以可通信的方式去稱合第一目標(biāo)系統(tǒng)或第二目標(biāo)系統(tǒng)。通過(guò)這種設(shè)置方式，構(gòu)成了一個(gè)功能上獨(dú)立的信號(hào)處理卡20，而在物理存在形式上，該卡可以以與第一目標(biāo)系統(tǒng)105相集成的方式存在，也可以以可插拔從而與第一目標(biāo)系統(tǒng)分離的形式存在。在其應(yīng)用現(xiàn)場(chǎng)，該信號(hào)處理卡20可以通過(guò)第二接ロ2022耦合至第一目標(biāo)系統(tǒng)105的串ロ、網(wǎng)ロ等通用接ロ，從中接收配置數(shù)據(jù)，并據(jù)此對(duì)信號(hào)處理單元101進(jìn)行配置升級(jí)。換言之，通過(guò)與圖2中虛線所示的第一目標(biāo)系統(tǒng)105通信，可以不借助任何額外的如圖I中所示的專用“燒寫(xiě)”工具103就可以現(xiàn)場(chǎng)地、在線地更新信號(hào)處理單元101的配置數(shù)據(jù)，即功能升級(jí)。在上述各種實(shí)施例中，還可以包括存儲(chǔ)單元，用于保存第一信息，例如信號(hào)處理單元IOla或者101所需的配置數(shù)據(jù)，或稱配置信息/配置文件，以及該接ロ單元202還包括第三接ロ(圖中未示出)，被可通信地耦合至存儲(chǔ)單元202，以用于從所述存儲(chǔ)單元存/取所述配置信息。從而，在上述實(shí)施例中來(lái)自第一目標(biāo)系統(tǒng)105的配置數(shù)據(jù)，可以被接ロ単元202存儲(chǔ)于該存儲(chǔ)單元。這樣，在裝置重啟動(dòng)時(shí)，接ロ單元202可以直接從上述存儲(chǔ)單元獲取配置數(shù)據(jù)，而不必從第一目標(biāo)系統(tǒng)105接收數(shù)據(jù)，對(duì)應(yīng)地，第一目標(biāo)系統(tǒng)105也不必再傳輸配置數(shù)據(jù)，加快了操作系統(tǒng)的啟動(dòng)速度。[0054]當(dāng)然，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)明了 從物理形態(tài)上來(lái)說(shuō)，上述的存儲(chǔ)單元可以是接ロ單元202的內(nèi)置flash，也可以是獨(dú)立于接ロ單元202的模塊，如獨(dú)立的EEPR0M、CF卡等。具體的內(nèi)置或外置的配備方式并不構(gòu)成對(duì)本發(fā)明的限制。并且，存儲(chǔ)于存儲(chǔ)単元之中的配置數(shù)據(jù)還可能是被壓縮的配置數(shù)據(jù)，則對(duì)應(yīng)地，接ロ単元202還用于在將配置數(shù)據(jù)從存儲(chǔ)単元中讀出之后，對(duì)該配置數(shù)據(jù)進(jìn)行解壓縮，然后提供至信號(hào)處理單元101a、101。可選地，在上述的部分或全部的實(shí)施例的信號(hào)處理裝置中，信號(hào)處理單元101a、101可以為現(xiàn)場(chǎng)可編程器件，其中的配置器為該現(xiàn)場(chǎng)可編程器件的內(nèi)置處理器，以及上述的信息提供指示為現(xiàn)場(chǎng)可編程器件的輸出邏輯信號(hào)。接ロ単元202還包括處理單元和第一接ロ(圖中未示出)，該第一接ロ被可通信地耦合至現(xiàn)場(chǎng)可編程器件，以使能信號(hào)處理單元IOlaUOl與接ロ單元202之間的通信。同時(shí)，上述的處理單元被設(shè)置為可a)通過(guò)第二接ロ 2022接收來(lái)自第一目標(biāo)系統(tǒng)105的配置信息，b)通過(guò)第一接ロ根據(jù)預(yù)定交互邏輯，響應(yīng)上述的輸出邏輯信號(hào)，以及c)在交互成功之后，通過(guò)第一接ロ為上述的現(xiàn)場(chǎng)可編程器件提供配置信息。可選地，在上述的另一部分或全部的實(shí)施例的信號(hào)處理裝置中，信號(hào)處理單元101a、101可以為復(fù)雜可編程邏輯器件，接ロ単元202還包括處理單元和第一接ロ，該第一接ロ被可通信地耦合至上述的復(fù)雜可編程邏輯器件；其中的配置器集成于上述處理單元和第一接ロ，或者說(shuō)，該配置器的功能實(shí)現(xiàn)于上述處理單元和第一接ロ，而上述信息提供指示為來(lái)自第一目標(biāo)系統(tǒng)的更新指示信號(hào)。同時(shí)，上述處理單元被設(shè)置為可a)通過(guò)第二接ロ2022接收來(lái)自第一目標(biāo)系統(tǒng)105的配置信息，b)響應(yīng)于來(lái)自第一目標(biāo)系統(tǒng)105的更新指示信號(hào)，利用配置器根據(jù)配置信息配置上述的復(fù)雜可編程邏輯器件。下面即以存儲(chǔ)單元作為外置的元器件，獨(dú)立存在于在接ロ単元202之外的場(chǎng)景為例，對(duì)配置信號(hào)處理裝置進(jìn)行詳細(xì)說(shuō)明。此處，假定第一目標(biāo)系統(tǒng)105被配置有操作系統(tǒng)，并且信號(hào)處理單元IOla為現(xiàn)場(chǎng)可編程器件，例如FPGA器件，以此情景為例對(duì)信號(hào)處理裝置30的更新過(guò)程進(jìn)行說(shuō)明。系統(tǒng)啟動(dòng)吋，F(xiàn)PGA器件通過(guò)啟動(dòng)邏輯信號(hào)通知接ロ單元202 :該FPGA器件需要配置數(shù)據(jù)。則接ロ単元202從存儲(chǔ)単元203中讀取此前存儲(chǔ)的配置數(shù)據(jù)，并將該配置數(shù)據(jù)傳送給FPGA器件，從而使得FPGA器件按規(guī)定的邏輯運(yùn)行。當(dāng)需要對(duì)FPGA的功能進(jìn)行更新時(shí)，通過(guò)第一目標(biāo)系統(tǒng)105的操作系統(tǒng)及其中的應(yīng)用軟件，將新的適用于FPGA器件的配置數(shù)據(jù)向接ロ単元202傳送，接ロ單元202被程序化設(shè)置，以用于通過(guò)第二接ロ 2022，例如RS232串行接ロ，接收來(lái)自第一目標(biāo)系統(tǒng)105的上述配置數(shù)據(jù)，并將該配置數(shù)據(jù)保存至存儲(chǔ)單元203。于是，在系統(tǒng)復(fù)位啟動(dòng)后，F(xiàn)PGA將按更新后的功能運(yùn)打。作為上述實(shí)施例的一個(gè)變化例，再假定第一目標(biāo)系統(tǒng)105被配置有操作系統(tǒng)，并且該信號(hào)處理單元IOla為復(fù)雜可編程邏輯器件(CPLD)，以此情景為例對(duì)信號(hào)處理裝置30的升級(jí)過(guò)程進(jìn)行說(shuō)明。當(dāng)需要更新信號(hào)處理裝置30時(shí)，通過(guò)第一目標(biāo)系統(tǒng)105的操作系統(tǒng)及其中的應(yīng)用軟件，將新的適用于CPLD器件的配置數(shù)據(jù)向接ロ単元202傳送，接ロ單元202被程序化設(shè)置，以用于通過(guò)第二接ロ 2022，例如RS232串行接ロ，接收來(lái)自第一目標(biāo)系統(tǒng)105的上述配置數(shù)據(jù)，并將配置數(shù)據(jù)存儲(chǔ)于存儲(chǔ)単元203中。配置數(shù)據(jù)接收完成后，接ロ単元202將信號(hào)處理裝置30中的CPLD掛起，直接按配置數(shù)據(jù)的設(shè)置對(duì)CPLD內(nèi)部的邏輯單元進(jìn)行編程。從而使得CPLD器件無(wú)需額外的專門(mén)的“燒寫(xiě)”設(shè)備就可以現(xiàn)場(chǎng)地、在線地更新配置數(shù)據(jù)?？蛇x地，在上述的一些實(shí)施例中，現(xiàn)場(chǎng)可編程器件的輸出邏輯信號(hào)，例如可以為該現(xiàn)場(chǎng)可編程器件在掉電重啟時(shí)的啟動(dòng)時(shí)序信號(hào)，以及上述一些實(shí)施例中的第一信息可以為該現(xiàn)場(chǎng)可編程器件的配置數(shù)據(jù)。其中，接ロ單元202被程序化設(shè)置，以通過(guò)第二接ロ 2022現(xiàn)場(chǎng)地接收來(lái)自第一目標(biāo)系統(tǒng)105的配置數(shù)據(jù)，并保存至存儲(chǔ)單元203，之后，該接ロ単元202響應(yīng)于來(lái)自現(xiàn)場(chǎng)可編程器件的上述啟動(dòng)時(shí)序信號(hào)，接ロ單元從存儲(chǔ)單元203讀取配置數(shù)據(jù)以向上述現(xiàn)場(chǎng)可編程器件傳送該配置數(shù)據(jù)?，F(xiàn)場(chǎng)可編程器件根據(jù)來(lái)自接ロ単元202的配置數(shù)據(jù)進(jìn)行配置。經(jīng)重新配置的可編程器件，可以通過(guò)第四接ロ 1011為第一目標(biāo)系統(tǒng)105或第二目標(biāo)系統(tǒng)204處理數(shù)據(jù)。例如，通過(guò)第四接ロ 1011從第一目標(biāo)系統(tǒng)105或第二目標(biāo)系統(tǒng)204獲取音/視頻信號(hào)并進(jìn)行高速處理，然后，將處理結(jié)果通過(guò)第四接ロ 1011返回第一目標(biāo)系統(tǒng)105或第二目標(biāo)系統(tǒng)204。 作為ー種變化例，在上述的一些實(shí)施例中，信號(hào)處理單元101或IOla可以為ー種可編程邏輯器件或者復(fù)雜可編程邏輯器件，比如通常所說(shuō)的CPLD器件，CPLD器件內(nèi)部的邏輯關(guān)系編程之后非易失。而與之對(duì)應(yīng)的信息提供指示，可以是來(lái)自第一目標(biāo)系統(tǒng)的，用于指示接ロ単元202對(duì)上述信號(hào)處理單元提供第一信息的指示信號(hào)。上述一些實(shí)施例中的第一信息可以為該CPLD器件的配置數(shù)據(jù)。其中，接ロ單元202被程序化設(shè)置，以通過(guò)第二接ロ 2022現(xiàn)場(chǎng)地接收來(lái)自第一目標(biāo)系統(tǒng)105的配置數(shù)據(jù)，并保存至存儲(chǔ)單元203，以及，接ロ單元202通過(guò)第二接ロ 2022還接收到來(lái)自第一目標(biāo)系統(tǒng)105的ー個(gè)“提供指示信號(hào)”或稱作“更新指示信號(hào)”，該“更新指示信號(hào)”用于指示接ロ単元202向上述信號(hào)處理單元101提供最新保存于存儲(chǔ)単元203的配置數(shù)據(jù)。之后，響應(yīng)于來(lái)自第一目標(biāo)系統(tǒng)105的上述更新指示信號(hào)，所述接ロ単元202從存儲(chǔ)單元203中讀取最近一次保存于其中的配置數(shù)據(jù)，并以該配置數(shù)據(jù)更新上述CPLD器件中的邏輯功能，即根據(jù)該配置數(shù)據(jù)對(duì)上述CPLD器件中的邏輯單元進(jìn)行編程。經(jīng)重配置的CPLD器件，可以通過(guò)第四接ロ 1011為第一目標(biāo)系統(tǒng)105或第二目標(biāo)系統(tǒng)204處理數(shù)據(jù)。例如，通過(guò)第四接ロ 1011從第一目標(biāo)系統(tǒng)105或第二目標(biāo)系統(tǒng)204獲取需要處理的邏輯信號(hào)并進(jìn)行ー些邏輯處理，例如譯碼，然后，將處理結(jié)果通過(guò)第四接ロ 1011返回，或者將處理結(jié)果用于系統(tǒng)中的其他電路模塊?？蛇x地，在上述一些實(shí)施例中，接ロ単元202為ー個(gè)微控制器，而上述的處理單元可以為該微控制器的CPU，以及第一接ロ為微控制器的通用輸入/輸出口，第二接ロ 2022可以為串行接ロ或USB接ロ等，以及第三接ロ可以為微控制器的數(shù)據(jù)總線接口和地址總線接ロ ；以及第四接ロ為高速信號(hào)總線接ロ。作為ー種替代性的實(shí)施例，接ロ單元202可以為ー個(gè)經(jīng)配置的可編程邏輯器件，例如經(jīng)配置的CPLD器件，對(duì)應(yīng)地，上述第一接ロ、第二接ロ2022、第三接ロ為經(jīng)配置的CPLD器件的被配置的輸入/輸出口。當(dāng)然，上述微控制器，比如C51系列單片機(jī)在用以實(shí)現(xiàn)上述的外設(shè)接ロ或者其自身的接ロ過(guò)程中，既可以単獨(dú)實(shí)現(xiàn)，也可以以分時(shí)復(fù)用的形式，以同一組通用I/O接ロ來(lái)實(shí)現(xiàn)如上的兩種接ロ，比如以單片機(jī)的同一組通用I/o接ロ既作為第一接ロ的通用輸入/輸出口又作為第二接ロ 2022中的串行接ロ。具體的接ロ實(shí)現(xiàn)方式，并不構(gòu)成對(duì)本發(fā)明的限制。具體地，例如，將作為信號(hào)處理單元的FPGA芯片所需的配置數(shù)據(jù)放到作為存儲(chǔ)単元203的通用的Flash存儲(chǔ)器中，當(dāng)FPGA芯片上電讀取外部的配置數(shù)據(jù)時(shí)，作為接ロ単元的單片機(jī)模擬FPGA芯片在現(xiàn)有技術(shù)中所配置的專用配置芯片的響應(yīng)時(shí)序，從Flash中讀取上述的配置數(shù)據(jù)，然后按FPGA芯片所需要的時(shí)序方式傳送給FPGA芯片。換言之，此處，上述單片機(jī)可以以其通用I/O ロ作為第一接ロ，從硬件方面對(duì)應(yīng)地直接或間接地耦合于信號(hào)處理單元IOla或101的FPGA芯片的相關(guān)的管腳，而從軟件方面，單片機(jī)被編程以控制其通用I/Oロ，在上述相關(guān)管腳上模擬輸出FPGA芯片的所需的時(shí)序邏輯，從而通過(guò)其通用I/O ロ完成FPGA芯片所需的配置數(shù)據(jù)的傳送。可選地，上述一些實(shí)施例中的信號(hào)處理裝置20或30可以面向嵌入式環(huán)境進(jìn)行特別設(shè)計(jì)，例如將其存儲(chǔ)單元等以通用的Flash或CF卡等非易失性芯片構(gòu)成，以及其電氣連線以可靠的PCB布線或撓性電路形式存在，等等。從而該信號(hào)處理裝置20或30可以作為ー個(gè)嵌入式系統(tǒng)工作于嵌入式環(huán)境中，該裝置20或30的具體構(gòu)成方式及配置方式并不構(gòu)成對(duì)本發(fā)明的限制。其中，第一目標(biāo)系統(tǒng)105或第二目標(biāo)系統(tǒng)204均可以包括操作系統(tǒng)，該操作系統(tǒng)包括人機(jī)接ロ(未示出)，例如液晶顯示、按鍵、USB移動(dòng)盤(pán)接ロ等，以用于和操作員交互并接收操作員選擇需要發(fā)送至信號(hào)處理單元101或IOla的配置數(shù)據(jù)等，而操作員對(duì)該配置數(shù)據(jù)的選擇則可以通過(guò)上述的第一目標(biāo)系統(tǒng)105中的某些具有圖形化界面的應(yīng) 用(Application)，該圖形化界面的應(yīng)用管理/驅(qū)動(dòng)上述實(shí)施例中的作為第二接ロ的RS232或USB接ロ等，從而供操作員通過(guò)該應(yīng)用及其管理的第二接ロ，向接ロ単元提供第一信息，例如信號(hào)處理單元101或IOla的配置數(shù)據(jù)等。當(dāng)然，上述人機(jī)接ロ還可用以顯示信號(hào)處理単元101或IOla的處理信號(hào)(或稱處理數(shù)據(jù))，該處理數(shù)據(jù)可以被上述操作系統(tǒng)通過(guò)第四接ロ 1011獲取。尤其對(duì)于信號(hào)處理裝置30包括第一目標(biāo)系統(tǒng)105且信號(hào)處理單元101或IOla為該第一目標(biāo)系統(tǒng)105處理高速數(shù)據(jù)的情況，則整個(gè)信號(hào)處理裝置30可以利用該嵌入式裝置30自身的資源，即第一目標(biāo)系統(tǒng)105的上述人機(jī)交互接ロ，從而完成對(duì)信號(hào)處理單元101或IOla的信息更新，例如，操作員可以將從外部網(wǎng)絡(luò)下載的最新版的配置數(shù)據(jù)通過(guò)第一目標(biāo)系統(tǒng)105的USB接ロ，導(dǎo)入到第一目標(biāo)系統(tǒng)105之內(nèi)某存儲(chǔ)區(qū),然后,通過(guò)該第一目標(biāo)系統(tǒng)105的人機(jī)交互接ロ以及第ニ接ロ 2022，將該最新版的配置數(shù)據(jù)，提供給上述嵌入式裝置30中的信號(hào)處理單元IOla供其進(jìn)行配置更新。這不需要額外的其他設(shè)備配合該更新過(guò)程，大大方便了終端用戶在現(xiàn)場(chǎng)，對(duì)該信號(hào)處理裝置30中的信號(hào)處理單元進(jìn)行在線更新、升級(jí)。圖4示出了根據(jù)本發(fā)明的上述的一些實(shí)施例中的信號(hào)處理裝置30中的接ロ単元202對(duì)第一信息進(jìn)行調(diào)度傳輸?shù)姆椒ǖ牧鞒虉D。如圖所示，包括邏輯信號(hào)監(jiān)測(cè)(monitor)步驟S41，邏輯信號(hào)判斷步驟S42，配置數(shù)據(jù)讀取步驟S43，以及，配置數(shù)據(jù)發(fā)送步驟S44。在上述的一些實(shí)施例中，接ロ単元202被程序化設(shè)置以執(zhí)行上述步驟。具體地，在用戶對(duì)該信號(hào)處理裝置20進(jìn)行掉電復(fù)位之后，在步驟S41中，接ロ単元202中的CPU被程序化設(shè)置，以監(jiān)測(cè)來(lái)自信號(hào)處理單元101或IOla的信號(hào)的邏輯電平。當(dāng)捕獲到ー個(gè)有效的邏輯信號(hào)之后，在步驟S42中，接ロ単元202中的CPU被程序化設(shè)置，以根據(jù)一個(gè)預(yù)定交互邏輯，判斷該邏輯信號(hào)是否符合該預(yù)定交互邏輯的特點(diǎn)，比如信號(hào)處理單元101或IOla的重啟時(shí)所輸出的時(shí)序邏輯的特點(diǎn)。如果經(jīng)判斷并非所需要的預(yù)定交互邏輯電平，則轉(zhuǎn)至步驟S41繼續(xù)監(jiān)測(cè)來(lái)自信號(hào)處理單元101或IOla的信號(hào)的邏輯電平。如果所捕獲的信號(hào)正是所需要的重啟時(shí)序邏輯，則進(jìn)入步驟S43中，接ロ単元202中的CPU被程序化設(shè)置，以響應(yīng)于上述信號(hào)處理單元的重啟時(shí)序邏輯，從存儲(chǔ)單元203或第一目標(biāo)系統(tǒng)105中讀取上述信號(hào)處理單元101或IOla的配置數(shù)據(jù)。接著，在步驟S44中，接ロ單元202中的CPU被程序化設(shè)置，以將上述配置數(shù)據(jù)傳送至信號(hào)處理單元101或101a，供其進(jìn)行配置。此外，本發(fā)明的實(shí)施例可以以軟件、硬件或者軟件和硬件的結(jié)合來(lái)實(shí)現(xiàn)。硬件部分可以利用專用邏輯來(lái)實(shí)現(xiàn)；軟件部分可以存儲(chǔ)在存儲(chǔ)器中，由適當(dāng)?shù)闹噶顖?zhí)行系統(tǒng)，例如微處理器或者專用設(shè)計(jì)硬件來(lái)執(zhí)行。本領(lǐng)域的普通技術(shù)人員可以理解上述的方法和系統(tǒng)可以使用計(jì)算機(jī)可執(zhí)行指令和/或包含在處理器控制代碼中來(lái)實(shí)現(xiàn)，例如在諸如磁盤(pán)、CD或DVD-ROM的載體介質(zhì)、諸如只讀存儲(chǔ)器(固件)的可編程的存儲(chǔ)器或者諸如光學(xué)或電子信號(hào)載體的數(shù)據(jù)載體上提供了這樣的代碼。本實(shí)施例的系統(tǒng)及其組件可以由諸如超大規(guī)模集成電路或門(mén)陣列、諸如邏輯芯片、晶體管等的半導(dǎo)體、或者諸如現(xiàn)場(chǎng)可編程門(mén)陣列、可編程邏輯設(shè)備等的可編程硬件設(shè)備的硬件電路實(shí)現(xiàn)，也可以用由各種類型的處理器執(zhí)行的軟件實(shí)現(xiàn)，也可以由上述硬件電路和軟件的結(jié)合例如固件來(lái)實(shí)現(xiàn)。雖然已經(jīng)參考目前考慮到的實(shí)施例描述了本發(fā)明，但是應(yīng)該理解本發(fā)明不限于所 公開(kāi)的實(shí)施例。相反，本發(fā)明_在涵蓋所附權(quán)利要求的精神和范圍內(nèi)所包括的各種修改和等同布置。以下權(quán)利要求的范圍符合最廣泛解釋，以便包含所有這樣的修改及等同結(jié)構(gòu)和功能。
權(quán)利要求1.一種信號(hào)處理裝置，其特征在于，包括 信號(hào)處理單元，其處理邏輯可配置； 接口單元，被可通信地耦合至所述信號(hào)處理單元；該接口單元被設(shè)置為可響應(yīng)于信息提供指示，向所述信號(hào)處理單元提供配置信息； 該接口單元包括兼容第一目標(biāo)系統(tǒng)的第二接口，以供所述接口單元通過(guò)該第二接口從所述第一目標(biāo)系統(tǒng)獲取所述配置信息；以及 所述信號(hào)處理裝置還包括配置器，根據(jù)所述配置信息配置所述信號(hào)處理單元。
2.根據(jù)權(quán)利要求I中所述的信號(hào)處理裝置，其特征在于，還包括所述第一目標(biāo)系統(tǒng)，所述第二接口被可通信地耦合至所述第一目標(biāo)系統(tǒng)。
3.根據(jù)權(quán)利要求I中所述的信號(hào)處理裝置，其特征在于，所述信號(hào)處理單元包括兼容所述第一目標(biāo)系統(tǒng)或第二目標(biāo)系統(tǒng)的第四接口。
4.根據(jù)權(quán)利要求3所述的信號(hào)處理裝置，其特征在于，還包括所述第一目標(biāo)系統(tǒng)；所述第二接口以及所述第四接口分別被可通信地耦合至所述第一目標(biāo)系統(tǒng)。
5.根據(jù)權(quán)利要求1-4中任一項(xiàng)所述的信號(hào)處理裝置，其特征在于，還包括存儲(chǔ)單元，用于保存所述配置信息；以及 所述接口單元還包括第三接口，被可通信地耦合至所述存儲(chǔ)單元，以用于從所述存儲(chǔ)單元存/取所述配置信息。
6.根據(jù)權(quán)利要求1-5中任一項(xiàng)所述的信號(hào)處理裝置，其特征在于，所述信號(hào)處理單元為現(xiàn)場(chǎng)可編程門(mén)陣列，所述配置器為所述現(xiàn)場(chǎng)可編程門(mén)陣列的內(nèi)置處理器，以及所述接口單元還包括邏輯交互模塊、信息提供模塊，分別被可通信地耦合至所述信號(hào)處理單元，以及所述邏輯交互模塊與所述信息提供模塊可通信地耦合；所述邏輯交互模塊被設(shè)置為可檢測(cè)所述現(xiàn)場(chǎng)可編程門(mén)陣列的輸出邏輯信號(hào)，并根據(jù)預(yù)定交互邏輯，響應(yīng)所述輸出邏輯信號(hào)；如果交互成功，則所述邏輯交互模塊指示所述信息提供模塊為所述現(xiàn)場(chǎng)可編程門(mén)陣列提供所述配置信息，或者 所述信號(hào)處理單元為復(fù)雜可編程邏輯器件，所述配置器集成于所述接口單元，以及所述接口單元被設(shè)置為可響應(yīng)于來(lái)自所述第一目標(biāo)系統(tǒng)的指示信號(hào)，向所述配置器提供所述配置信息。
7.根據(jù)權(quán)利要求1-5中任一項(xiàng)所述的信號(hào)處理裝置，其特征在于，所述信號(hào)處理單元為現(xiàn)場(chǎng)可編程器件，所述配置器為該現(xiàn)場(chǎng)可編程器件的內(nèi)置處理器，以及所述信息提供指示為所述現(xiàn)場(chǎng)可編程器件的輸出邏輯信號(hào)；所述接口單元還包括處理單元和第一接口，該第一接口被可通信地耦合至所述現(xiàn)場(chǎng)可編程器件，以及 所述處理單元被設(shè)置為可a)通過(guò)所述第二接口接收來(lái)自所述第一目標(biāo)系統(tǒng)的所述配置信息，b)通過(guò)所述第一接口根據(jù)預(yù)定交互邏輯，響應(yīng)所述輸出邏輯信號(hào)，以及c)在交互成功之后，通過(guò)所述第一接口為所述現(xiàn)場(chǎng)可編程器件提供所述配置信息。
8.根據(jù)權(quán)利要求1-5中任一項(xiàng)所述的信號(hào)處理裝置，其特征在于，所述信號(hào)處理單元為復(fù)雜可編程邏輯器件，所述接口單元還包括處理單元和第一接口，該第一接口被可通信地耦合至所述復(fù)雜可編程邏輯器件；所述配置器集成于所述處理單元和第一接口，所述信息提供指示為來(lái)自所述第一目標(biāo)系統(tǒng)的更新指示信號(hào)；以及 所述處理單元被設(shè)置為可a)通過(guò)所述第二接口接收來(lái)自所述第一目標(biāo)系統(tǒng)的所述配置信息，b)響應(yīng)于來(lái)自所述第一目標(biāo)系統(tǒng)的所述更新指示信號(hào)，利用所述配置器根據(jù)所述配置信息配置所述復(fù)雜可編程邏輯器件。
9.根據(jù)權(quán)利要求7所述的信號(hào)處理裝置，其特征在于，所述第一目標(biāo)系統(tǒng)被設(shè)置為可通過(guò)所述第二接口發(fā)送所述配置信息，以及所述處理單元還被設(shè)置為可將接收到的所述配置信息存于所述存儲(chǔ)單元。
10.根據(jù)權(quán)利要求7所述的信號(hào)處理裝置，其特征在于，所述接口單元為微控制器或經(jīng)配置的可編程邏輯器件；所述第一接口為所述微控制器的通用輸入/輸出口或者所述經(jīng)配置的可編程邏輯器件的輸入/輸出口，所述第二接口為串行接口或USB接口或者所述經(jīng)配置的可編程邏輯器件的輸入/輸出口，所述第三接口為所述微控制器的數(shù)據(jù)總線接口和地址總線接口或者所述經(jīng)配置的可編程邏輯器件的輸入/輸出口，所述第四接口為高速信號(hào)總線接口 ；以及所述存儲(chǔ)單元為閃存存儲(chǔ)器。
專利摘要本實(shí)用新型屬于測(cè)控及信號(hào)處理領(lǐng)域，公開(kāi)了一種現(xiàn)場(chǎng)可配置的信號(hào)處理裝置，包括a)信號(hào)處理單元，其處理邏輯可配置；b)接口單元，被可通信地耦合至信號(hào)處理單元；該接口單元用于響應(yīng)于信息提供指示，向信號(hào)處理單元提供第一信息；該接口單元包括第二接口，用于可通信地耦合第一目標(biāo)系統(tǒng)；其中，如果第二接口被耦合至第一目標(biāo)系統(tǒng)，則接口單元用于通過(guò)第二接口從第一目標(biāo)系統(tǒng)獲取第一信息，以及上述信號(hào)處理單元包括配置器，用于根據(jù)上述第一信息配置上述的信號(hào)處理單元。通過(guò)上述的信號(hào)處理裝置技術(shù)方案，解決了現(xiàn)有的裝置，難于與外部存儲(chǔ)裝置通信，例如在其啟動(dòng)階段，無(wú)法現(xiàn)場(chǎng)地從外部獲取配置數(shù)據(jù)的問(wèn)題，對(duì)相關(guān)領(lǐng)域中的類似系統(tǒng)的現(xiàn)場(chǎng)配置是有益的。
文檔編號(hào)G06F9/445GK202661998SQ20122015230
公開(kāi)日2013年1月9日 申請(qǐng)日期2012年4月12日 優(yōu)先權(quán)日2012年4月12日
發(fā)明者左廣巍 申請(qǐng)人:武漢致卓測(cè)控科技有限公司