專利名稱：減少移動設(shè)備處理器輸入端和輸出端總數(shù)量的系統(tǒng)和裝置的制作方法
技術(shù)領(lǐng)域：
除其它內(nèi)容之外，本主題討論了ー種被配置為減少移動設(shè)備處理器的通用輸入端和輸出端的總數(shù)量的系統(tǒng)和裝置，并且更具體地說，低延遲中斷收集器。
背景技術(shù)：
電子設(shè)備的小型化以及信號處理和無線通信的改進(jìn)已經(jīng)使世界市場向可以提供各種移動通信、娛樂和實(shí)用功能的多祥化的移動電子設(shè)備開放。這些設(shè)備通常包括主處理器和輔助提供通信或娛樂或?qū)嵱霉δ艿闹T如傳感器或換能器的一個或多個其它外圍器件。每個外圍器件通常需要使用主處理器的ー個或多個通用輸入端和/或輸出端(I/o)來例如傳送與外圍器件狀態(tài)有關(guān)的信息(例如，在為傳感器的情況下，傳送所感測的信息)。在一些應(yīng)用中，可以通過主處理器上的通用I/o的可用性來驅(qū)使移動電子設(shè)備提供某些通信、娛樂或?qū)嵱霉δ艿某杀竞?或能力。在某些示例中，可以在不使用任何處理器通用I/O的情況下處理中斷。該示例可以使用通信總線來輪詢外圍器件，并且如果存在中斷類型條件，則向外圍器件提供服務(wù)。雖然這種類型的系統(tǒng)將減少專用于接收外圍器件的中斷的通用I/o的數(shù)量，但是中斷延遲、中斷條件的出現(xiàn)與處理器服務(wù)于該條件之間的時間間隔可能是不可預(yù)期的或者不可接受的。在這種示例中，中斷延遲可能取決于通信總線的速度和被輪詢的外圍器件的數(shù)量。如果該延遲太長，則依賴于來自外圍器件的及時信息的應(yīng)用可能變得不實(shí)用或者可能無法提供有用的效用。使用處理器通用I/O可以提供非常低的延遲間隔。然而，這種通用I/O的可用性可能會限制所提供的可用外圍器件的數(shù)量，或者可能會驅(qū)使高配系統(tǒng)的成本高于市場可以承受的成本。

實(shí)用新型內(nèi)容在某些示例中，本文公開的裝置可以向多個外圍器件中斷提供來自處理器的低延遲響應(yīng)。與外圍器件中斷可以直接連接到處理器的系統(tǒng)相比，某些示例可以減小被配置為接收外圍器件中斷的處理器通用輸入端和輸出端的數(shù)量。在一個示例中，ー種被配置為減少移動設(shè)備處理器的通用輸入端和輸出端的總數(shù)量的系統(tǒng)，所述移動設(shè)備處理器被配置為接收外圍器件中斷，所述系統(tǒng)包括移動設(shè)備處理器；多個外圍器件；多個輸入端，其被配置為從所述多個外圍器件同時接收多個中斷請求；以及控制邏輯，其被配置為向所述移動設(shè)備處理器提供在所述多個輸入端處接收到的所述多個中斷請求中至少ー個中斷請求的指示；以及響應(yīng)于來自所述移動設(shè)備處理器的中斷信息請求，向所述移動設(shè)備處理器提供中斷信息。在另ー示例中，ー種裝置，包括多個輸入端，其被配置為同時接收多個中斷請求；以及控制邏輯，其被配置為向移動設(shè)備處理器提供在所述多個輸入端處接收到的所述多個中斷請求中至少ー個中斷請求的指示；以及響應(yīng)于來自所述移動設(shè)備處理器的中斷信息請求，向所述移動設(shè)備處理器提供中斷信息。該部分g在提供對本專利申請的主題的概括，并非g在提供對本實(shí)用新型的排他性或窮盡性解釋。包含具體實(shí)施方式
是為了提供與本專利申請有關(guān)的其它信息。

在附圖(其不一定按比例繪制)中，相似的數(shù)字可以描述不同的視圖中的類似部件。具有不同字母后綴的相似數(shù)字可以表示類似部件的不同例子。附圖以舉例而非限制的方式大體示出了本文中討論的各個實(shí)施例。圖1大體示出了用于減少用于向多個外圍器件提供服務(wù)的處理器通用I/O的數(shù)量的示例性系統(tǒng)。圖2大體示出了示例性低延遲中斷收集器。 圖3大體示出了用于操作低延遲中斷收集器以減少對用于接收外圍器件中斷的處理器通用I/o的使用的示例性方法。
具體實(shí)施方式
電子設(shè)備可以被配置為運(yùn)行不斷擴(kuò)大的各種應(yīng)用。某些應(yīng)用依賴于具有諸如傳感器、顯示器、換能器等的ー個或多個特定外圍器件的電子設(shè)備。外圍器件可以中斷電子設(shè)備處理器的操作以向處理器提供信息。在某些示例中，每個外圍器件可以使用電子設(shè)備處理器的ー個或多個通用I/o來與電子設(shè)備處理器交換信息。這種接ロ在外圍器件可以提供或請求新的信息的時間與處理器準(zhǔn)備接受或提供新的信息的時間之間，通常可以具有低延遲間隔。然而，這種通用I/o的可用性可能會限制向系統(tǒng)提供的可用外圍器件的數(shù)量，或者可能會驅(qū)使高配系統(tǒng)的成本高于市場可以承受的成本。本發(fā)明人已經(jīng)認(rèn)識到的，除其它內(nèi)容之外，添加外圍器件以與設(shè)備處理器接ロ相連可能會限制設(shè)備的性能，可能會増加設(shè)備的成本，或者如果該處理器上無法使用額外的通用輸入端和/或輸出端，則這可能是困難的或會被禁止。在各個示例中，可以使用低延遲中斷收集器來解決這些問題，低延遲中斷收集器可以響應(yīng)于從外圍器件接收的中斷，允許ー個或多個額外的外圍器件與設(shè)備處理器接ロ相連，而不消耗額外的通用1/0，也不會顯著増加處理器的延遲。本發(fā)明人還認(rèn)識到的，除其它內(nèi)容之外，使用電子設(shè)備提供包括無線通信的通信、娛樂或?qū)嵱霉δ艿哪芰虺杀究赡苌婕昂芏嘁蛩?，這些因素包括在電子設(shè)備的處理器上可用的通用I/o的數(shù)量以及與向與處理器一起使用的外圍器件提供服務(wù)相關(guān)聯(lián)的延遲。這些外圍器件可以包括但不限于多軸加速計(jì)和單軸加速計(jì)、電子羅盤、陀螺儀、環(huán)境光傳感器、接近度傳感器、觸摸屏、聲學(xué)換能器、全球定位感測設(shè)備等。本文提供了用于從兩個或更多個外圍器件收集中斷請求、中斷相關(guān)聯(lián)的設(shè)備處理器并且向該處理器提供足以快速地向每個中斷提供服務(wù)的信息的裝置和方法。此外，在某些示例中，本文公開的裝置和方法可以利用與直接連接到電子設(shè)備處理器的單個外圍器件所使用的近似相同數(shù)量的通用I/o來實(shí)現(xiàn)上述功能。圖1大體示出了用于減少向多個外圍器件提供服務(wù)所使用的處理器通用I/O的數(shù)量的系統(tǒng)100的示例。在一個示例中，系統(tǒng)100可以包括處理器101、低延遲中斷收集器(LLIC) 102和多個外圍器件103。在某些示例中，處理器101可以包括微處理器、微控制器、用于便攜式電子設(shè)備(例如，便攜式媒體播放器、個人數(shù)字助理或用于蜂窩電話的基帶處理器)的處理器或者ー個或多個其它處理器。LLIC 102可以從多個外圍器件103接收中斷請求，并且可以僅使用少量通用I/O向處理器101傳送中斷信息。在某些示例中，中斷信息可以包括與請求外圍器件的標(biāo)識對應(yīng)的值。在一個示例中，可以使用處理器101的兩個通用輸入端和ー個通用輸出端在LLIC102與處理器101之間交換來自多個外圍器件103的中斷請求信息。在其它示例中，可以使用處理器101的一個雙向通用I/0(GPT)和ー個通用輸入端(GP1+1)在LLIC 102與處理器101之間交換來自多個外圍器件103的中斷請求信息。在某些示例中，例如，當(dāng)特定的器件提供中斷請求時，處理器101可以使用連接在處理器101與外圍器件103中的每個外圍器件之間的通信總線架構(gòu)104與每個外圍器件交換信息。通信總線架構(gòu)104的示例可以包括但不限干內(nèi)部集成電路(I2C)的總線架構(gòu)和系統(tǒng)管理總線(SMB)架構(gòu)。圖2大體示出了低延遲中斷收集器(LLIC) 202的示例。LLIC 202可以用于減小將多個外圍器件與處理器(例如，蜂窩電話的基帶處理器)接ロ相連所使用的通用I/o的數(shù)量。LLIC 202可以包括多個中斷請求輸入端(ΙΝΤρ ΙΝ \、……、INTn)、邏輯205、輸入端和輸出端、ALM/CLK、INTchn、并串轉(zhuǎn)換器206和計(jì)數(shù)器207。在一個示例中，LLIC 202可以包括多個輸入端(ΙΝ ^ΙΝ ^、……、INTn),所述多個輸入端被配置為從多個外圍器件接收中斷請求信號。外圍器件可以包括但不限于多軸加速計(jì)和單軸加速計(jì)、電子羅盤、陀螺儀、環(huán)境光傳感器、接近度傳感器、觸摸屏、聲學(xué)傳感器、全球定位感測設(shè)備等。被配置為在諸如蜂窩電話、個人媒體播放器、個人數(shù)字助理或者ー個或多個其它電子設(shè)備之類的電子設(shè)備上運(yùn)行的應(yīng)用可以使用這些外圍器件來與用戶交互、控制應(yīng)用的執(zhí)行或者向應(yīng)用提供信息或反饋。在外圍器件的狀態(tài)改變到某一程度或者在一段時間以后，外圍器件可以發(fā)出中斷請求。中斷可以用于向處理器發(fā)送信號以與外圍器件交換信息。在某些示例中，發(fā)出中斷可以節(jié)省處理功率，這是因?yàn)樘幚砥鲀H需要在外圍器件可以提供或可以接收新的信息時才與外圍器件交換信息，因此，當(dāng)外圍信息還未改變時，處理器不會承擔(dān)與外圍器件的通信。在一個示例中，邏輯205可以檢測中斷請求輸入端(INT。、INT1,……、INTn)的狀態(tài)的ー個或多個改變。在一個示例中，邏輯205可以提供指示所接收的中斷請求的改變的輸出208。在一些示例中,輸出208指示ー個或多個中斷請求從非活動狀態(tài)轉(zhuǎn)變?yōu)榛顒訝顟B(tài)。在一個示例中，在中斷請求從非活動時的低邏輯電平轉(zhuǎn)變?yōu)榛顒訒r的高邏輯電平的情況下，邏輯可以包括連接到多個輸入端的“或”門209。應(yīng)當(dāng)理解的是，在不偏離本主題的范圍的情況下，其它邏輯電路可以用于指示ー個或多個中斷請求從非活動狀態(tài)轉(zhuǎn)變?yōu)榛顒訝顟B(tài)。在一個示例中，邏輯205可以包括鎖存器210，鎖存器210被配置為例如保持指示“或”門的瞬時狀態(tài)的輸出，直到中斷信息可以傳遞給處理器為止。在一個示例中，在使用脈沖以信號形式發(fā)送ー個或多個中斷請求的情況下，鎖存器210可以將輸出端208保持在活動電平，直到中斷信息被傳遞給處理器為止。輸出端208可以連接到處理器的輸入端以向處理器指示來自多個外圍器件的ー個或多個中斷請求何時是活動的。在某些示例中，串并轉(zhuǎn)換器206可以在輸入端(CLK)處從處理器接收對中斷信息的請求，并且在輸出端(OUT)處提供該中斷信息。在一個 示例中，在接收到關(guān)于中斷是活動的指示以后，處理器可以向串并轉(zhuǎn)換器206提供一系列時鐘信號。在一個示例中，井串轉(zhuǎn)換器206可以基于每個時鐘信號順序移位并在輸出端(OUT)處提供指示多個中斷請求之一的狀態(tài)的比特。例如，如果LLIC 202可以接收N個中斷，則在接收到N個諸如時鐘脈沖或時鐘轉(zhuǎn)變之類的時鐘信號以后，井串轉(zhuǎn)換器206可以移位N個中斷請求輸入(IN!；、INT1,……、INTn)中的每ー個的狀態(tài)并將其順序輸出到LLIC 202的與處理器的通用輸入端相連接的輸出端(INTchn)。在接收到N個比特的中斷信息以后，處理器可以識別哪些外圍器件具有活動中斷，并且然后可以使用例如連接到外圍器件的通信總線來向這些中斷提供服務(wù)。在某些示例中，可以將中斷請求作為脈沖進(jìn)行接收。井串轉(zhuǎn)換器206可以被配置為使得每個脈沖中斷被鎖存在井串轉(zhuǎn)換器206中。在從并串轉(zhuǎn)換器206移出中斷信息以后，井串轉(zhuǎn)換器206可以在輸入端(CLR)處接收復(fù)位信息并且可以對寄存器進(jìn)行復(fù)位以捕獲來自外圍器件的每個后續(xù)中斷請求脈沖。在一個示例中，由LLIC 202捕獲的作為活動中斷請求的邏輯電平可以是可編程的。在某些示例中，LLIC 202可以包括計(jì)數(shù)器207。計(jì)數(shù)器207可以在輸入端(CLK)處接收中斷信息請求時鐘信號。在接收到例如N個時鐘信號以后，計(jì)數(shù)器207可以在連接到井串轉(zhuǎn)換器206和鎖存器210中的至少ー者的輸出端(DONE)處提供復(fù)位信息，以便并串轉(zhuǎn)換器206和鎖存器210中的每ー者都能捕獲到來自外圍器件的后續(xù)中斷請求。在某些示例中，LLIC 202可以包括ALM/CLK雙向端ロ 211，ALM/CLK雙向端ロ 211被配置為向處理器提供與多個中斷請求的狀態(tài)有關(guān)的指示或中斷警報(bào)(ALM)，并且從處理器接收諸如時鐘信號(CLK)之類的中斷信息請求。在一個示例中，當(dāng)輸出端208被清零吋，可以允許輸出端208是浮動的，并且因此可以(例如通過上拉電阻212)將輸出端208拉到高邏輯電平(例如，V。。)，從而指示沒有活動的中斷請求。在接收到中斷請求以后，鎖存器210可以將鎖存器輸出端(OUT)(例如，微弱地)拉低。ALM/CLK雙向端ロ 211處的低邏輯電平可以向處理器指示外圍器件準(zhǔn)備好進(jìn)行通信。處理器可以(例如，強(qiáng)烈地)控制ALM/CLK雙向端ロ 211的邏輯電平，以例如以時鐘信號的形式向LLIC202提供中斷信息請求。在提供了 N個時鐘信號以后，計(jì)數(shù)器207可以向鎖存器210提供復(fù)位信息，并且ALM/CLK雙向端ロ 211可以被拉到高邏輯電平，直到接收到后續(xù)活動的中斷請求為止。在替代示例中，在輸出端208被清零以后，可以使用鎖存器210將輸出端208拉到低邏輯電平，從而指示沒有活動的中斷請求。在接收到中斷請求以后，鎖存器210可以使鎖存器輸出端(OUT)成為浮動的。可以使用連接到輸出端208的上拉電阻212將LLIC 202的ALM/CLK雙向端ロ 211拉高。ALM/CLK雙向端ロ 211處的高邏輯電平可以向處理器指示外圍器件準(zhǔn)備好與處理器進(jìn)行通信。處理器可以控制ALM/CLK雙向端ロ 211的邏輯電平，以例如按時鐘信號的形式向LLIC 202提供中斷信息請求。在提供了 N個時鐘信號以后，計(jì)數(shù)器207可以向鎖存器210提供復(fù)位信息，并且ALM/CLK雙向端ロ 211可以被拉低，直到接收到后續(xù)活動的中斷請求為止。在一個示例中，LLIC 202可以被配置為從最多達(dá)8個外圍器件接收最多達(dá)8個中斷請求。在該示例中，LLIC 202可以順序傳送8個比特以向處理器提供中斷信息。在從處理器接收到8個時鐘周期以后，計(jì)數(shù)器207可以對并串轉(zhuǎn)換器206和鎖存器210進(jìn)行復(fù)位。在其它示例中，LLIC 202可以被配置為從其它數(shù)量(例如，多于8個)的外圍器件接收其它數(shù)量的中斷請求。[0027]在某些示例中，LLIC 202可以包括電平移位電路213，電平移位電路213也可以稱作變換器電路。電平移位電路213可以將ー個或多個中斷請求邏輯電平轉(zhuǎn)換為LLIC 202的邏輯電平。在一個示例中，電平移位電路213可以包括一個或多個電壓輸入端(ν 、να、Vc2>……、Vcn)。每個電壓輸入端(VCQ、Vci, Vc2,……、Vcn)可以與中斷請求輸入端(INT。、
INT1^ ......、INTn)中的ー個或多個相關(guān)聯(lián)。在ー個不例中，可以在INT1處接收第一外圍器
件的中斷請求信號，并且可以在Va處接收指示第一外圍器件的高中斷邏輯電平的電壓。電平移位電路213可以將接收到的中斷請求的高邏輯電平變換為邏輯205或井串移位寄存器206的高邏輯電平。在另ー個示例中，可以在INT2處接收第二外圍器件的中斷請求，并且可以在Vk處接收指示第二外圍器件的高邏輯電平的電 壓。電平移位電路213可以將接收到的中斷請求中的每ー個的高邏輯電平變換為邏輯205或井串移位寄存器206的高邏輯電平，即使第一外圍器件的高邏輯電平與第二外圍器件的高邏輯電平是不同的也是如此。在一個示例中，每個中斷請求輸入端(INTtl.1NT1.……、INTn)可以與電平移位電路的電壓輸入端m……ヽW相關(guān)聯(lián)。在一個示例中，多于ー個的中斷請求輸入端(IN!；、INT1,……、INTn)可以與特定的電平移位電路的電壓輸入端(Va1、Va、Vc2、……、Vcm)相關(guān)聯(lián)。圖3大體示出了用于操作低延遲中斷收集器以減少處理器通用I/O在接收外圍器件中斷方面的使用的方法300的示例。在301處，可以從低延遲中斷收集器的多個中斷請求輸入端接收ー個或多個中斷請求。在一個示例中，可以在中斷請求輸入端處同時接收多于ー個中斷。在一個示例中，可以將中斷請求輸入端連接到一個或多個外圍器件。在302處，響應(yīng)于ー個或多個中斷請求，鎖存器可以鎖存中斷警報(bào)輸出。在ー個示例中，中斷警報(bào)被連接到諸如基帶處理器之類的處理器的輸入端。在303處，低延遲中斷收集器可以接收提供中斷信息的請求。在一個示例中，中斷信息請求可以來自諸如接收中斷警報(bào)的處理器之類的處理器。在一個示例中，可以在被配置為還向處理器提供中斷警報(bào)的雙向端ロ上提供中斷信息請求。在304處，響應(yīng)于中斷信息請求，低延遲中斷收集器可以提供中斷信息。在ー個示例中，提供中斷信息可以包括使用井串轉(zhuǎn)換器將多個中斷請求輸入端的狀態(tài)轉(zhuǎn)換為中斷信息的串行輸出。在一個示例中，中斷信息可以用于識別具有活動的中斷請求的ー個或多個外圍器件。在一個示例中，接收中斷信息請求可以包括從處理器接收時鐘信號。在ー個示例中，提供中斷信息可以包括使用計(jì)數(shù)器對時鐘信號進(jìn)行計(jì)數(shù)。在一個示例中，計(jì)數(shù)器可以在接收到預(yù)定閾值數(shù)量的計(jì)數(shù)信號以后提供復(fù)位信息。在一個示例中，計(jì)數(shù)信號的預(yù)定閾值數(shù)量可以與多個中斷請求輸入端中的中斷請求輸入的數(shù)量相對應(yīng)。在305處，可以例如使用從計(jì)數(shù)器接收到的復(fù)位信息來對鎖存器和并串轉(zhuǎn)換器進(jìn)行復(fù)位。在某些示例中，接收中斷信息的處理器可以使用該信息來識別具有活動的中斷的外圍器件。在某些不例中，處理器可以通過通信總線來與外圍器件中的一個或多個外圍器件進(jìn)行通信，以向活動的中斷請求提供服務(wù)。在某些示例中，向中斷請求提供服務(wù)可以包括與外圍器件交換信息，例如但不限干從外圍器件接收傳感器信息、設(shè)置外圍器件的參數(shù)，或者從外圍器件接收傳感器信息并且設(shè)置外圍器件的參數(shù)。[0035]補(bǔ)充注釋在示例I中，系統(tǒng)可以包括移動設(shè)備處理器；多個外圍器件；多個輸入端，其被配置為從所述多個外圍器件同時接收多個中斷請求；以及控制邏輯，其被配置為向所述移動設(shè)備處理器提供關(guān)于在所述多個輸入端處接收到的所述多個中斷請求中至少ー個中斷請求的指示；以及響應(yīng)于來自所述移動設(shè)備處理器的中斷信息請求，向所述移動設(shè)備處理器提供中斷信息。該系統(tǒng)可以被配置為減少移動設(shè)備處理器的被配置為接收外圍器件中斷的通用輸入端和輸出端的總數(shù)量。在示例2中，示例I的系統(tǒng)可選擇地進(jìn)一歩包括通信總線，所述通信總線被配置為在所述移動設(shè)備處理器與所述多個外圍器件之間提供通信。在示例3中，示例I至2中的任意一個或多個的移動設(shè)備處理器可選擇地包括用于無線通信設(shè)備的基帶處理器。 在示例4中，示例I至3中的任意一個或多個的多個外圍器件可選擇地包括以下各項(xiàng)中的至少ー個加速計(jì)、電子羅盤、陀螺儀、環(huán)境光傳感器、接近度傳感器或觸摸屏。在示例5中，示例I至4中的任意一個或多個的系統(tǒng)可選擇地進(jìn)一歩包括雙向端ロ，所述雙向端ロ被配置為輸出關(guān)于所述至少ー個中斷請求的所述指示。在示例6中，示例I至5中的任意一個或多個的雙向端ロ可選擇地進(jìn)ー步被配置為從所述移動設(shè)備處理器接收所述中斷信息請求；并且所述控制邏輯可選擇地被配置為使用輸出端向所述移動設(shè)備處理器提供所述至少ー個中斷請求的值。在示例7中，ー種裝置可以包括多個輸入端，其被配置為同時接收多個中斷請求；以及控制邏輯，其被配置為向移動設(shè)備處理器提供在所述多個輸入端處接收到的所述多個中斷請求中至少ー個中斷請求的指示；以及響應(yīng)于來自所述移動設(shè)備處理器的中斷信息請求，向所述移動設(shè)備處理器提供中斷信息。在示例8中，權(quán)利要求7的裝置可選擇地進(jìn)ー步包括雙向端ロ，所述雙向端ロ被配置為輸出關(guān)于所述至少ー個中斷請求的所述指示。在示例9中，示例I至8中的任意一個或多個的雙向端ロ可選擇地進(jìn)ー步被配置為從所述移動設(shè)備處理器接收所述中斷信息請求；并且所述控制邏輯可選擇地被配置為使用輸出端向所述移動設(shè)備處理器提供所述至少ー個中斷請求的值。在示例10中，示例I至9中的任意一個或多個的來自所述移動設(shè)備處理器的所述中斷信息請求可選擇地包括時鐘信號；并且權(quán)利要求1至9中的任意ー個或多個的裝置可選擇地進(jìn)ー步包括轉(zhuǎn)換器，所述轉(zhuǎn)換器被配置為接收所述時鐘信號并且使用所述輸出端將所述至少ー個中斷請求的所述值順序移到所述移動設(shè)備處理器。在示例11中，示例I至10中的任意ー個或多個的裝置可選擇地進(jìn)ー步包括計(jì)數(shù)器，所述計(jì)數(shù)器被配置為接收所述時鐘信號，響應(yīng)于所述時鐘信號而進(jìn)行遞增，并且在所述計(jì)數(shù)器達(dá)到預(yù)定的閾值以后向所述轉(zhuǎn)換器提供復(fù)位信息。在示例12中，示例I至11中的任意一個或多個的控制邏輯可選擇地包括或門，所述或門進(jìn)ー步被配置為接收所述多個中斷請求。在示例13中，示例I至12中的任意一個或多個的控制邏輯可選擇地被配置為使用比特信號向所述移動設(shè)備處理器提供所述至少ー個中斷請求的所述指示，并且示例I至12中的任意一個或多個的控制邏輯可選擇地進(jìn)ー步包括被配置為鎖存所述比特信號的狀態(tài)的鎖存器。在示例14中，ー種方法可以包括同時接收多個中斷請求；向所述移動設(shè)備處理器提供所接收的多個中斷請求中的至少ー個中斷請求的指示；從所述移動設(shè)備處理器接收中斷信息請求；以及響應(yīng)于所述中斷信息請求，向所述移動設(shè)備處理器提供所述中斷信息。在示例15中，示例I至14中的任意ー個或多個的提供所述指示可選擇地包括在雙向端ロ處輸出所述至少ー個中斷請求的所述指示。在示例16中，示例I至15中的任意ー個或多個的接收中斷信息請求可選擇地包括在所述雙向端ロ處從所述移動設(shè)備處理器接收所述中斷信息請求。在示例17中，示例I至16中的任意ー個或多個的接收中斷信息請求可選擇地包括在所述雙向端ロ處從所述移動設(shè)備處理器接收時鐘信號。在示例18中，示例I至17中的任意ー個或多個的接收中斷信息請求可選擇地進(jìn) 一歩包括在井串轉(zhuǎn)換器處接收所述時鐘信號；并且示例I至17中的任意ー個或多個的方法可選擇地包括使用輸出端將表示所述至少ー個中斷請求的值順序移到所述移動設(shè)備處理器。在示例19中，示例I至18中的任意一個或多個的接收所述中斷信息請求可選擇地進(jìn)ー步包括使用所述時鐘信號對計(jì)數(shù)器進(jìn)行遞增；以及在所述計(jì)數(shù)器達(dá)到預(yù)定的閾值以后，向所述轉(zhuǎn)換器提供復(fù)位信息。在示例20中，示例I至19中的任意ー個或多個的同時接收多個中斷請求可選擇地包括從多個外圍器件同時接收多個中斷請求；并且示例I至19中的任意一個或多個的方法可選擇地進(jìn)ー步包括使用串行通信總線向所述多個外圍器件中與所述至少ー個中斷請求對應(yīng)的至少ー個外圍器件提供服務(wù)，所述串行通信總線連接到所述多個外圍器件中的至少ー個外圍器件。上述詳細(xì)說明書參照了附圖，附圖也是所述詳細(xì)說明書的一部分。附圖以圖解的方式顯示了可應(yīng)用本實(shí)用新型的具體實(shí)施例。這些實(shí)施例在本實(shí)用新型中被稱作“示例”。本實(shí)用新型所涉及的所有出版物、專利及專利文件全部作為本實(shí)用新型的參考內(nèi)容，盡管它們是分別加以參考的。如果本實(shí)用新型與參考文件之間存在用途差異，則將參考文件的用途視作本實(shí)用新型的用途的補(bǔ)充，若兩者之間存在不可調(diào)和的差異，則以本實(shí)用新型的用途為準(zhǔn)。在本實(shí)用新型中，與專利文件通常使用的一祥，術(shù)語“一”或“某一”表示包括ー個或多個，但其他情況或在使用“至少ー個”或“ー個或多個”時應(yīng)除外。在本實(shí)用新型中，除非另外指明，否則使用術(shù)語“或”指無排他性的或者，使得“A或B”包括“A但不是B”、“B但不是A”以及“A和B”。在所附權(quán)利要求中，術(shù)語“包含”和“在其中”等同于各個術(shù)語“包括”和“其中”的通俗英語。同樣，在下面的權(quán)利要求中，術(shù)語“包含”和“包括”是開放性的，即，系統(tǒng)、裝置、物品或步驟包括除了權(quán)利要求中這種術(shù)語之后所列出的那些元件以外的部件的，依然視為落在該條權(quán)利要求的范圍之內(nèi)。而且，在下面的權(quán)利要求中，術(shù)語“第一”、“第二”和“第三”等僅僅用作標(biāo)簽，并非對對象有數(shù)量要求。上述說明的作用在于解說而非限制。在其它示例中，上述示例(或示例的ー個或多個方面)可結(jié)合使用?？梢栽诶斫馍鲜稣f明書的基礎(chǔ)上，利用現(xiàn)有技術(shù)的某種常規(guī)技術(shù)來執(zhí)行其他實(shí)施例。遵照37C.F.R. § 1.72(b)的規(guī)定提供摘要，允許讀者快速確定本技術(shù)公開的性質(zhì)。提交本摘要時要理解的是該摘要不用于解釋或限制權(quán)利要求的范圍或意義。同樣，在上面的具體實(shí)施方式
中，各種特征可歸類成將本公開合理化。這不應(yīng)理解成未要求的公開特征對任何權(quán)利要求必不可少。相反，本實(shí)用新型的主題可在于的特征少于特定公開的實(shí)施例的所有特征。因此，下面的權(quán)利要求據(jù)此并入具體實(shí)施方式
中，每個權(quán)利要求均作為ー個単獨(dú)的實(shí)施例。應(yīng)參看所附的權(quán)利要求，以及這些權(quán)利要求所享有的等同物的所有范圍，來確定本實(shí)用新型的范圍。
權(quán)利要求1.一種被配置為減少移動設(shè)備處理器的通用輸入端和輸出端的總數(shù)量的系統(tǒng)，所述移動設(shè)備處理器被配置為接收外圍器件中斷，其特征是，所述系統(tǒng)包括 移動設(shè)備處理器； 多個外圍器件； 多個輸入端，其被配置為從所述多個外圍器件同時接收多個中斷請求；以及 控制邏輯，其被配置為 向所述移動設(shè)備處理器提供在所述多個輸入端處接收到的所述多個中斷請求中至少一個中斷請求的指示；以及 響應(yīng)于來自所述移動設(shè)備處理器的中斷信息請求，向所述移動設(shè)備處理器提供中斷信息
2.根據(jù)權(quán)利要求1所述的系統(tǒng)，進(jìn)一步包括通信總線，所述通信總線被配置為在所述移動設(shè)備處理器與所述多個外圍器件之間提供通信。
3.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中，所述移動設(shè)備處理器包括用于無線通信設(shè)備的基帶處理器。
4.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中，所述多個外圍器件包括以下各項(xiàng)中的至少一個加速計(jì)、電子羅盤、陀螺儀、環(huán)境光傳感器、接近度傳感器和觸摸屏。
5.根據(jù)權(quán)利要求1所述的系統(tǒng)，進(jìn)一步包括雙向端口，所述雙向端口被配置為輸出所述至少一個中斷請求的所述指示。
6.根據(jù)權(quán)利要求5所述的系統(tǒng)，其中，所述雙向端口進(jìn)一步被配置為從所述移動設(shè)備處理器接收所述中斷信息請求；并且 其中，所述控制邏輯被配置為使用輸出端向所述移動設(shè)備處理器提供所述至少一個中斷請求的值。
7.一種裝置，其特征是，包括 多個輸入端，其被配置為同時接收多個中斷請求；以及 控制邏輯，其被配置為 向移動設(shè)備處理器提供在所述多個輸入端處接收到的所述多個中斷請求中至少一個中斷請求的指示；以及 響應(yīng)于來自所述移動設(shè)備處理器的中斷信息請求，向所述移動設(shè)備處理器提供中斷信息
8.根據(jù)權(quán)利要求7所述的裝置，進(jìn)一步包括雙向端口，所述雙向端口被配置為輸出所述至少一個中斷請求的所述指示。
9.根據(jù)權(quán)利要求8所述的裝置，其中，所述雙向端口進(jìn)一步被配置為從所述移動設(shè)備處理器接收所述中斷信息請求；并且 其中，所述控制邏輯被配置為使用輸出端向所述移動設(shè)備處理器提供所述至少一個中斷請求的值。
10.根據(jù)權(quán)利要求9所述的裝置，其中，來自所述移動設(shè)備處理器的所述中斷信息請求包括時鐘信號；并且 其中，所述裝置進(jìn)一步包括轉(zhuǎn)換器，所述轉(zhuǎn)換器被配置為接收所述時鐘信號并且使用所述輸出端將所述至少一個中斷請求的所述值順序移到所述移動設(shè)備處理器。
11.根據(jù)權(quán)利要求10所述的裝置，進(jìn)一步包括計(jì)數(shù)器，所述計(jì)數(shù)器被配置為接收所述時鐘信號，響應(yīng)于所述時鐘信號而遞增，并且在所述計(jì)數(shù)器達(dá)到預(yù)定的閾值以后向所述轉(zhuǎn)換器提供復(fù)位信息。
12.根據(jù)權(quán)利要求7至11中任一項(xiàng)所述的裝置，其中，所述控制邏輯進(jìn)一步包括或門，所述或門被配置為接收所述多個中斷請求。
13.根據(jù)權(quán)利要求7至11中任一項(xiàng)所述的裝置，其中，所述控制邏輯被配置為使用比特信號向所述移動設(shè)備處理器提供所述至少一個中斷請求的所述指示，并且其中，所述控制邏輯進(jìn)一步包括被配置為鎖存所述比特信號的狀態(tài)的鎖存器。
專利摘要本文提供了一種被配置為減少移動設(shè)備處理器的通用輸入端和輸出端的總數(shù)量的系統(tǒng)和裝置，用于向從外圍器件收集的中斷提供來自處理器的低延遲響應(yīng)。在一個示例中，裝置可以從多個外圍器件收集中斷請求，并且可以向處理器傳送中斷信息。與外圍器件中斷直接連接到處理器的系統(tǒng)相比，某些示例可以減少被配置為接收外圍器件中斷的處理器通用輸入端和輸出端的數(shù)量。
文檔編號G06F13/24GK202838316SQ20122018657
公開日2013年3月27日 申請日期2012年4月27日 優(yōu)先權(quán)日2011年5月2日
發(fā)明者羅伯特·A·卡德 申請人:快捷半導(dǎo)體(蘇州)有限公司, 快捷半導(dǎo)體公司