專利名稱：一種數(shù)據(jù)采集及傳輸裝置的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及數(shù)據(jù)采集系統(tǒng)領(lǐng)域，特別涉及一種數(shù)據(jù)采集及傳輸裝置。
背景技術(shù)：
隨著科學(xué)技術(shù)的發(fā)展，對于功耗的要求越來越高。數(shù)據(jù)采集系統(tǒng)中的低功耗要求也成為一項重要指標。通常，數(shù)據(jù)采集系統(tǒng)主芯片一般采用單片機或DSP(Digital SignalProcessing，數(shù)字信號處理)芯片，但是由于應(yīng)用場合和技術(shù)條件的限制，無法滿足嚴格的低功耗要求。數(shù)據(jù)傳輸通訊也是數(shù)據(jù)采集系統(tǒng)的重要功能之一，目前多數(shù)采用串口通訊方式。傳統(tǒng)的單片機芯片時鐘頻率較低及外設(shè)速度慢，大大限制了數(shù)據(jù)傳輸?shù)乃俣群托阅?，無法滿足高速串口通訊的要求。綜上所述，現(xiàn)階段的數(shù)據(jù)采集系統(tǒng)對于高速串口通訊和低功耗都有要求，傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)或只能滿足其中之一。

實用新型內(nèi)容本實用新型的目的旨在至少解決上述技術(shù)問題之一。為此，本實用新型的目的在于提出一種數(shù)據(jù)傳輸速率高及系統(tǒng)功耗低的數(shù)據(jù)采集及傳輸裝置。此外，該裝置系統(tǒng)采樣精度高、穩(wěn)定可靠。為達到上述目的，本實用新型提出一種數(shù)據(jù)采集及傳輸裝置，包括:采集模塊，所述采集模塊采集數(shù)據(jù)并生成模擬信號；處理模塊，所述處理模塊與所述采集模塊相連，所述處理模塊對所述模擬信號進行處理；A/D轉(zhuǎn)換模塊，所述A/D轉(zhuǎn)換模塊與所述處理模塊相連，所述A/D轉(zhuǎn)換模塊將經(jīng)所述處理模塊處理過的所述模擬信號轉(zhuǎn)換為數(shù)字信號；接口模塊和與所述接口模塊相連的光傳輸模塊；以及控制器模塊，所述控制器模塊與所述A/D轉(zhuǎn)換模塊相連，所述控制器模塊對所述A/D轉(zhuǎn)換模塊的采樣速率進行設(shè)定，并通過所述接口模塊及所述光傳輸模塊發(fā)送所述數(shù)字信號。根據(jù)本實用新型提出的數(shù)據(jù)采集及傳輸裝置具有數(shù)據(jù)傳輸速率高及系統(tǒng)功耗低的特點，且系統(tǒng)采樣精度高、穩(wěn)定可靠。其中，所述A/D轉(zhuǎn)換模塊具有SPI接口，所述控制器模塊通過所述SPI接口對所述A/D轉(zhuǎn)換模塊的采樣速率進行設(shè)定。進一步地，所述接口模塊為高速串口模塊，所述高速串口模塊的傳輸速率大于IMbps0進一步地，所述控制器模塊為FPGA。進一步地，所述處理模塊包括阻抗匹配子模塊和濾波子模塊。數(shù)據(jù)采集及傳輸裝置，還包括:晶振模塊，所述晶振模塊與所述控制器模塊相連，所述晶振模塊向所述控制器模塊提供系統(tǒng)時鐘。本實用新型附加的方面和優(yōu)點將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過本實用新型的實踐了解到。

本實用新型上述的和/或附加的方面和優(yōu)點從
以下結(jié)合附圖對實施例的描述中將變得明顯和容易理解，其中:圖1為根據(jù)本實用新型一個實施例的數(shù)據(jù)采集及傳輸裝置的示意圖；圖2為根據(jù)本實用新型另一個實施例的數(shù)據(jù)采集及傳輸裝置的示意圖；以及圖3為根據(jù)本實用新型實施例的數(shù)據(jù)采集及傳輸裝置的定時采樣的程序處理流程圖。
具體實施方式
下面詳細描述本實用新型的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用于解釋本實用新型，而不能解釋為對本實用新型的限制。下文的公開提供了許多不同的實施例或例子用來實現(xiàn)本實用新型的不同結(jié)構(gòu)。為了簡化本實用新型的公開，下文中對特定例子的部件和設(shè)置進行描述。當然，它們僅僅為示例，并且目的不在于限制本實用新型。此外，本實用新型可以在不同例子中重復(fù)參考數(shù)字和/或字母。這種重復(fù)是為了簡化和清楚的目的，其本身不指示所討論各種實施例和/或設(shè)置之間的關(guān)系。此外，本實用新型提供了的各種特定的工藝和材料的例子，但是本領(lǐng)域普通技術(shù)人員可以意識到其他工藝的可應(yīng)用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的結(jié)構(gòu)可以包括第一和第二特征形成為直接接觸的實施例，也可以包括另外的特征形成在第一和第二特征之間的實施例，這樣第一和第二特征可能不是直接接觸。在本實用新型的描述中，需要說明的是，除非另有規(guī)定和限定，術(shù)語“安裝”、“相連”、“連接”應(yīng)做廣義理解，例如，可以是機械連接或電連接，也可以是兩個元件內(nèi)部的連通，可以是直接相連，也可以通過中間媒介間接相連，對于本領(lǐng)域的普通技術(shù)人員而言，可以根據(jù)具體情況理解上述術(shù)語的具體含義。參照下面的描述和附圖，將清楚本實用新型的實施例的這些和其他方面。在這些描述和附圖中，具體公開了本實用新型的實施例中的一些特定實施方式，來表示實施本實用新型的實施例的原理的一些方式，但是應(yīng)當理解，本實用新型的實施例的范圍不受此限制。相反，本實用新型的實施例包括落入所附加權(quán)利要求書的精神和內(nèi)涵范圍內(nèi)的所有變化、修改和等同物。下面參照附圖對本實用新型實施例提出的數(shù)據(jù)采集及傳輸裝置進行描述。圖1是根據(jù)本實用新型一個實施例的數(shù)據(jù)采集及傳輸裝置的示意圖。如圖1所示，本實用新型實施例提出的數(shù)據(jù)采集及傳輸裝置100，包括:采集模塊110、處理模塊120、A/D轉(zhuǎn)換模塊130、接口模塊140、光傳輸模塊150以及控制器模塊160。其中，采集模塊110采集數(shù)據(jù)并生成模擬信號。處理模塊120與采集模塊110相連，處理模塊120對模擬信號進行處理。其中，處理模塊120包括阻抗匹配子模塊和濾波子模塊。具體地，在本實用新型的一個示例中，選取低功耗運放ADA4841-1構(gòu)成阻抗匹配子模塊121和濾波子模塊122。其中，ADA4841-1為低功耗、低噪聲、低失真及軌到軌輸出的放大器，最大靜態(tài)電流為1.5mA。由此，通過運放跟隨電路增大A/D轉(zhuǎn)換模塊130輸入阻抗。A/D轉(zhuǎn)換模塊130與處理模塊120相連，A/D轉(zhuǎn)換模塊130將經(jīng)處理模塊120處理過的模擬信號轉(zhuǎn)換為數(shù)字信號。接口模塊140為高速串口模塊，其中，高速串口模塊的傳輸速率大于1Mbps。具體地，高速串口模塊的通信波特率可以為2Mbps，可自定義通訊協(xié)議，無編碼方式直接將數(shù)據(jù)變?yōu)楦叩碗娖桨l(fā)送。由此，通過高速串口模塊實現(xiàn)數(shù)據(jù)的高速傳輸。光傳輸模塊150與接口模塊140相連,用于傳輸光纖信號。其中，光傳輸模塊150可以為光學(xué)發(fā)射器HFBR-1414T?？刂破髂K160與A/D轉(zhuǎn)換模塊130相連，控制器模塊160對A/D轉(zhuǎn)換模塊130的采樣速率進行設(shè)定，并通過接口模塊140及光傳輸模塊150發(fā)送數(shù)字信號。在本實用新型的一個示例中，增加反相器作為控制器模塊160輸出信號的驅(qū)動。在本實用新型的一個示例中，如圖2所示，數(shù)據(jù)采集及傳輸裝置100還包括:晶振模塊170。具體地，晶振模塊170與控制器模塊160相連，晶振模塊170向控制器模塊160提供系統(tǒng)時鐘。其中，晶振模塊170可以為由外部有源晶振構(gòu)成的時鐘晶振電路。經(jīng)過線性電源和功耗分析，在本實用新型的一個示例中，數(shù)據(jù)采集及傳輸裝置100的各個模塊均使用3.3V的外部供電電源統(tǒng)一供電及提供參考電平。在本實用新型的一個示例中，A/D轉(zhuǎn)換模塊130具有SPI (SerialPeripheralInterface，串行外圍設(shè)備接口)接口(圖中未示出)，控制器模塊160通過SPI接口對A/D轉(zhuǎn)換模塊130的采樣速率進行設(shè)定。其中，A/D轉(zhuǎn)換模塊130可以由帶SPI通訊接口的AD7685作為低功耗模數(shù)轉(zhuǎn)換芯片構(gòu)成。具體地，控制器模塊160通過SPI接口以SPI通訊方式對模數(shù)轉(zhuǎn)換芯片的采樣速率進行設(shè)定，采樣速率例如為100KSPS (kilo Samples perSecond，每秒采樣千次)。在本實用新型的一個實施例中，控制器模塊160為FPGA。其中，F(xiàn)PGA(Field-Programmable Gate Array,現(xiàn)場可編程門陣列)芯片采用高速互補金屬氧化物半導(dǎo)體(Complementary Metal Oxide Semiconductor,簡稱 CMOS)工藝，功耗低。FPGA 主要由可編程輸入輸出單元、基本可編程邏輯單元、完整的時鐘管理、嵌入塊式RAM、豐富的布線資源、內(nèi)嵌的底層功能單元和內(nèi)嵌專用硬件模塊等部分組成。進一步地，在本實用新型的一個示例中，F(xiàn)PGA由Actel公司的低功耗IGL00系列FPGA-AGL060V2構(gòu)成，1.2V內(nèi)核供電，3.3V外部10供電。具體地，F(xiàn)PGA通過SPI通訊，控制模擬數(shù)字轉(zhuǎn)換芯片對信號進行數(shù)據(jù)采樣，將轉(zhuǎn)換得到的采集信號數(shù)字量處理，根據(jù)自定義通訊協(xié)議組幀，將數(shù)據(jù)經(jīng)高速串口模塊(接口模塊140)和光傳輸模塊150送出。進一步地，通過FPGA控制模數(shù)轉(zhuǎn)換芯片采用定時采樣方式進行數(shù)據(jù)采樣。其中，在定時采樣時間內(nèi)完成信號采集、采集數(shù)據(jù)組幀、串口數(shù)據(jù)發(fā)送等任務(wù)。具體地，可以根據(jù)下式估算定時時間:t = t_v+tsaniple+tM+tuant，式中，t為單次采樣定時時間，單位為微秒；tconv為模數(shù)芯片轉(zhuǎn)換時間,單位為微秒;we為模數(shù)芯片數(shù)據(jù)傳輸時間,單位為微秒;t_為采樣得到數(shù)據(jù)組幀時間，單位為微秒；tuart為串通訊時間，單位為微秒。下面結(jié)合圖3對本實用新型提出的數(shù)據(jù)采集及傳輸裝置100的定時采樣過程進行描述。如圖3所示，定時采樣的程序處理過程包括如下步驟:[0036]步驟S301，開始。步驟S302，單次采樣時間計數(shù)開始。步驟S303，AD轉(zhuǎn)換以及SPI數(shù)傳。步驟S304，根據(jù)自定義通訊協(xié)議數(shù)據(jù)組幀。步驟S305，高速串行數(shù)據(jù)發(fā)送。步驟S306，判斷單次采樣時間計數(shù)值是否到。如果計數(shù)值到，則返回步驟S302，否則執(zhí)行步驟S307。步驟S307，等待。直到單次采樣時間計數(shù)值到，返回執(zhí)行步驟S302。根據(jù)本實用新型實施例的數(shù)據(jù)采集及傳輸裝置，具有數(shù)據(jù)傳輸速率高及系統(tǒng)功耗低的特點，且系統(tǒng)采樣精度高、穩(wěn)定可靠。另外，本實用新型實施例的數(shù)據(jù)采集及傳輸裝置，從器件選型、電路設(shè)計及軟件設(shè)計等完全按照低功耗系統(tǒng)設(shè)計要求進行，不僅滿足高速串口通訊的要求，而且能達到持續(xù)運行幾十毫瓦的功耗水平，適用于對數(shù)據(jù)傳輸速率及系統(tǒng)功耗有較高要求的采集系統(tǒng)。該裝置具有數(shù)據(jù)傳輸速率高及系統(tǒng)功耗低的特點，且系統(tǒng)采樣精度高、穩(wěn)定可靠。在本說明書的描述中，參考術(shù)語“一個實施例”、“一些實施例”、“示例”、“具體示例”、或“一些示例”等的描述意指結(jié)合該實施例或示例描述的具體特征、結(jié)構(gòu)、材料或者特點包含于本實用新型的至少一個實施例或示例中。在本說明書中，對上述術(shù)語的示意性表述不一定指的是相同的實施例或示例。而且，描述的具體特征、結(jié)構(gòu)、材料或者特點可以在任何的一個或多個實施例或示例中以合適的方式結(jié)合。盡管已經(jīng)示出和描述了本實用新型的實施例，對于本領(lǐng)域的普通技術(shù)人員而言，可以理解在不脫離本實用新型的原理和精神的情況下可以對這些實施例進行多種變化、修改、替換和變型，本實用新型的范圍由所附權(quán)利要求及其等同限定。
權(quán)利要求1.一種數(shù)據(jù)采集及傳輸裝置，其特征在于，包括: 采集模塊，所述采集模塊采集數(shù)據(jù)并生成模擬信號； 處理模塊，所述處理模塊與所述采集模塊相連，所述處理模塊對所述模擬信號進行處理； A/D轉(zhuǎn)換模塊，所述A/D轉(zhuǎn)換模塊與所述處理模塊相連，所述A/D轉(zhuǎn)換模塊將經(jīng)所述處理模塊處理過的所述模擬信號轉(zhuǎn)換為數(shù)字信號； 接口模塊和與所述接口模塊相連的光傳輸模塊；以及 控制器模塊，所述控制器模塊與所述A/D轉(zhuǎn)換模塊相連，所述控制器模塊對所述A/D轉(zhuǎn)換模塊的采樣速率進行設(shè)定，并通過所述接口模塊及所述光傳輸模塊發(fā)送所述數(shù)字信號。
2.如權(quán)利要求1所述的數(shù)據(jù)采集及傳輸裝置，其特征在于，所述A/D轉(zhuǎn)換模塊具有SPI接口，所述控制器模塊通過所述SPI接口對所述A/D轉(zhuǎn)換模塊的采樣速率進行設(shè)定。
3.如權(quán)利要求1所述的數(shù)據(jù)采集及傳輸裝置，其特征在于，所述接口模塊為高速串口模塊，所述高速串口模塊的傳輸速率大于1Mbps。
4.如權(quán)利要求1所述的數(shù)據(jù)采集及傳輸裝置，其特征在于，所述控制器模塊為FPGA。
5.如權(quán)利要求1所述的數(shù)據(jù)采集及傳輸裝置，其特征在于，所述處理模塊包括阻抗匹配子模塊和濾波子模塊。
6.如權(quán)利要求1所述的數(shù)據(jù)采集及傳輸裝置，其特征在于，還包括: 晶振模塊，所述晶振模塊與所述控制器模塊相連，所述晶振模塊向所述控制器模塊提供系統(tǒng)時鐘。
專利摘要本實用新型提出一種數(shù)據(jù)采集及傳輸裝置，其包括采集模塊，采集模塊采集數(shù)據(jù)并生成模擬信號；處理模塊，處理模塊與采集模塊相連，處理模塊對模擬信號進行處理；A/D轉(zhuǎn)換模塊，A/D轉(zhuǎn)換模塊與處理模塊相連，A/D轉(zhuǎn)換模塊將經(jīng)處理模塊處理過的模擬信號轉(zhuǎn)換為數(shù)字信號；接口模塊和與接口模塊相連的光傳輸模塊；以及控制器模塊，控制器模塊與A/D轉(zhuǎn)換模塊相連，控制器模塊對A/D轉(zhuǎn)換模塊的采樣速率進行設(shè)定，并通過接口模塊及光傳輸模塊發(fā)送數(shù)字信號。該數(shù)據(jù)采集及傳輸裝置具有數(shù)據(jù)傳輸速率高及系統(tǒng)功耗低的特點，且系統(tǒng)采樣精度高、穩(wěn)定可靠。
文檔編號G06F17/40GK203054841SQ20122071293
公開日2013年7月10日 申請日期2012年12月20日 優(yōu)先權(quán)日2012年12月20日
發(fā)明者王曉輝 申請人:北汽福田汽車股份有限公司