基于串行總線的設(shè)備系統(tǒng)及數(shù)據(jù)傳輸方法
【專利摘要】本發(fā)明提供一種基于串行總線的設(shè)備系統(tǒng)及數(shù)據(jù)傳輸方法。所述設(shè)備系統(tǒng)包括：背板、具有串行總線接口的主設(shè)備及從設(shè)備；其中，所述背板包括具有多個(gè)引線的多個(gè)連接器，其中，每個(gè)連接器中的各引線與高電平和低電平的連接方式均不相同；所述從設(shè)備包括：與所述連接器相連的地址接口，與所述串行總線接口相連的數(shù)據(jù)接口，與所述地址接口和數(shù)據(jù)接口相連的地址控制器用于識(shí)別所述主設(shè)備所提供的物理地址與所述地址接口所取得的物理地址是否一致，以及與所述地址控制器和數(shù)據(jù)接口相連的數(shù)據(jù)控制器用于在所述地址控制器確定所接收的物理地址與所述地址接口所取得的物理地址一致時(shí)，對所述數(shù)據(jù)接口所傳輸?shù)臄?shù)據(jù)信息予以處理。
【專利說明】基于串行總線的設(shè)備系統(tǒng)及數(shù)據(jù)傳輸方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種主從設(shè)備系統(tǒng)及數(shù)據(jù)傳輸方法，特別是涉及一種基于串行總線的設(shè)備系統(tǒng)及數(shù)據(jù)傳輸方法。
【背景技術(shù)】
[0002]作為主設(shè)備的機(jī)架設(shè)備的主設(shè)備與顯卡等從設(shè)備通過串行總線進(jìn)行數(shù)據(jù)通信。當(dāng)所述主設(shè)備同時(shí)連接多個(gè)從設(shè)備時(shí)，所述主設(shè)備通過串行總線所發(fā)出的指令將會(huì)傳遞給每個(gè)從設(shè)備，這時(shí)，如果不采取手段來區(qū)分從設(shè)備，則各從設(shè)備的響應(yīng)將造成串行總線上的數(shù)據(jù)沖突。
[0003]為了避免上述情況的發(fā)生，本領(lǐng)域技術(shù)人員在主設(shè)備和從設(shè)備之間設(shè)置片選電路，由片選電路根據(jù)主設(shè)備所提供的物理地址來選通主設(shè)備與相應(yīng)的從設(shè)備之間的數(shù)據(jù)通信線路，并利用多次握手來確認(rèn)所述主設(shè)備與相應(yīng)的從設(shè)備之間能夠進(jìn)行數(shù)據(jù)通信，由此實(shí)現(xiàn)所述主設(shè)備與相應(yīng)的從設(shè)備的數(shù)據(jù)通信。
[0004]上述方式雖然一定程度的解決了主設(shè)備與多個(gè)從設(shè)備通過串行總線進(jìn)行數(shù)據(jù)通信時(shí)數(shù)據(jù)沖突的問題，但由于增加了片選電路，使得硬件開銷增大，更為嚴(yán)重的是，該種方式需要多次握手協(xié)議才能確定數(shù)據(jù)通道的通暢，不夠簡潔。

【發(fā)明內(nèi)容】

[0005]鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種基于串行總線的設(shè)備系統(tǒng)及數(shù)據(jù)傳輸方法，用于解決現(xiàn)有技術(shù)中主從設(shè)備所構(gòu)成的設(shè)備系統(tǒng)中硬件復(fù)雜且傳輸效率低等的問題。
[0006]為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種背板，包括:具有多個(gè)引線的多個(gè)連接器，其中，每個(gè)連接器中的各引線按預(yù)設(shè)順序分別與高電平和低電平相連，且每個(gè)所述連接器的各引線的連接方式均不相同，以構(gòu)成唯一的高低電平序列。
[0007]基于上述目的，本發(fā)明還提供一種基于串行總線的從設(shè)備，與具有串行總線接口的主設(shè)備相連，包括:與如上所述的背板中的連接器相連的地址接口 ；與所述串行總線接口相連的數(shù)據(jù)接口 ；與所述地址接口和數(shù)據(jù)接口相連的地址控制器，用于識(shí)別所述主設(shè)備通過所述數(shù)據(jù)接口所傳輸?shù)奈锢淼刂放c所述地址接口所取得的高低電平序列所對應(yīng)的物理地址是否一致；與所述地址控制器和數(shù)據(jù)接口相連的數(shù)據(jù)控制器，用于在所述地址控制器確定所接收的物理地址與所述地址接口所取得的物理地址一致時(shí)，對所述數(shù)據(jù)接口所傳輸?shù)臄?shù)據(jù)信息予以處理。
[0008]優(yōu)選地，所述地址控制器包括:寄存器，用于在所述從設(shè)備上電時(shí)將所述地址接口提供的高低電平序列所轉(zhuǎn)換的數(shù)字的物理地址予以保存；與所述寄存器相連的比較單元，用于將所述主設(shè)備通過所述數(shù)據(jù)接口所傳輸?shù)奈锢淼刂放c從所述寄存器中所讀取的物理地址進(jìn)行比對，若一致，則輸出接收指令，以供所述數(shù)據(jù)控制器接收所述數(shù)據(jù)信息，若不一致，則輸出拒絕指令，并在預(yù)設(shè)的時(shí)間周期后重新等待所述數(shù)據(jù)接口所傳遞的物理地址。[0009]優(yōu)選地，所述數(shù)據(jù)信息包括讀數(shù)據(jù)指令，則所述數(shù)據(jù)控制器用于在所述地址控制器確定所接收的物理地址與所述地址接口所取得的物理地址一致時(shí)，根據(jù)所述讀數(shù)據(jù)指令將所述從設(shè)備中的存儲(chǔ)器所保存的相應(yīng)數(shù)據(jù)通過所述數(shù)據(jù)接口反饋給所述主設(shè)備；所述數(shù)據(jù)信息包括寫數(shù)據(jù)指令，則所述數(shù)據(jù)控制器用于在所述地址控制器確定所接收的物理地址與所述地址接口所取得的物理地址一致時(shí)，根據(jù)所述寫數(shù)據(jù)指令將所述寫數(shù)據(jù)指令中的待寫入的數(shù)據(jù)寫入所述從設(shè)備中的存儲(chǔ)器中。
[0010]優(yōu)選地，所述地址接口、數(shù)據(jù)接口、地址控制器和數(shù)據(jù)控制器集成在復(fù)雜可編程邏輯器件中。
[0011]基于上述目的，本發(fā)明提供一種基于串行總線連接的設(shè)備系統(tǒng)，包括:具有串行總線接口的主設(shè)備；如上所述的背板；以及與所述主設(shè)備和所述背板相連的如上任一所述的多個(gè)從設(shè)備。
[0012]本發(fā)明還提供一種數(shù)據(jù)傳輸方法，應(yīng)用于如上所述的設(shè)備系統(tǒng)中，包括:所述主設(shè)備基于預(yù)設(shè)的與各所述連接器中的高低電平序列所對應(yīng)的物理地址，通過所述串行總線接口向所連接的各從設(shè)備發(fā)送物理地址和數(shù)據(jù)信息；所述從設(shè)備識(shí)別所述主設(shè)備通過所述串行總線接口所傳輸?shù)奈锢淼刂放c所述地址接口所取得的高低電平序列所對應(yīng)的物理地址是否一致；所述從設(shè)備在確定所接收的物理地址與所述地址接口所取得的高低電平序列所對應(yīng)的物理地址一致時(shí)，對所述串行總線接口所傳輸?shù)臄?shù)據(jù)信息予以處理。
[0013]優(yōu)選地，識(shí)別所述主設(shè)備通過所述數(shù)據(jù)接口所傳輸?shù)奈锢淼刂放c所述地址接口所取得的物理地址是否一致的方式包括:在所述從設(shè)備上電時(shí)將所述地址接口提供的高低電平序列轉(zhuǎn)換成數(shù)字的物理地址，并予以保存；將所述主設(shè)備通過所述串行總線接口所傳輸?shù)奈锢淼刂放c從所保存的物理地址進(jìn)行比對；若一致，則輸出接收指令，以便繼續(xù)接收數(shù)據(jù)信息；若不一致，則輸出拒絕指令，并在預(yù)設(shè)的時(shí)間周期后重新等待所述數(shù)據(jù)接口所傳遞的物理地址。
[0014]優(yōu)選地，所述物理地址與所述數(shù)據(jù)信息封裝在一個(gè)數(shù)據(jù)幀中，其中，所述數(shù)據(jù)幀的第一個(gè)字符串包含所述物理地址，后續(xù)的字符串包含所述數(shù)據(jù)信息。
[0015]優(yōu)選地，所述數(shù)據(jù)信息包括寫數(shù)據(jù)指令，則所述數(shù)據(jù)傳輸方法中對所述串行總線接口所傳輸?shù)臄?shù)據(jù)信息予以處理的方式包括:在確定所接收的物理地址與所述地址接口所取得的高低電平序列所對應(yīng)的物理地址一致時(shí)，根據(jù)所述寫數(shù)據(jù)指令將所述寫數(shù)據(jù)指令中的待寫入的數(shù)據(jù)寫入自身的存儲(chǔ)器中；所述數(shù)據(jù)信息包括讀數(shù)據(jù)指令，則所述數(shù)據(jù)傳輸方法中對所述串行總線接口所傳輸?shù)臄?shù)據(jù)信息予以處理的方式包括:在確定所接收的物理地址與所述地址接口所取得的高低電平序列所對應(yīng)的物理地址一致時(shí)，根據(jù)所述讀數(shù)據(jù)指令將所保存的相應(yīng)數(shù)據(jù)通過所述數(shù)據(jù)接口反饋給所述主設(shè)備。
[0016]如上所述，本發(fā)明的基于串行總線的設(shè)備系統(tǒng)及數(shù)據(jù)傳輸方法，具有以下有益效果:利用背板來設(shè)定物理地址，無需使用片選芯片或選擇開關(guān)電路，更無須在從設(shè)備上設(shè)置物理地址，能有效降低硬件成本，同時(shí)，能夠直觀的反映主設(shè)備與所要通信的各從設(shè)備的物理地址，便于技術(shù)人員更換/添加從設(shè)備時(shí)進(jìn)行物理地址的配置，進(jìn)而方便主設(shè)備在執(zhí)行程序時(shí)能夠快速定位所要進(jìn)行數(shù)據(jù)通信的從設(shè)備。
【專利附圖】

【附圖說明】[0017]圖1顯示為本發(fā)明的基于串行總線的設(shè)備系統(tǒng)的結(jié)構(gòu)示意圖。
[0018]圖2顯示為本發(fā)明的數(shù)據(jù)傳輸方法的流程圖。
[0019]元件標(biāo)號(hào)說明
[0020]I主設(shè)備
[0021]11 串行總線接口
[0022]2從設(shè)備
[0023]21數(shù)據(jù)接口
[0024]22地址控制器
[0025]23地址接口
[0026]24 數(shù)據(jù)控制器
[0027]3背板
[0028]31 連接器
[0029]SI ~S3 步驟
【具體實(shí)施方式】
[0030]以下由特定的具體實(shí)施例說明本發(fā)明的實(shí)施方式，熟悉此技術(shù)的人士可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)及功效。
[0031]請參閱圖1。須知，本說明書所附圖式所繪示的結(jié)構(gòu)、比例、大小等，均僅用以配合說明書所揭示的內(nèi)容，以供熟悉此技術(shù)的人士了解與閱讀，并非用以限定本發(fā)明可實(shí)施的限定條件，故不具技術(shù)上的實(shí)質(zhì)意義，任何結(jié)構(gòu)的修飾、比例關(guān)系的改變或大小的調(diào)整，在不影響本發(fā)明所能產(chǎn)生的功效及所能達(dá)成的目的下，均應(yīng)仍落在本發(fā)明所揭示的技術(shù)內(nèi)容得能涵蓋的范圍內(nèi)。
[0032]如圖1所示，本發(fā)明提供一種基于串行總線連接的設(shè)備系統(tǒng)。所述設(shè)備系統(tǒng)包括:主設(shè)備1、與所述主設(shè)備I通過串行總線相連的多個(gè)從設(shè)備2以及背板3。所述主設(shè)備I為一種能夠按照事先存儲(chǔ)的程序，自動(dòng)、高速地進(jìn)行大量數(shù)值計(jì)算和各種信息處理的現(xiàn)代化智能電子設(shè)備，且能與多個(gè)從設(shè)備2基于串行總線進(jìn)行通信，其硬件包括但不限于機(jī)架設(shè)備等。其中，所述串行總線包括但不限于:RS485、RS232等。所述從設(shè)備2包括但不限顯卡、聲卡等。
[0033] 所述主設(shè)備I包括串行總線接口 11。所述背板3包括:連接器31。所述從設(shè)備2包括:地址接口 23、數(shù)據(jù)接口 21、地址控制器22、及數(shù)據(jù)控制器24。其中，所述背板3可以單獨(dú)設(shè)置在所述主設(shè)備I側(cè)且與電源相連，所述背板3也可以安裝在所述主設(shè)備I中，并利用所述主設(shè)備I的電源和地線設(shè)置各所述連接器31。
[0034]所述連接器31具有多個(gè)引線，每個(gè)引線按照預(yù)設(shè)順序分別與高電平和低電平相連。其中，高電平由正電源提供，低電平由地線、懸空或負(fù)電源提供。所述連接器31的數(shù)量為多個(gè)，其中，每個(gè)連接器31中的引線所連接高電平和低電平的方式均不相同，以構(gòu)成唯一的高低電平序列。也就是說，每個(gè)連接器31按照引線順序所輸出的高低電平順序均不相同。優(yōu)選地，所述連接器31為八個(gè)，排列于所述背板3中，即每個(gè)連接器31中的引線數(shù)量為三個(gè)。同時(shí)，每個(gè)所述連接器31上均有標(biāo)號(hào)，該標(biāo)號(hào)用于幫助技術(shù)人員識(shí)別各所述連接器31所表示的物理地址。例如，連接器31的標(biāo)號(hào)為1，則所述連接器31中的引線按照高位至IJ低位的順序所連接的電平依次為“低電平、低電平、高電平”。
[0035]所述地址接口 23與所述連接器31相連。所述地址接口 23中的引腳數(shù)量與所述連接器31中的引腳數(shù)量相匹配，優(yōu)選地，所述地址接口 23中的引腳數(shù)量連接器31中的引線數(shù)量相一致，均為三個(gè)。
[0036]所述數(shù)據(jù)接口 21與所述串行總線接口 11相連。其中，所述數(shù)據(jù)接口 21中引線的數(shù)量與所述串行總線接口 11中的數(shù)據(jù)總線的數(shù)量相同，以RS485總線接口為例，RS485總線接口中包括TX發(fā)送數(shù)據(jù)線和RX接收數(shù)據(jù)線，則所述數(shù)據(jù)接口 21中的引線分別對應(yīng)連接所述RS485總線接口中的TX寫數(shù)據(jù)線和RX讀數(shù)據(jù)線的引腳插口。
[0037]所述地址控制器22與所述地址接口 23和數(shù)據(jù)接口 21相連，用于識(shí)別所述主設(shè)備I通過所述數(shù)據(jù)接口 21所傳輸?shù)奈锢淼刂放c所述地址接口 23所取得的高低電平序列所對應(yīng)的物理地址是否一致。其中，所述地址控制器22可以是包含處理器的芯片，也可以由器件、芯片等組成的電路。
[0038]具體地，所述地址控制器22 —方面將與所述地址接口 23所提供的高電平設(shè)為“ I ”，將與低電平設(shè)為“O”，則所述地址控制器22按照預(yù)設(shè)的排列順序?qū)⑺龅刂方涌?23所提供的各電平信號(hào)轉(zhuǎn)換為由組成的物理地址，另一方面，所述地址控制器22接收所述主設(shè)備I所廣播的物理地址，接著，所述地址控制器22將所接收的物理地址與所述地址接口 23所取得的物理地址進(jìn)行比對，若一致則生成接收指令，反之，若不一致，則生成拒絕指令，并將所生成的接收/拒絕指令輸至所述數(shù)據(jù)控制器24。其中，所述排列順序可以為按照所述連接器31的引線順序或倒序。
[0039]優(yōu)選地，所述地址控制器22包括:寄存器、比較單元(均未予圖示)。
[0040]為了避免所述地址控制器22重復(fù)的獲取自身的物理地址，所述寄存器用于在所述從設(shè)備2上電時(shí)將所述地址接口 23提供的高低電平序列所轉(zhuǎn)換的數(shù)字的物理地址予以保存。
[0041]具體地，所述寄存器的外圍電路在所述從設(shè)備2上電時(shí)，獲取所述地址接口 23的高低電平序列，并將各電平依次轉(zhuǎn)換成數(shù)字信號(hào)，以得到所述從設(shè)備2的物理地址，并將所轉(zhuǎn)換的物理地址保存在所述寄存器中。
[0042]所述比較單元用于將所述主設(shè)備I通過所述數(shù)據(jù)接口 21所傳輸?shù)奈锢淼刂放c從所述寄存器中所讀取的物理地址進(jìn)行比對，若一致，則輸出接收指令，以供所述數(shù)據(jù)控制器24接收所述數(shù)據(jù)信息，若不一致，則輸出拒絕指令，并在預(yù)設(shè)的時(shí)間周期后重新等待所述數(shù)據(jù)接口 21所傳遞的物理地址。其中，所述比較單元可以是包含CPU的芯片，也可以是由比較器等電子器件所構(gòu)成的電路。所述接收指令和拒絕指令可以是一串字符串，也可以是高低電平。
[0043]具體地，所述比較單元通過所述數(shù)據(jù)接口 21接收主設(shè)備I所提供的物理地址，同時(shí)從所述寄存器中讀取所保存的物理地址，并將二者逐位的進(jìn)行比較，若二者完全一致，則輸出接收指令，以便所述數(shù)據(jù)控制器24接收并處理所述數(shù)據(jù)接口 21所傳輸?shù)臄?shù)據(jù)信息，反之則輸出拒絕指令至所述數(shù)據(jù)控制器24，則所述數(shù)據(jù)控制器24不予接收所述數(shù)據(jù)接口 21所發(fā)送的數(shù)據(jù)信息，同時(shí)，所述比較單元在預(yù)設(shè)的時(shí)間周期后重新等待所述數(shù)據(jù)接口 21所傳遞的物理地址。其中，所述時(shí)間周期為所述主設(shè)備I傳輸物理地址和數(shù)據(jù)信息所占用的時(shí)間周期，其中，所述物理地址和數(shù)據(jù)信息優(yōu)選地封裝在一個(gè)數(shù)據(jù)幀中，其中，所述第一數(shù)據(jù)幀的第一字符串為所述物理地址，其余字符串為數(shù)據(jù)信息。
[0044]所述數(shù)據(jù)控制器24與所述地址控制器22和數(shù)據(jù)接口 21相連，用于在所述地址控制器22確定所接收的物理地址與所述地址接口 23所取得的物理地址一致時(shí)，對所述數(shù)據(jù)接口 21所傳輸?shù)臄?shù)據(jù)信息予以處理。
[0045]具體地，所述數(shù)據(jù)控制器24在接收到所述地址控制器22的接收指令時(shí)，對所述數(shù)據(jù)接口 21所傳輸?shù)臄?shù)據(jù)信息予以處理。其中，所述數(shù)據(jù)信息包括但不限于:動(dòng)作指令、讀數(shù)據(jù)指令、寫數(shù)據(jù)指令等。
[0046]其中，所述數(shù)據(jù)信息包括讀數(shù)據(jù)指令，則所述數(shù)據(jù)控制器24用于在所述地址控制器22確定所接收的物理地址與所述地址接口 23所取得的物理地址一致時(shí)，根據(jù)所述讀數(shù)據(jù)指令將所述從設(shè)備2中的存儲(chǔ)器所保存的相應(yīng)數(shù)據(jù)通過所述數(shù)據(jù)接口 21反饋給所述主設(shè)備I。
[0047]例如，所述主設(shè)備I向所連接的所述從設(shè)備2的數(shù)據(jù)接口 21發(fā)送讀數(shù)據(jù)指令包括:讀取指令及所要讀取的數(shù)據(jù)的存儲(chǔ)地址，則所述數(shù)據(jù)控制器24從所述從設(shè)備2的存儲(chǔ)器中將相應(yīng)的數(shù)據(jù)反饋給所述主設(shè)備I。
[0048]另外，所述數(shù)據(jù)信息包括寫數(shù)據(jù)指令和待寫入的數(shù)據(jù)，則所述數(shù)據(jù)控制器24用于在所述地址控制器22確定所接收的物理地址與所述地址接口 23所取得的物理地址一致時(shí)，根據(jù)所述寫數(shù)據(jù)指令將所述寫數(shù)據(jù)指令中的待寫入的數(shù)據(jù)寫入所述從設(shè)備2中的存儲(chǔ)器中。
[0049]例如，所述主設(shè)備I向所連接的所述從設(shè)備2的數(shù)據(jù)接口 21發(fā)送寫數(shù)據(jù)指令包括:寫入指令及待寫入的數(shù)據(jù)及存儲(chǔ)地址，則所述數(shù)據(jù)控制器24根據(jù)所述存儲(chǔ)地址將所述數(shù)據(jù)保存到所述從設(shè)備2的存儲(chǔ)器中。
[0050]作為一種優(yōu)選方案，所述地址接口 23、數(shù)據(jù)接口 21、地址控制器22和數(shù)據(jù)控制器24集成在復(fù)雜可編程邏輯器件中。
[0051]如圖2所示，本發(fā)明還提供一種數(shù)據(jù)傳輸方法，應(yīng)用于如上任一所述的設(shè)備系統(tǒng)中。
[0052]在步驟SI中，所述主設(shè)備基于預(yù)設(shè)的與各所述連接器中的高低電平序列所對應(yīng)的物理地址，通過所述串行總線接口向所連接的各從設(shè)備發(fā)送物理地址和數(shù)據(jù)信息。
[0053]具體地，根據(jù)各所述連接器中引腳的排列順序及各自相連的高低電平，所述主設(shè)備中預(yù)先配置各所述連接器的物理地址，其中，所述主設(shè)備認(rèn)定高電平對應(yīng)設(shè)置為“ 1”，低電平對應(yīng)設(shè)置為“0”，所述主設(shè)備通過自身的串行總線接口向所連接的各從設(shè)備發(fā)出物理地址和數(shù)據(jù)信息。其中，所述物理地址和數(shù)據(jù)信息之間可以間隔一時(shí)間間隔，也可以封裝在一個(gè)數(shù)據(jù)幀中。優(yōu)選地，所述物理地址和數(shù)據(jù)信息為一個(gè)數(shù)據(jù)幀時(shí)，所述數(shù)據(jù)幀中的第一字符串中包含所述物理地址，其他字符串中包含所述數(shù)據(jù)信息。
[0054]在步驟S2中，所述從設(shè)備識(shí)別所述主設(shè)備通過所述串行總線接口所傳輸?shù)奈锢淼刂放c所述地址接口所取得的高低電平序列所對應(yīng)的物理地址是否一致。
[0055]具體地，與所述主設(shè)備相連的每個(gè)所述從設(shè)備一方面將與所述地址接口所取得的高電平設(shè)為“1”，將與低電平設(shè)為“0”，則將所述地址接口所提供的各電平序列轉(zhuǎn)換為由“0”、“ I”組成的物理地址，另一方面，所述從設(shè)備接收所述主設(shè)備所廣播的物理地址，接著，將所接收的物理地址與所述地址接口所取得的物理地址進(jìn)行比對，若一致則執(zhí)行步驟S3，反之，若不一致，則不予繼續(xù)執(zhí)行。其中，所述排列順序與所述主設(shè)備所預(yù)設(shè)的物理地址的順序相同，可以為按照所述連接器的弓I線順序或倒序。
[0056]優(yōu)選地，為了避免所述從設(shè)備重復(fù)的獲取自身的物理地址，所述步驟S2包括:步驟S21、S22、S23 (均未予圖示)。
[0057]在步驟S21中，所述從設(shè)備在上電時(shí)將所述地址接口提供的高低電平序列轉(zhuǎn)換成數(shù)字的物理地址，并予以保存。
[0058]具體地，所述從設(shè)備在電時(shí)，獲取所述地址接口的高低電平序列，并將所述高低電平序列依次轉(zhuǎn)換成數(shù)字信號(hào)，以得到所述從設(shè)備的物理地址，并將所轉(zhuǎn)換的物理地址保存在其中的寄存器中。
[0059]在步驟S22中，所述從設(shè)備將所述主設(shè)備通過所述串行總線接口所傳輸?shù)奈锢淼刂放c從所保存的物理地址進(jìn)行比對，若完全一致，則執(zhí)行步驟S3，反之，則執(zhí)行步驟S23。
[0060]在步驟23中，所述從設(shè)備在預(yù)設(shè)的時(shí)間周期后重新等待所述數(shù)據(jù)接口所傳遞的物理地址。
[0061]具體地，所述從設(shè)備通過所述數(shù)據(jù)接口接收主設(shè)備所提供的物理地址，同時(shí)讀取所保存的物理地址，并將二者逐位的進(jìn)行比較，若二者完全一致，則執(zhí)行步驟S3，反之則在預(yù)設(shè)的時(shí)間周期后重新等待所述數(shù)據(jù)接口所傳遞的物理地址。其中，所述時(shí)間周期為所述主設(shè)備傳輸物理地址和數(shù)據(jù)信息所占用的時(shí)間周期，其中，所述物理地址和數(shù)據(jù)信息優(yōu)選地封裝在一個(gè)數(shù)據(jù)幀中，其中，所述第一數(shù)據(jù)幀的第一字符串為所述物理地址，其余字符串為數(shù)據(jù)信息。
[0062]在步驟S3中，所述從設(shè)備在確定所接收的物理地址與所述地址接口所取得的高低電平序列所對應(yīng)的物理地址一致時(shí)，對所述串行總線接口所傳輸?shù)臄?shù)據(jù)信息予以處理。
[0063]具體地，所述從設(shè)備在接收到所述地址控制器的接收指令時(shí)，對所述串行總線接口所傳輸?shù)臄?shù)據(jù)信息予以處理。其中，所述數(shù)據(jù)信息包括但不限于:動(dòng)作指令、讀數(shù)據(jù)指令、與數(shù)據(jù)指令等。
[0064]其中，所述數(shù)據(jù)信息包括讀數(shù)據(jù)指令，則所述從設(shè)備在確定所接收的物理地址與所述地址接口所取得的高低電平序列所對應(yīng)的物理地址一致時(shí)，根據(jù)所述讀數(shù)據(jù)指令將所保存的相應(yīng)數(shù)據(jù)通過所述數(shù)據(jù)接口反饋給所述主設(shè)備。
[0065]例如，所述主設(shè)備向所連接的所述從設(shè)備的數(shù)據(jù)接口發(fā)送讀數(shù)據(jù)指令包括:讀取指令及所要讀取的數(shù)據(jù)的存儲(chǔ)地址，則所述從設(shè)備在確定物理地址一致時(shí)，將所保存的相應(yīng)數(shù)據(jù)反饋給所述主設(shè)備。
[0066]另外，所述數(shù)據(jù)信息包括寫數(shù)據(jù)指令，則所述從設(shè)備在確定所接收的物理地址與所述地址接口所取得的高低電平序列所對應(yīng)的物理地址一致時(shí)，根據(jù)所述寫數(shù)據(jù)指令將所述寫數(shù)據(jù)指令中的待寫入的數(shù)據(jù)寫入自身的存儲(chǔ)器中。
[0067]例如，所述主設(shè)備向所連接的所述從設(shè)備的數(shù)據(jù)接口發(fā)送寫數(shù)據(jù)指令包括:寫入指令及待寫入的數(shù)據(jù)及存儲(chǔ)地址，則所述從設(shè)備在確定物理地址一致時(shí)，根據(jù)所述存儲(chǔ)地址將所述數(shù)據(jù)保存到所述從設(shè)備的存儲(chǔ)器中。
[0068]綜上所述，本發(fā)明的基于串行總線的設(shè)備系統(tǒng)及數(shù)據(jù)傳輸方法，利用背板來設(shè)定物理地址，無需使用片選芯片或選擇開關(guān)電路，更無須在從設(shè)備上設(shè)置物理地址，能有效降低硬件成本，同時(shí)，能夠直觀的反映主設(shè)備與所要通信的各從設(shè)備的物理地址，便于技術(shù)人員更換/添加從設(shè)備時(shí)進(jìn)行物理地址的配置，進(jìn)而方便主設(shè)備在執(zhí)行程序時(shí)能夠快速定位所要進(jìn)行數(shù)據(jù)通信的從設(shè)備；另外，連接器設(shè)置為8個(gè)，對于機(jī)架設(shè)備來說既能滿足所連接的從設(shè)備數(shù)量需求，又能便于設(shè)置相對簡單的高電平和低電平連接關(guān)系；此外，利用寄存器來保存物理地址，能夠有效避免從設(shè)備的重復(fù)獲取物理地址的過程，減少從設(shè)備的系統(tǒng)消耗；還有，將物理地址和數(shù)據(jù)信息封裝在一個(gè)數(shù)據(jù)幀中，無需握手協(xié)議的往復(fù)確認(rèn)，提高傳輸效率。所以，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點(diǎn)而具高度產(chǎn)業(yè)利用價(jià)值。
[0069]上述實(shí)施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實(shí)施例進(jìn)行修飾或改變。因此，舉凡所屬【技術(shù)領(lǐng)域】中具有通常知識(shí)者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。
【權(quán)利要求】
1.一種背板，其特征在于，包括: 具有多個(gè)引線的多個(gè)連接器，其中，每個(gè)連接器中的各引線按預(yù)設(shè)順序分別與高電平和低電平相連，且每個(gè)所述連接器的各引線的連接方式均不相同，以構(gòu)成唯一的高低電平序列。
2.一種基于串行總線的從設(shè)備，與具有串行總線接口的主設(shè)備相連，其特征在于，包括: 與如權(quán)利要求1所述的背板中的連接器相連的地址接口； 與所述串行總線接口相連的數(shù)據(jù)接口； 與所述地址接口和數(shù)據(jù)接口相連的地址控制器，用于識(shí)別所述主設(shè)備通過所述數(shù)據(jù)接口所傳輸?shù)奈锢淼刂放c所述地址接口所取得的高低電平序列所對應(yīng)的物理地址是否一致； 與所述地址控制器和數(shù)據(jù)接口相連的數(shù)據(jù)控制器，用于在所述地址控制器確定所接收的物理地址與所述地址接口所取得的物理地址一致時(shí)，對所述數(shù)據(jù)接口所傳輸?shù)臄?shù)據(jù)信息予以處理。
3.根據(jù)權(quán)利要求2所述的基于串行總線的從設(shè)備，其特征在于，所述地址控制器包括: 寄存器，用于在所述從設(shè)備上電時(shí)將所述地址接口提供的高低電平序列所轉(zhuǎn)換的數(shù)字的物理地址予以保存； 與所述寄存器相連的比較單元，用于將所述主設(shè)備通過所述數(shù)據(jù)接口所傳輸?shù)奈锢淼刂放c從所述寄存器中所讀取的物理地址進(jìn)行比對，若一致，則輸出接收指令，以供所述數(shù)據(jù)控制器接收所述數(shù)據(jù)信息，若不一致，則輸出拒絕指令，并在預(yù)設(shè)的時(shí)間周期后重新等待所述數(shù)據(jù)接口所傳遞的物理地址。
4.根據(jù)權(quán)利要求2所述的基于串行總線的從設(shè)備，其特征在于，所述數(shù)據(jù)信息包括讀數(shù)據(jù)指令，則所述數(shù)據(jù)控制器用于在所述地址控制器確定所接收的物理地址與所述地址接口所取得的物理地址一致時(shí)，根據(jù)所述讀數(shù)據(jù)指令將所述從設(shè)備中的存儲(chǔ)器所保存的相應(yīng)數(shù)據(jù)通過所述數(shù)據(jù)接口反饋給所述主設(shè)備； 所述數(shù)據(jù)信息包括寫數(shù)據(jù)指令，則所述數(shù)據(jù)控制器用于在所述地址控制器確定所接收的物理地址與所述地址接口所取得的物理地址一致時(shí)，根據(jù)所述寫數(shù)據(jù)指令將所述寫數(shù)據(jù)指令中的待寫入的數(shù)據(jù)寫入所述從設(shè)備中的存儲(chǔ)器中。
5.根據(jù)權(quán)利要求2所述的基于串行總線的從設(shè)備，其特征在于，所述地址接口、數(shù)據(jù)接口、地址控制器和數(shù)據(jù)控制器集成在復(fù)雜可編程邏輯器件中。
6.一種基于串行總線連接的設(shè)備系統(tǒng)，其特征在于，包括: 具有串行總線接口的主設(shè)備； 如權(quán)利要求1所述的背板；以及 與所述主設(shè)備和所述背板相連的如權(quán)利要求2至5中任一所述的多個(gè)從設(shè)備。
7.一種數(shù)據(jù)傳輸方法，應(yīng)用于如權(quán)利要求6所述的設(shè)備系統(tǒng)中,其特征在于,包括: 所述主設(shè)備基于預(yù)設(shè)的與各所述連接器中的高低電平序列所對應(yīng)的物理地址，通過所述串行總線接口向所連接的各從設(shè)備發(fā)送物理地址和數(shù)據(jù)信息； 所述從設(shè)備識(shí)別所述主設(shè)備通過所述串行總線接口所傳輸?shù)奈锢淼刂放c所述地址接口所取得的高低電平序列所對應(yīng)的物理地址是否一致；所述從設(shè)備在確定所接收的物理地址與所述地址接口所取得的高低電平序列所對應(yīng)的物理地址一致時(shí)，對所述串行總線接口所傳輸?shù)臄?shù)據(jù)信息予以處理。
8.根據(jù)權(quán)利要求7所述的數(shù)據(jù)傳輸方法，其特征在于，識(shí)別所述主設(shè)備通過所述數(shù)據(jù)接口所傳輸?shù)奈锢淼刂放c所述地址接口所取得的物理地址是否一致的方式包括: 在所述從設(shè)備上電時(shí)將所述地址接口提供的高低電平序列轉(zhuǎn)換成數(shù)字的物理地址，并予以保存； 將所述主設(shè)備通過所述串行總線接口所傳輸?shù)奈锢淼刂放c從所保存的物理地址進(jìn)行比對； 若一致，則輸出接收指令，以便繼續(xù)接收數(shù)據(jù)信息； 若不一致，則輸出拒絕指令，并在預(yù)設(shè)的時(shí)間周期后重新等待所述數(shù)據(jù)接口所傳遞的物理地址。
9.根據(jù)權(quán)利要求7所述的數(shù)據(jù)傳輸方法，其特征在于，所述物理地址與所述數(shù)據(jù)信息封裝在一個(gè)數(shù)據(jù)幀中，其中，所述數(shù)據(jù)幀的第一個(gè)字符串包含所述物理地址，后續(xù)的字符串包含所述數(shù)據(jù)信息。
10.根據(jù)權(quán)利要求7所述的數(shù)據(jù)傳輸方法，其特征在于，所述數(shù)據(jù)信息包括寫數(shù)據(jù)指令，則所述數(shù)據(jù)傳輸方法中對所述串行總線接口所傳輸?shù)臄?shù)據(jù)信息予以處理的方式包括:在確定所接收的物理地址與所述地址接口所取得的高低電平序列所對應(yīng)的物理地址一致時(shí)，根據(jù)所述寫數(shù)據(jù)指令將所述寫數(shù)據(jù)指令中的待寫入的數(shù)據(jù)寫入自身的存儲(chǔ)器中； 所述數(shù)據(jù)信息包括讀數(shù)據(jù)指令，則所述數(shù)據(jù)傳輸方法中對所述串行總線接口所傳輸?shù)臄?shù)據(jù)信息予以處理的方式包括:在確定所接收的物理地址與所述地址接口所取得的高低電平序列所對應(yīng)的物理地址一致時(shí)，根據(jù)所述讀數(shù)據(jù)指令將所保存的相應(yīng)數(shù)據(jù)通過所述數(shù)據(jù)接口反饋給所述主設(shè)備。
【文檔編號(hào)】G06F13/38GK103729319SQ201310648120
【公開日】2014年4月16日 申請日期:2013年12月4日 優(yōu)先權(quán)日:2013年12月4日
【發(fā)明者】董武勤 申請人:上海斐訊數(shù)據(jù)通信技術(shù)有限公司