一種基于fpga與dsp通過分時段訪問sdram進行高速通信的方法
【專利摘要】本發(fā)明是一種基于FPGA與DSP分時段訪問SDRAM的高速通信方法，基于FPGA與DSP通過分時段訪問SDRAM進行高速通信的系統(tǒng)包括有FPGA、DSP、通信中介存儲器SDRAM，其特征在于基于FPGA與DSP通過分時段訪問SDRAM進行高速通信的方法是：FPGA中的狀態(tài)切換開關實現(xiàn)FPGA與DSP對SDRAM訪問的兩種狀態(tài)，且FPGA中的狀態(tài)切換開關通過通信接口模塊直接從通信中介存儲器SDRAM中讀取數據處理。若需要讀取SDRAM數據進行處理時，無論是FPGA或是DSP都可直接通信中介存儲器SDRAM中直接讀取，大大節(jié)省額外的存儲時間和資源，從而實現(xiàn)數據高速通信，同時大大降低了存儲資源的成本。
【專利說明】—種基于FPGA與DSP通過分時段訪問SDRAM進行高速通信的方法
【技術領域】
[0001]本發(fā)明涉及大量數據的高速傳輸通信領域，具體涉及一種基于FPGA與DSP通過分時段訪問SDRAM進行高速通信的方法，尤其適用于DSP與PFGA的圖像數據的高速傳輸通信領域中。
【背景技術】
[0002]隨著數據信號的成熟發(fā)展和圖像處理需求量的增大，對DSP技術的依賴性也越來越高。然而在高速圖像采集和高速圖像處理用一塊芯片完成基本達不到高速的要求。因此，最近幾年在高速圖像采集和高速數字信號處理方面，采用FPGA和DSP協(xié)同工作的方式來實現(xiàn)的人也越來越多。
[0003]申請?zhí)枮?01010590964.8的中國發(fā)明專利公開一種FPGA通過DDR2接口與DSP通信的方法及裝置。在此方法中，根據DDR2控制器的讀寫操作，從而通過DDR2接口代替原來的高速串行總線接口，實現(xiàn)FPGA與DSP的通信，降低數據傳輸實現(xiàn)成本。
[0004]申請?zhí)枮?01210401211.7的中國發(fā)明專利公開了一種基于乒乓機制的FPGA與DSP數據傳輸系統(tǒng)，包括雙通道切換開關、FPGA、DSP和兩存儲器，通過FPGA控制雙通道切換開關的開關狀態(tài)，實現(xiàn)數據的交替存儲和讀取，節(jié)省等待時間，提高數據傳輸效率。
[0005]申請?zhí)枮?01210334228.4的中國實用新型專利公開了一種基于DSP和FPGA的高速數據采集處理系統(tǒng)，在該系統(tǒng)中，通過FPGA內部構建雙口 RAM，再由DSP通過DMA的方式讀取數據，實現(xiàn)數據的高速傳輸。
[0006]然而，由于采集速度的不斷提高，DSP和FPGA的數據交換速度跟不上高速圖像的采集速度也成了熱議的話題。為了解決這個問題有人采用了 I/o 口并行通信，但是這種方法除了 I/o 口速度跟不上之外，數據傳輸的穩(wěn)定性也成了嚴重的問題。也有很多人考慮數據的傳輸速度和穩(wěn)定性，而采用了上述雙口 RAM的方式和乒乓機制的方法。然而前者雖然解決了高速數據傳輸的問題，但由于資源問題，DSP無法將大量的圖像數據暫時存儲起來用以作DSP的數字圖像處理；而后者中的乒乓機制使用的兩個SDRAM在資源成本方面要高很多。

【發(fā)明內容】

[0007]本發(fā)明的內容在于提供一種可實現(xiàn)數據高速通信的基于FPGA與DSP通過分時段訪問SDRAM進行高速通信的方法。本發(fā)明解決了 FPGA和DSP之間穩(wěn)定且高速地傳輸大容量數據和DSP數據的存儲問題，同時大大降低了存儲資源的成本。
[0008]本發(fā)明的技術方案是:本發(fā)明基于FPGA與DSP通過分時段訪問SDRAM進行高速通信的方法，基于FPGA與DSP通過分時段訪問SDRAM進行高速通信的系統(tǒng)包括有FPGA、DSP、通信中介存儲器SDRAM，基于FPGA與DSP通過分時段訪問SDRAM進行高速通信的方法是:FPGA中的狀態(tài)切換開關實現(xiàn)FPGA與DSP對SDRAM訪問的兩種狀態(tài)；且FPGA中的狀態(tài)切換開關通過通信接口模塊直接從通信中介存儲器SDRAM中讀取數據處理。
[0009]上述FPGA中的狀態(tài)切換開關，是通過FPGA內部邏輯單元和布線綜合出的三態(tài)門電路切換FPGA或DSP對通信中介存儲器SDRAM的訪問狀態(tài)。
[0010]實現(xiàn)FPGA與DSP對SDRAM訪問的兩種狀態(tài)包括有:
(3.1)第一種是FPGA對SDRAM訪問狀態(tài)，F(xiàn)PGA進入對SDRAM的讀寫模式，同時斷開DSP與SDRAM的接口 ；
(3.2)第二種是DSP對SDRAM訪問狀態(tài)，DSP進入對SDRAM的讀寫模式，同時斷開FPGA與SDRAM的接口。
[0011 ] 上述通信接口模塊包括:FPGA與DSP接口的控制模塊；FPGA與SDRAM通信接口的控制模塊。
[0012]上述FPGA與DSP接口的控制模塊是先配置FPGA的引腳，并連接DSP對SDRAM的控制線、地址線以及數據總線接口，再通過DSP的使能控制線CEl向FPGA請求訪問SDRAM，F(xiàn)PGA通過控制線CE2向DSP反饋能否訪問信號。
[0013]上述FPGA與SDRAM通信接口的控制模塊是先配置FPGA的引腳，并將FPGA與SDRAM的數據線、地址線和相應的控制線相連接，以便獲取FPGA對SDRAM的操作、地址和數據信
肩、O
[0014]上述FPGA中的狀態(tài)切換開關通過通信接口模塊直接從通信中介存儲器SDRAM中讀取數據處理表現(xiàn)于若需要讀取SDRAM數據進行處理時，無論是FPGA或是DSP都能直接通信中介存儲器SDRAM中直接讀取，大大節(jié)省額外的存儲時間和資源。
[0015]若FPGA進行圖像的高速采集時，需要先通過FPGA中狀態(tài)切換開關進入第一種狀態(tài)中，即是FPGA對SDRAM訪問狀態(tài)，F(xiàn)PGA進入對SDRAM的讀寫模式，同時斷開DSP與SDRAM的接口，然后再進行圖像的高速采集，把采集所得的圖像數據存入SDRAM中；
若DSP需進行圖像數據的處理時，需要先通過FPGA中狀態(tài)切換開關進入第二中狀態(tài)中，即是DSP對SDRAM訪問狀態(tài)，DSP進入對SDRAM的讀寫模式，同時斷開FPGA與SDRAM的接口，然后DSP進行對SDRAM訪問的初始化，再讀取SDRAM中的數據進行數據的圖像處理。
[0016]本發(fā)明基于FPGA與DSP分時段訪問SDRAM的高速通信方法包括FPGA中的狀態(tài)切換開關、DSP、通信中介存儲器SDRAM，F(xiàn)PGA中的狀態(tài)切換開關是用以實現(xiàn)FPGA與DSP對SDRAM訪問的兩種狀態(tài):第一種是FPGA對SDRAM訪問狀態(tài)，F(xiàn)PGA進入對SDRAM的讀寫模式，同時斷開DSP與SDRAM的接口 ；第二種是DSP對SDRAM訪問狀態(tài)，DSP進入對SDRAM的讀寫模式，同時斷開FPGA與SDRAM的接口。若需要讀取SDRAM數據進行處理時，無論是FPGA或是DSP都可直接通信中介存儲器SDRAM中直接讀取，大大節(jié)省額外的存儲時間和資源，從而實現(xiàn)數據高速通信。本發(fā)明解決了 FPGA和DSP之間穩(wěn)定且高速地傳輸大容量數據和DSP數據的存儲問題，同時大大降低了存儲資源的成本。
【專利附圖】

【附圖說明】
[0017]圖1是本發(fā)明中FPGA、DSP與SDRAM數據通信結構示意圖。
[0018]圖2是DSP通過狀態(tài)切換開關從SDRAM讀數據的時序圖。
【具體實施方式】[0019]下面結合附圖和具體實施方法對本發(fā)明FPGA與DSP通過分時段訪問SDRAM進行高速通信的方法做進一步的描述。
[0020]本發(fā)明基于FPGA與DSP通過分時段訪問SDRAM進行高速通信的方法，基于FPGA與DSP通過分時段訪問SDRAM進行高速通信的系統(tǒng)包括有FPGA、DSP、通信中介存儲器SDRAM，基于FPGA與DSP通過分時段訪問SDRAM進行高速通信的方法是:FPGA中的狀態(tài)切換開關實現(xiàn)FPGA與DSP對SDRAM訪問的兩種狀態(tài)；且FPGA中的狀態(tài)切換開關通過通信接口模塊直接從通信中介存儲器SDRAM中讀取數據處理。
[0021]在具體實施方法中，F(xiàn)PGA采用的是Cyclone II EP2C8Q208C8芯片，DSP采用的是TI公司的TMS320C5000系列的芯片。
[0022]FPGA中狀態(tài)的切換開關的功能是實現(xiàn)FPGA與DSP通過分時段訪問中介存儲器SDRAM0
[0023]實現(xiàn)FPGA與DSP對SDRAM訪問狀態(tài)的第一種是FPGA對SDRAM訪問狀態(tài)，首先是FPGA通過三態(tài)門斷開DSP和中介存儲器SDRAM的通信接口，初始化FPGA對SDRAM的通信協(xié)議，將SDRAM的使能引腳CS拉低，然后進行對SDRAM的訪問。若此時DSP通過使能信號線CEl發(fā)來請求訪問信號，則FPGA通過反饋信號線CE2將禁止訪問信號返回給DSP，直至FPGA對SDRAM訪問完成再通過反饋信號線CE2將允許訪問信號返回給DSP。
[0024]實現(xiàn)FPGA與DSP對SDRAM訪問狀態(tài)的第二種是DSP對SDRAM訪問狀態(tài)，首先FPGA先通過初始化斷開自身和SDRAM相關的信號線，然后通過三態(tài)門使DSP和SDRAM的信號引腳線閉合，同時允許DSP進入對SDRAM的讀寫模式。
[0025]在本實施例的方法中，若FPGA進行圖像的高速采集時，需要先通過FPGA中狀態(tài)切換開關進入第一種狀態(tài)中，然后再進行圖像的高速采集，把采集所得的圖像數據存入SDRAM中。
[0026]在本實施例的方法中，若DSP需進行圖像數據的處理時，需要先通過FPGA中狀態(tài)切換開關進入第二中狀態(tài)中，然后DSP進行對SDRAM訪問的初始化，再讀取SDRAM中的數據進行數據的圖像處理。
[0027]FPGA與DSP接口的控制模塊中的信號線中，在圖1中可以看到，F(xiàn)PGA與DSP接口的控制模塊是先配置FPGA的引腳，并連接DSP對SDRAM的控制線、地址線以及數據總線接口，再通過使能控制線CEl向FPGA請求訪問SDRAM，F(xiàn)PGA通過控制線CE2向DSP反饋能否訪問信號；FPGA作為DSP和SDRAM信號線中介者同時也是控制者，是通過FPGA內部邏輯單元和布線綜合出的三態(tài)門來進行控制，DSP訪問SDRAM需要經過FPGA內部的邏輯線路。另夕卜，在該接口中，CEl既是DSP向FPGA發(fā)送訪問請求的信號線，也是SDRAM的使能信號線，同時FPGA和DSP還需一根信號線CE2作為FPGA對DSP信號的反饋。
[0028]FPGA與SDRAM通信接口控制模塊的信號線，結合圖1，可以看到FPGA與SDRAM通信接口的控制模塊是配置FPGA的引腳，并與SDRAM的數據線、地址線和相應的控制線相連接，以便獲取FPGA對其SDRAM的操作、地址和數據信息。這些信號線是整個通信的關鍵，無論是FPGA需要訪問SDRAM還是DSP需要訪問SDRAM都需要經過FPGA與SDRAM通信接口控制模塊的信號線。在進行對SDRAM的訪問時，都需要對這些信號線進行初始化；
以上的實例實施方法主要描述了本發(fā)明的特點和優(yōu)勢所在，本行業(yè)的技術人員應該了解，本發(fā)明不受上述實例的限制，在不脫離本發(fā)明技術精神和范圍內，本發(fā)明還會有變化和改進，這些變化和改進都在要求保護的本發(fā)明范圍內。
【權利要求】
1.一種基于FPGA與DSP通過分時段訪問SDRAM進行高速通信的方法，基于FPGA與DSP通過分時段訪問SDRAM進行高速通信的系統(tǒng)包括有FPGA、DSP、通信中介存儲器SDRAM，其特征在于基于FPGA與DSP通過分時段訪問SDRAM進行高速通信的方法是:FPGA中的狀態(tài)切換開關實現(xiàn)FPGA與DSP對SDRAM訪問的兩種狀態(tài)；且FPGA中的狀態(tài)切換開關通過通信接口模塊直接從通信中介存儲器SDRAM中讀取數據處理。
2.根據權利要求1所述的基于FPGA與DSP通過分時段訪問SDRAM進行高速通信的方法，其特征在于上述FPGA中的狀態(tài)切換開關，是通過FPGA內部邏輯單元和布線綜合出的三態(tài)門電路切換FPGA或DSP對通信中介存儲器SDRAM的訪問狀態(tài)。
3.根據權利要求1所述的基于FPGA與DSP通過分時段訪問SDRAM進行高速通信的方法，其特征在于實現(xiàn)FPGA與DSP對SDRAM訪問的兩種狀態(tài)包括有: (3.1)第一種是FPGA對SDRAM訪問狀態(tài)，F(xiàn)PGA進入對SDRAM的讀寫模式，同時斷開DSP與SDRAM的接口 ； (3.2)第二種是DSP對SDRAM訪問狀態(tài)，DSP進入對SDRAM的讀寫模式，同時斷開FPGA與SDRAM的接口。
4.根據權利要求1所述的基于FPGA與DSP通過分時段訪問SDRAM進行高速通信的方法，其特征在于上述通信接口模塊包括=FPGA與DSP接口的控制模塊；FPGA與SDRAM通信接口的控制模塊。
5.根據權利要求1所述的基于FPGA與DSP通過分時段訪問SDRAM進行高速通信的方法，其特征在于上述FPGA與DSP接口的控制模塊是先配置FPGA的引腳，并連接DSP對SDRAM的控制線、地址線以及數據總線接口，再通過DSP的使能控制線CEl向FPGA請求訪問SDRAM, FPGA通過控制線CE2向DSP反饋能否訪問信號。
6.根據權利要求1所述的基于FPGA與DSP通過分時段訪問SDRAM進行高速通信的方法，其特征在于上述FPGA與SDRAM通信接口的控制模塊是先配置FPGA的引腳，并將FPGA與SDRAM的數據線、地址線和相應的控制線相連接，以便獲取FPGA對SDRAM的操作、地址和數據信息。
7.根據權利要求1所述的基于FPGA與DSP通過分時段訪問SDRAM進行高速通信的方法，其特征在于上述FPGA中的狀態(tài)切換開關通過通信接口模塊直接從通信中介存儲器SDRAM中讀取數據處理表現(xiàn)于若需要讀取SDRAM數據進行處理時，無論是FPGA或是DSP都能直接通信中介存儲器SDRAM中直接讀取，大大節(jié)省額外的存儲時間和資源。
8.根據權利要求1至7任一項所述的基于FPGA與DSP通過分時段訪問SDRAM進行高速通信的方法，其特征在于若FPGA進行圖像的高速采集時，需要先通過FPGA中狀態(tài)切換開關進入第一種狀態(tài)中，即是FPGA對SDRAM訪問狀態(tài)，F(xiàn)PGA進入對SDRAM的讀寫模式，同時斷開DSP與SDRAM的接口，然后再進行圖像的高速采集，把采集所得的圖像數據存入SDRAM中； 若DSP需進行圖像數據的處理時，需要先通過FPGA中狀態(tài)切換開關進入第二中狀態(tài)中，即是DSP對SDRAM訪問狀態(tài)，DSP進入對SDRAM的讀寫模式，同時斷開FPGA與SDRAM的接口，然后DSP進行對SDRAM訪問的初始化，再讀取SDRAM中的數據進行數據的圖像處理。
9.根據權利要求8所述的基于FPGA與DSP通過分時段訪問SDRAM進行高速通信的方法，其特征在于上述FPGA采用的是Cyclone II EP2C8Q208C8芯片。
10.根據權利要求8所述的基于FPGA與DSP通過分時段訪問SDRAM進行高速通信的方法，其特征在于上述D SP采用的是TI公司的TMS320C5000系列的芯片。
【文檔編號】G06F13/16GK103645998SQ201310691830
【公開日】2014年3月19日 申請日期:2013年12月17日 優(yōu)先權日:2013年12月17日
【發(fā)明者】王晗, 陳新, 陳新度, 劉強 申請人:廣東工業(yè)大學